CN101458428B - 液晶显示面板 - Google Patents
液晶显示面板 Download PDFInfo
- Publication number
- CN101458428B CN101458428B CN2009100022512A CN200910002251A CN101458428B CN 101458428 B CN101458428 B CN 101458428B CN 2009100022512 A CN2009100022512 A CN 2009100022512A CN 200910002251 A CN200910002251 A CN 200910002251A CN 101458428 B CN101458428 B CN 101458428B
- Authority
- CN
- China
- Prior art keywords
- main drawing
- line
- stay wire
- upper strata
- lower floor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007423 decrease Effects 0.000 claims description 6
- 238000004804 winding Methods 0.000 abstract description 26
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 15
- 239000010409 thin film Substances 0.000 description 14
- 239000002184 metal Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 2
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种液晶显示面板，其具有显示区、拉线区以及外接电路区，其中拉线区位于显示区与外接电路区之间。液晶显示面板包括多个像素结构、外部接垫以及拉线组。每一个拉线组包括位于平面上的多条下层主拉线以及位于另一平面上的多条上层主拉线，其中两平面平行。此外，每一条上层主拉线对应于一条下层主拉线，且上层主拉线在平面上的垂直投影会与其所对应的下层主拉线部分重叠。利用适当的主拉线组绕线方式，可有效降低显示区边缘漏光，并提升面板显示品质。
Description
技术领域
本发明涉及一种液晶显示面板(liquid crystal display panel)，且特别是涉及一种可降低显示区边缘漏光的液晶显示面板。
背景技术
针对多媒体社会的急速进步，多半受惠于半导体元件或显示装置的飞跃性进步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，TFT-LCD)已逐渐成为市场的主流。
图1为已知的液晶显示面板的薄膜晶体管阵列基板的结构示意图。请参考图1，液晶显示面板的薄膜晶体管阵列基板100具有显示区102以及非显示区103，其中，显示区102为显示画面的区域，而非显示区103用以设置驱动芯片以控制画面影像。在显示区102内，薄膜晶体管阵列基板100包括多个像素结构110、多条扫描线112以及多条数据线114。其中，像素结构110用以显示影像单元，而扫描线112及数据线114与对应的像素结构110电性连接，并用以传递信号至像素结构110。
一般而言，薄膜晶体管阵列基板的非显示区103内配置有多个驱动芯片113，以透过金属绕线130将信号由对应的扫描线112或数据线114传递至像素结构110。然而，在已知技术中，利用双层金属绕线结构将信号传递至像素结构110，虽可维持金属绕线130为等阻抗，但双层金属绕线结构容易在金属绕线130的线与线之间形成背光穿透区域，造成漏光，且各金属绕线130的电阻电容乘积值差异甚大，会使显示画面产生如带状不均匀(bandmura)的情形，严重影响显示器的显示品质。
发明内容
本发明提供一种液晶显示面板，其拉线组具有适当的绕线方式，可有效降低显示区边缘漏光，并提升面板显示品质。
本发明提供一种液晶显示面板，其具有显示区、拉线区以及外接电路区。外接电路区位于显示区外围，而拉线区位于显示区与外接电路区之间。液晶显示面板包括多个像素结构、多个外部接垫以及多个拉线组。像素结构阵列配置于显示区内。外部接垫配置于外接电路区内。拉线组配置于拉线区内，并电性连接于相应的像素结构与外部接垫之间。每一个拉线组包括位于第一平面上的多条下层主拉线以及位于第二平面上的多条上层主拉线，其中第一平面与第二平面平行。每一条上层主拉线对应于一条下层主拉线，且上层主拉线在第一平面上的垂直投影会与其所对应的下层主拉线部分重叠。
在本发明的实施例中，上述的每一上层主拉线与其所对应的下层主拉线为相同的图案。
在本发明的实施例中，上述的每一上层主拉线为直线，且每一下层主拉线为直线。
在本发明的实施例中，上述的每一上层主拉线为连续弯折线，且每一下层主拉线为连续弯折线。
在本发明的实施例中，上述的每一连续弯折线包括多条第一线段、多条第二线段以及多条第三线段(图4B)。每一第三线段等长并相互平行且等间隔配置。第一线段依序连接第2n-1条第三线段与第2n条第三线段，且第二线段依序连接第2n条第三线段与第2n+1条第三线段，n为正整数。
在本发明的实施例中，上述的每一第三线段的宽度等于第一、二线段宽度。
在本发明的实施例中，上述的每一上层主拉线在第一平面上的垂直投影相对于其所对应的下层主拉线偏移一个第三线段的宽度。
在本发明的实施例中，上述的每一上层主拉线在第一平面上的垂直投影相对于其所对应的该下层主拉线偏移一个距离，且偏移的距离大于或小于一个第三线段的宽度。
在本发明的实施例中，上述的每一个拉线组内的上层主拉线的长度或下层主拉线的长度是由拉线组的中央区域朝向两侧递减。
在本发明的实施例中，上述的每一拉线组还包括多条附属拉线，其中部分的上层主拉线以及部分的下层主拉线是通过附属拉线连接到所对应的像素结构。
在本发明的实施例中，上述的每一拉线组内的上层主拉线的宽度以及下层主拉线的宽度是由拉线组的中央区域朝向两侧递增。
在本发明的实施例中，上述的每一拉线组内的上层主拉线与下层主拉线所占的联集面积大小，由中央区域朝向两侧递减(图2C的联集面积＝斜线面积+下方露出面积)。
本发明的液晶显示面板因其拉线区内的主拉线组采用上下两层交错配置的双层绕线结构，因此可降低显示区边缘漏光以及降低扇出区的电阻电容乘积值的差异。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。
附图说明
图1为已知的液晶显示面板的薄膜晶体管阵列基板的结构示意图。
图2A为本发明的实施例的液晶显示面板的薄膜晶体管阵列基板的结构示意图。
图2B为图2A的薄膜晶体管阵列基板的扇出区放大示意图。
图2C为图2B的拉线组的部分绕线布局示意图。
图2D为图2B的另一实施例的拉线组部分绕线布局示意图。
图3为本发明的另一实施例的主拉线组的绕线布局示意图。
图4A为本发明的另一实施例的主拉线组的绕线布局示意图。
图4B为图4A的上层主拉线的绕线布局示意图。
图4C与图4D分别为图4A的主拉线组在不同偏移距离的绕线布局示意图。
图5A与图5B分别为以图4C与图4D为主拉线组拉线的液晶显示面板中每一扇出区的电阻电容乘积值分布图。
附图标记说明
100、200：薄膜晶体管阵列基板
102、202：显示区
103：非显示区
110、210：像素结构
112、212：扫描线
113、213：芯片接合区
114、214：数据线
215：扇出区
220：外部接垫
230：拉线组
204：拉线区
206：外接电路区
232、232’、332、432：上层主拉线
234、234’、334、434：下层主拉线
236：附属拉线
A、B：区域
I：联集面积
C：孔洞
d：距离
Lt、Lb：长度
Wt、Wb、W：宽度
S1、S2、S3：线段
RC：电阻电容乘积值
具体实施方式
本发明提供一种液晶显示面板，其拉线区内采用适当的绕线结构来形成拉线组。以下内容将针对本发明的技术手段与其功效来做详加描述，给本发明相关领域的技术人员参详。
图2A为本发明的实施例的液晶显示面板的薄膜晶体管阵列基板的结构示意图。请参考图2A，液晶显示面板的薄膜晶体管阵列基板200具有显示区202、拉线区204以及外接电路区206。其中，显示区202为显示画面的区域，而外接电路区206位于显示区202的外围并用以设置驱动芯片以控制画面影像。在显示区202内，薄膜晶体管阵列基板200包括多个像素结构210、多条扫描线212以及多条数据线214。其中，像素结构210用以显示影像单元，而扫描线212及数据线214与对应的像素结构210电性连接，并用以传递信号至像素结构210。
图2B为图2A的薄膜晶体管阵列基板的扇出区215的放大示意图。请同时参照图2A与图2B，外接电路区206内具有多个芯片接合区213，其中芯片接合区213内配置有多个外部接垫220。拉线区204位于显示区202与外接电路区206之间，且多个拉线组230配置于拉线区204内，并电性连接于相应的像素结构210与外部接垫220之间。当配置数个驱动芯片于芯片接合区213后，驱动芯片便可以透过拉线区204的拉线组230将信号由对应的扫描线212或数据线214传递至像素结构210。
图2C为图2B的拉线组部分绕线布局示意图。请同时参照图2B与图2C，每一个拉线组230包括位于下平面(未绘示)上的多条下层主拉线234以及位于上平面(未绘示)上的多条上层主拉线232，其中上平面与下平面互相平行。图2C仅绘示图2B的拉线组230中虚线区域A内的主拉线232、234的绕线布局示意图。每一条上层主拉线232对应于一条下层主拉线234，且上层主拉线232在下平面上的垂直投影会与其所对应的下层主拉线部分重叠。另外，每一拉线组230还包括多条附属拉线236，其中部分的上层主拉线232以及部分的下层主拉线234是通过附属拉线236连接到所对应的像素结构210。
在本实施例中，每一上层主拉线232对应于一条下层主拉线234，且每一组相互对应的主拉线232、234例如是相同的图案。本实施例的主拉线232、234的图形是以直线为例，但并不用来局限本发明，也就是说每一组相互对应的主拉线232、234不须限定为直线。在本实施例中，每一个拉线组内的上层主拉线的长度Lt或下层主拉线的长度Lb是由拉线组的中央区域朝向两侧递减，但主拉线的宽度Wt、Wb则是由拉线组的中央区域朝向两侧递增。上述主拉线组的绕线布局方式可使拉线组230维持等阻抗绕线，可降低扇出区215的中央区域至两侧的电阻电容值的差异。
图2D为图2B的另一实施例的拉线组部分绕线布局示意图。请同时参照图2B与图2D，本实施例的主拉线232’、234’与图2C的主拉线232、234相似，惟二者主要差异之处在于：每一个主拉线232’、234’内的上层主拉线的长度Lt或下层主拉线的长度Lb是由拉线组的中央区域朝向两侧递减，宽度固定，但主拉线232’、234’的联集面积I(联集面积＝上层主拉线面积+露出的下层主拉线面积)的大小则是由拉线组的中央区域朝向两侧递减。
上述的扇出区、拉线组的型态以及不同拉线组的绕线组合可以有多种变化，而图2C及2D所绘示的型态仅是用以举例说明，以让此领域普通技术人员能够据以实施本发明，然其并非用以限定本发明所欲涵盖的范畴。
图3为本发明的另一实施例的主拉线组的绕线布局示意图，其中图3仅绘示一个主拉线组作为示例。请参照图3，本实施例的主拉线332、334的绕线布局方式与上述实施例的主拉线232、234相似，惟二者主要差异之处在于主拉线332、334为形状相同且交错配置的连续“S”形曲线，如图3所示。每一条上层主拉线332对应于一条下层主拉线334，且上层主拉线332在下平面上的垂直投影会与其所对应的下层主拉线334部分重叠，如图3所示的区域B。
类似地，为了维持拉线组为等阻抗绕线，并降低扇出区的中央区域至两侧的电阻电容乘积值的差异，设计者可调整每一主拉线组的宽度、长度以及主拉线组联集面积的大小，以达成上述的目的。除此之外，调整每一主拉线组的宽度、长度以及联集面积的大小可改变孔洞C的大小，以降低显示区边缘漏光。
图4A为本发明的另一实施例的主拉线组的绕线布局示意图，其中图4A仅绘示一个主拉线组作为示例。请参照图4A，本实施例的主拉线432、434的绕线布局方式与上述实施例的主拉线232、234相似，惟二者主要差异之处在于主拉线432、434为形状相同且交错配置的连续弯折线。
图4B为图4A的上层主拉线的绕线布局示意图。请参照图4B，以上层主拉线432为例，每一连续弯折线包括多条线段S1、S2、S3。每一线段S3等长并相互平行且等间隔配置。每一线段S1依序连接线段S3的第2n-1条与第2n条，且每一线段S2依序连接线段S3的第2n条与第2n+1条，其中n为正整数。也就是说，线段S1连接第奇数条线段S3(2n-1)的上端与第偶数条线段S3(2n)的下端，反之，线段S2连接第偶数条线段S3(2n)的上端与第奇数条线段S3(2n+1)的下端。在本实施例中，每一线段S3的宽度Wt等于S1及S2。
由图4A可知，上层主拉线432相对于其所对应的下层主拉线434偏移一个距离d，且偏移的距离d大于线段S3的宽度Wt、Wb。在其他实施例中，偏移的距离d也可以是等于或小于线段S3的宽度Wt、Wb。随着偏移距离d的不同，上层主拉线432在下平面上的垂直投影与其所对应的下层主拉线434部分重叠区域B的面积大小亦会改变。
图4C与图4D分别为图4A的主拉线组在不同偏移距离的绕线布局示意图，其中图4C与图4D仅绘示一个主拉线组作为示例。图5A与图5B分别为以图4C与图4D为主拉线组拉线的液晶显示面板每一扇出区的电阻电容乘积值分布图，请同时参照图4C、4D、5A与5B。
图4C的上层主拉线432与下层主拉线434的偏移的距离d为0。也就是说，上层主拉线432在下平面上的垂直投影与其所对应的下层主拉线434完全重叠，并未交错配置，形成连续“弓”形的主拉线组的绕线图形。虽然以此连续“弓”形的双层金属绕线结构可维持各拉线组为等阻抗绕线，但上层主拉线432与其所对应的下层主拉线434并未交错配置，使得整体拉线(拉线组+扇出区)的电阻电容乘积值RC由中央区域朝向两侧递增，且中央区域与两侧的电阻电容值RC差异甚大(如图5A所示)。
由图4D可知，本发明的另一实施例为上层主拉线432与下层主拉线434交错配置，且上层主拉线432偏移的距离d等于线段S3的宽度Wt、Wb。以此种主拉线组的绕线布局除了可维持拉线组为等阻抗绕线之外，还可通过提升各拉线组的电阻电容乘积值，使整体拉线(拉线组+扇出区)的电阻电容乘积值RC由中央区域朝向两侧递增的程度减缓(如图5B所示)，达到较为平衡的状况。另外，上层主拉线432偏移的距离d等于线段S3的宽度Wt、Wb，因此以本实施例的主拉线组的绕线布局并未有图4A的主拉线组中的孔C，以避免背光源由孔C穿透面板，可有效降低显示区边缘漏光。
综上所述，本发明提供一种液晶显示面板，其拉线区内采用适当的绕线结构形成拉线组。在一些实施例中，利用多种主拉线组的型态以及不同主拉线组的绕线组合，可降低扇出区的中央区域至两侧的电阻电容值的差异，提升面板的显示品质。在其他实施例中，利用不同形状的主拉线组及其配置方式，可避免背光源由主拉线组穿透面板，有效降低显示区边缘漏光。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。
Claims (11)
1.一种液晶显示面板，具有显示区、拉线区以及外接电路区，该外接电路区位于该显示区外围，而该拉线区位于该显示区与该外接电路区之间，该液晶显示面板包括：
多个像素结构，阵列配置于该显示区内；
多个外部接垫，配置于该外接电路区内；以及
多个拉线组，配置于该拉线区内，并电性连接于相应的该些像素结构与该些外部接垫之间，每一个拉线组包括位于第一平面上的多条下层主拉线以及位于第二平面上的多条上层主拉线，其中该第一平面与该第二平面平行，每一条上层主拉线对应于一条下层主拉线，且该上层主拉线在该第一平面上的垂直投影会与其所对应的该下层主拉线部分重叠，其中每一上层主拉线在该第一平面上的垂直投影面积与其所对应的该下层主拉线相对露出的部分具有联集面积，所述联集面积等于所述上层主拉线面积加上所述露出的下层主拉线面积，且每一拉线组内的该些上层主拉线与其所对应的该些下层主拉线所形成的该些联集面积是由该拉线组的中央区域朝向两侧递减。
2.如权利要求1所述的液晶显示面板，其中每一上层主拉线与其所对应的该下层主拉线为相同的图案。
3.如权利要求2所述的液晶显示面板，其中每一上层主拉线为直线，且每一下层主拉线为直线。
4.如权利要求2所述的液晶显示面板，其中每一上层主拉线为连续弯折线，且每一下层主拉线为连续弯折线。
5.如权利要求4所述的液晶显示面板，其中每一连续弯折线包括多条第一线段、多条第二线段以及多条第三线段，该些第三线段等长并相互平行且等间隔配置，该些第一线段依序连接第2n-1条第三线段与第2n条第三线段，且该些第二线段依序连接第2n条第三线段与第2n+1条第三线段，n为正整数。
6.如权利要求5所述的液晶显示面板，其中每一第三线段的宽度等于两相邻的第三线段之间的距离。
7.如权利要求6所述的液晶显示面板，其中每一上层主拉线在该第一平面上的垂直投影相对于其所对应的该下层主拉线偏移一个第三线段的宽度。
8.如权利要求6所述的液晶显示面板，其中每一上层主拉线在该第一平面上的垂直投影相对于其所对应的该下层主拉线偏移一个距离，且该偏移的距离大于或小于一个第三线段的宽度。
9.如权利要求1所述的液晶显示面板，其中每一个拉线组内的该些上层主拉线的长度或该些下层主拉线的长度是由该拉线组的中央区域朝向两侧递减。
10.如权利要求9所述的液晶显示面板，其中每一拉线组还包括多条附属拉线，其中部分的该些上层主拉线以及部分的该些下层主拉线是通过该些附属拉线连接到所对应的该些像素结构。
11.如权利要求1所述的液晶显示面板，其中每一拉线组内的该些上层主拉线的宽度以及该些下层主拉线的宽度是由该拉线组的中央区域朝向两侧递增。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100022512A CN101458428B (zh) | 2009-01-13 | 2009-01-13 | 液晶显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100022512A CN101458428B (zh) | 2009-01-13 | 2009-01-13 | 液晶显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101458428A CN101458428A (zh) | 2009-06-17 |
| CN101458428B true CN101458428B (zh) | 2011-11-09 |
Family
ID=40769382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100022512A Active CN101458428B (zh) | 2009-01-13 | 2009-01-13 | 液晶显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101458428B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105137682A (zh) * | 2015-09-25 | 2015-12-09 | 深圳市华星光电技术有限公司 | 扇出结构及电子装置 |
| CN106548757A (zh) * | 2017-01-10 | 2017-03-29 | 深圳市华星光电技术有限公司 | 一种驱动电路及显示装置 |
| CN106531119A (zh) * | 2017-01-10 | 2017-03-22 | 深圳市华星光电技术有限公司 | 一种驱动电路及显示装置 |
| CN107479275B (zh) * | 2017-08-08 | 2021-04-02 | 惠科股份有限公司 | 一种显示面板和显示装置 |
| CN113643621A (zh) | 2021-07-22 | 2021-11-12 | 惠州华星光电显示有限公司 | 发光二极管面板及拼接面板 |
-
2009
- 2009-01-13 CN CN2009100022512A patent/CN101458428B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101458428A (zh) | 2009-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11048132B2 (en) | Display panel and display apparatus | |
| US10983618B2 (en) | Display substrate and display device | |
| US8314766B2 (en) | Liquid crystal display panel | |
| CN108388054B (zh) | 显示面板与显示装置 | |
| CN109407436B (zh) | 阵列基板 | |
| US11624956B2 (en) | Display panel and display device | |
| CN101673003B (zh) | 扇出线路以及显示面板 | |
| CN101097322B (zh) | 显示基板及具有该显示基板的显示装置 | |
| KR101482196B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN101458428B (zh) | 液晶显示面板 | |
| TW506103B (en) | Bump layout on a chip | |
| CN100480787C (zh) | 半导体芯片和利用其的显示设备 | |
| CN101604103A (zh) | 液晶显示器设备的阵列基板 | |
| CN102323681A (zh) | 引线结构以及具有此引线结构的显示面板 | |
| CN102799005A (zh) | Tft-lcd窄边框设计中的扇出走线的设计 | |
| CN104332132A (zh) | 显示面板以及显示装置 | |
| CN102540593A (zh) | 扇出线路以及具有此扇出线路的电子装置 | |
| CN212675816U (zh) | 显示面板和显示装置 | |
| US11676921B2 (en) | Driving chip and display panel | |
| TWI326373B (en) | Liquid crystal display with cascade design and a circuit pattern thereon | |
| US9425166B2 (en) | GOA layout method, array substrate and display device | |
| CN210323697U (zh) | 一种显示面板、覆晶薄膜和显示装置 | |
| GB2542736A (en) | Liquid crystal display panel and liquid crystal display | |
| CN210294739U (zh) | 一种显示面板和显示装置 | |
| US20190004358A1 (en) | Array substrate, liquid crystal panel, and liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240914 Address after: Gyeonggi Do, South Korea Patentee after: SAMSUNG DISPLAY Co.,Ltd. Country or region after: Republic of Korea Address before: Hsinchu City, Taiwan, China Patentee before: AU OPTRONICS Corp. Country or region before: TaiWan, China |
|
| TR01 | Transfer of patent right |