CN101452206A - 形成掩模图案的方法 - Google Patents
形成掩模图案的方法 Download PDFInfo
- Publication number
- CN101452206A CN101452206A CNA2007101875871A CN200710187587A CN101452206A CN 101452206 A CN101452206 A CN 101452206A CN A2007101875871 A CNA2007101875871 A CN A2007101875871A CN 200710187587 A CN200710187587 A CN 200710187587A CN 101452206 A CN101452206 A CN 101452206A
- Authority
- CN
- China
- Prior art keywords
- photoresist layer
- negative
- working
- positive
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明涉及形成掩模图案的方法。根据本发明,在衬底上形成负性光刻胶层。曝光负性光刻胶层的一些区域。使曝光的负性光刻胶层显影。在含有负性工作光刻胶层的衬底上形成正性光刻胶层。烘焙衬底使得氢气在负性工作光刻胶层的边界部分扩散进入正性光刻胶层。显影其中扩散有氢气的正性光刻胶层。
Description
技术领域
本发明涉及形成掩模图案的方法,更具体地涉及形成掩模图案的方法,其中可以通过根据化学放大负性光刻胶和化学放大正性光刻胶的组合的曝光和显影而降低图案节距(pattern pitch)。
背景技术
随着半导体产品小型化和高度集成,为了改善器件的新功能而对形成图案的图案化技术的兴趣日益增加。已经开发了具有高集成度的现行图案化技术作为半导体制造的核心技术,并且通常使用光刻工艺。在该光刻工艺中,涂敷光刻胶(PR)(即,根据是否辐照光而反应的化学材料)以形成光刻胶层。曝光和显影光刻胶,从而形成掩模图案。使用形成的掩模图案选择性地蚀刻和图案化底层(underlying layer)。
通常,在图案化时使用的光刻胶层曝光设备的工艺能力限值(分辨率)由半节距表示,其是定义为线图案和间隔总和的图案节距的一半。
迄今为止已经开发的曝光设备的分辨率基于半节距是45nm。必须降低图案节距或半节距以增加净芯片(net die)。
发明内容
本发明涉及通过根据化学放大负性光刻胶和化学放大正性光刻胶组合的曝光和显影形成具有图案节距的掩模图案,所述图案节距是曝光设备分辨率的一半。
根据本发明的一种形成掩模图案的方法,在衬底上形成负性光刻胶层。曝光负性光刻胶层的一些区域。使曝光的负性光刻胶层显影。在包括负性工作光刻胶层的衬底上形成正性光刻胶层。烘焙衬底使得氢气在负性工作光刻胶层的边界部分扩散进入正性光刻胶层。显影其中扩散有氢气的正性光刻胶层。
在形成负性光刻胶层之前可以另外形成底部抗反射涂(BARC)层。可以使用化学放大光刻胶形成负性光刻胶层和正性光刻胶层中的每一个。
负性工作光刻胶层之间的间隔的总和可具有节距,其是曝光设备的分辨率的两倍。考虑到将通过烘焙扩散进入负性工作光刻胶层侧面部分的氢气的厚度,可以形成正性光刻胶层使得在负性工作光刻胶层顶部上的厚度小于将扩散进入负性工作光刻胶层的侧面部分的氢气的厚度。可以形成正性光刻胶层,使得扩散进入负性工作光刻胶层侧面部分的氢气的厚度小于负性工作光刻胶层顶部上的厚度。
掩模图案可具有图案节距,通过除去正性光刻胶层来控制图案节距以具有目标距离,其中所述正性光刻胶层包括扩散进入负性工作光刻胶层侧面部分的氢气。掩模图案可包括以一定距离彼此间隔开并且交替地形成的负性工作光刻胶层和正性工作光刻胶层。
形成掩模图案,使得负性工作光刻胶层或正性工作光刻胶层与间隔的总和具有与曝光设备的分辨率同样的图案节距。
附图说明
图1A~1F是说明根据本发明的一个实施方案形成掩模图案方法的截面图。
具体实施方式
现在将参考附图说明根据本发明的具体的实施方案。
然而,本发明不局限于公开的实施方案,而是可以以各种的方式实施。提供实施方案以完成本发明的公开并使得本领域技术人员理解本发明的范围。本发明由权利要求限定。
图1A~1F是说明根据本发明的一个实施方案形成掩模图案方法的截面图。
参考图1A,在衬底100上形成底部抗反射涂(BARC)层110。该BARC层110用于控制曝光光源的反射光,该反射光从衬底100的表面反射。如果适当,可以不形成BARC层110。
在BARC层110上形成负性光刻胶层120。可以使用化学放大抗蚀剂(resist)形成负性光刻胶层120。
化学放大抗蚀剂指具有量子产率100%或更大的抗蚀剂。包含树脂和光致酸发生剂(PAG)作为主要组分的反应抑制剂可以用作化学放大抗蚀剂,以改善对比度并且控制溶解度。化学放大抗蚀剂可使用基质树脂,其中聚羟基苯乙烯(PHST)树脂部分以适当的比(n/m)被叔-丁氧基羰基(t-BOC)自由基取代,以控制相对于显影剂的溶解度。在这种情况下,可以使用旋涂方法形成负性光刻胶层120。
参考图1B,对负性光刻胶层120的一些区域曝光。ArF或KrF可以用作曝光光源。如上所述,由该曝光所形成的酸使得O-t-BOC成为可通过将O-t-BOC分解为O-H而溶于碱性溶液的形式。作为副产物得到的氢(H+)气体用于脱保护周围的t-BOC并且实施放大作用。因此,形成包含氢(H+)气体的曝光的负性光刻胶层120a。
具体地,根据本发明,通过除去与氢(H+)气体厚度一样厚的厚度来控制图案节距,其中所述氢气体通过后续焙烘过程扩散进入已曝光的负性光刻胶层120a的侧壁的正性光刻胶层(未显示)。通过曝光量控制来控制扩散进入正性光刻胶层的氢(H+)气体的厚度,从而控制图案节距。
参考图1C,使曝光的负性光刻胶层120a显影。通过曝光形成的氢(H+)气体引发与光刻胶的交联反应,使得保留已曝光的光刻胶层120a而不是溶于显影剂中。因此,形成负性工作光刻胶层120b(即,其中曝光的部分作为曝光后图案而保留的光刻胶)。
负性工作光刻胶层120b之间第一间隔120c的总和由图案节距P1限定,并且是曝光设备分辨率的两倍。
参考图1D,在包含负性工作光刻胶层120b的衬底100上形成正性光刻胶层130。正性光刻胶层130可以利用旋涂法由化学放大抗蚀剂形成。
在负性工作光刻胶层120b上形成的正性光刻胶层130的厚度可以比由于通过后续焙烘工艺氢(H+)气体扩散进入负性工作光刻胶层120b的侧面而除去的厚度薄,使得显影剂可以渗透到其中扩散有氢(H+)气体的正性光刻胶层(未显示)之下。
参考图1E,烘焙在其上形成有正性光刻胶层130的衬底100。因此,氢(H+)气体在负性工作光刻胶层120b整个表面上扩散达到特定厚度,如此形成其中已经扩散有氢(H+)气体的正性光刻胶层130a。此时,形成其中扩散有氢(H+)气体的正性光刻胶层130a,使得负性工作光刻胶层120b侧面上的厚度厚于负性工作光刻胶层120b顶部的厚度。
参考图1F,仅选择性地显影其中扩散有氢(H+)气体的正性光刻胶层130。在这种情况下,其中扩散有氢(H+)气体的正性光刻胶层130溶于显影剂,并且由此通过氢(H+)气体和光刻胶的分解反应而除去。从而形成正性工作光刻胶层130b。
因此,完成掩模图案140,该掩模图案140中交替地重复负性工作光刻胶层120b和比负性工作光刻胶层120b更厚的正性工作光刻胶层130b,它们彼此以第二间隔130c而彼此隔开。此时,在负性工作光刻胶层120b之间形成正性工作光刻胶层130b。因此,第二间隔130c的距离窄于图1C的第一间隔120c,其变窄的程度为正性工作光刻胶层130b和第二距离130c之和的距离。
如上所述,掩模图案140具有图案节距P2,其定义为负性工作光刻胶层120b或正性工作光刻胶层130b加上负性工作光刻胶层120b和正性工作光刻胶层130b之间的第二间隔130c的总和。图案节距P2变为目标距离。因此,根据本发明的掩模图案140的图案节距P2是图案节距P1的1/2,所述图案节距P1通过仅使用负性光刻胶层120的曝光与显影而形成。换句话说,根据本发明的掩模图案140可以实现具有与曝光设备分辨率相同距离的图案节距。
如上所述形成的掩模图案140用作形成实际图案的硬掩模,比如在半导体器件工艺中的栅电极或位线。因此,可以降低图案节距并由此可以增加净芯片。
根据本发明,可以通过根据化学放大负性光刻胶与化学放大正性光刻胶的组合的曝光与显影,形成具有图案节距的掩模图案,其中所述图案节距是现有技术中仅使用一种光刻胶层形成的图案节距的1/2。
另外,根据本发明,通过将具有降低的图案节距的掩模图案应用于半导体器件的制造工艺可以增加净芯片。
然而,本发明不局限于公开的实施方案,而是可以以各种的方式实施。提供实施方案以完成本发明的公开并使得本领域技术人员理解本发明的范围。本发明由权利要求限定。
Claims (9)
1.一种形成掩模图案的方法,所述方法包括:
在衬底上形成负性光刻胶层;
曝光所述负性光刻胶层的一些区域;
显影所述曝光的负性光刻胶层;
在包括负性工作光刻胶层的所述衬底上形成正性光刻胶层;
烘焙所述衬底,使得氢气在所述负性工作光刻胶层的边界部分扩散进入所述正性光刻胶层;和
显影其中扩散有所述氢气的正性光刻胶层。
2.权利要求1的方法,还包括在形成所述负性光刻胶层之前形成底部抗反射涂(BARC)层。
3.权利要求1的方法,其中使用化学放大光刻胶形成所述负性光刻胶层和正性光刻胶层中的每一个。
4.权利要求1的方法,其中所述负性工作光刻胶层之间的间隔的总和具有节距,所述节距是曝光设备的分辨率的两倍。
5.权利要求1的方法,其中考虑到将通过烘焙扩散进入所述负性工作光刻胶层侧面部分的氢气的厚度,形成所述正性光刻胶层使得其在所述负性工作光刻胶层顶部上的厚度小于将扩散进入所述负性工作光刻胶层的侧面部分的氢气的厚度。
6.权利要求1的方法,其中形成所述正性光刻胶层,使得扩散进入所述负性工作光刻胶层侧面部分的氢气的厚度小于在所述负性工作光刻胶层顶上的厚度。
7.权利要求1的方法,其中所述掩模图案具有图案节距,所述图案节距通过除去包含扩散进入到所述负性工作光刻胶层侧面部分中的氢气的所述正性光刻胶层来控制以具有目标距离。
8.权利要求1的方法,其中所述掩模图案包括以一定间隔彼此隔开并且交替形成的所述负性工作光刻胶层和正性工作光刻胶层。
9.如权利要求8的方法,其中形成所述掩模图案,使得所述负性工作光刻胶层或所述正性工作光刻胶层与所述间隔的总和具有与曝光设备的分辨率同样的图案节距。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101875871A CN101452206B (zh) | 2007-12-03 | 2007-12-03 | 形成掩模图案的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101875871A CN101452206B (zh) | 2007-12-03 | 2007-12-03 | 形成掩模图案的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101452206A true CN101452206A (zh) | 2009-06-10 |
CN101452206B CN101452206B (zh) | 2012-05-02 |
Family
ID=40734514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101875871A Expired - Fee Related CN101452206B (zh) | 2007-12-03 | 2007-12-03 | 形成掩模图案的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101452206B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102096308B (zh) * | 2009-12-15 | 2012-10-31 | 中芯国际集成电路制造(上海)有限公司 | 掩模版图、掩模版制造方法和掩模版图校正方法 |
CN103123444A (zh) * | 2013-03-12 | 2013-05-29 | 上海集成电路研发中心有限公司 | 一种光刻工艺的显影方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6221680B1 (en) * | 1998-07-31 | 2001-04-24 | International Business Machines Corporation | Patterned recess formation using acid diffusion |
CN1288719C (zh) * | 2003-03-10 | 2006-12-06 | 联华电子股份有限公司 | 图案光刻胶的微缩制造过程 |
-
2007
- 2007-12-03 CN CN2007101875871A patent/CN101452206B/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102096308B (zh) * | 2009-12-15 | 2012-10-31 | 中芯国际集成电路制造(上海)有限公司 | 掩模版图、掩模版制造方法和掩模版图校正方法 |
CN103123444A (zh) * | 2013-03-12 | 2013-05-29 | 上海集成电路研发中心有限公司 | 一种光刻工艺的显影方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101452206B (zh) | 2012-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7851135B2 (en) | Method of forming an etching mask pattern from developed negative and positive photoresist layers | |
KR100913005B1 (ko) | 마스크 패턴 형성 방법 | |
CN101572226B (zh) | 形成半导体器件的精细图案的方法 | |
JPH07191463A (ja) | レジストおよびこれを使った半導体装置の製造方法 | |
US20110081618A1 (en) | Litho-litho etch (lle) double patterning methods | |
CN1299166C (zh) | 使用双波长形成自动对准图案的方法 | |
US20060189147A1 (en) | Pattern forming method and semiconductor device manufacturing method | |
KR20070004234A (ko) | 미세패턴의 형성방법 및 이를 이용한 구조물 | |
TW201727396A (zh) | 微影方法 | |
CN101452206B (zh) | 形成掩模图案的方法 | |
US6171761B1 (en) | Resist pattern forming method utilizing multiple baking and partial development steps | |
US20050181313A1 (en) | Method for forming openings in a substrate using a packing and unpacking process | |
EP0810477A2 (en) | Photoactive systems for high resolution photolithography | |
US7943481B1 (en) | Method of forming fine patterns | |
US7223527B2 (en) | Immersion lithography process, and structure used for the same and patterning process | |
CN108231550B (zh) | 半导体装置的制作方法 | |
US7867687B2 (en) | Methods and compositions for reducing line wide roughness | |
JPH06267890A (ja) | 小さなマスク開口部を製造するためのリソグラフィー方法およびその製造物 | |
JP2009139466A (ja) | マスクパターン形成方法 | |
US8318408B2 (en) | Method of forming patterns of semiconductor device | |
US7595145B2 (en) | Method of forming pattern of semiconductor device | |
US20090181327A1 (en) | Method of manufacturing semiconductor devices | |
JP4386848B2 (ja) | パターン形成方法 | |
JPS61136228A (ja) | フオトリソグラフ方法 | |
JP2011017902A (ja) | 化学増幅型レジスト材料及びそれを用いたパターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120502 Termination date: 20131203 |