CN101431336B - 低密度奇偶校验码的解码单元的搜寻电路及搜寻方法 - Google Patents

Abstract

本发明是有关于一种低密度奇偶校验码的解码单元的搜寻电路，用来于r笔输入值中搜寻出一最小值与一次小值，其中r为大于3的整数，搜寻电路包含第一搜寻电路与第二搜寻电路。搜寻方法是由第一搜寻电路分别依据r笔输入值中的每二笔输入值Vi、Vj以进行运算；第二搜寻电路，耦接第一搜寻电路，并分别依据第一搜寻电路所产生的s组比较值中的每二组比较值Wm、Lm及Wn、Ln以进行运算，其中s为小于r的正整数、较小值Wm小于较大值Lm、较小值Wn小于较大值Ln，其中第二搜寻电路依据较小值Wo与较大值Lo运算产生最小值与次小值。如此，可一并进行最小值、次小值以及最小值的地址的搜寻，无需待搜寻完最小值之后才进行次小值的搜寻。

Description

低密度奇偶校验码的解码单元的搜寻电路及搜寻方法

技术领域

本发明是有关于一种搜寻电路，其是尤指低密度奇偶校验码的解码单元的搜寻电路及搜寻方法。 

背景技术

对于数据传输系统(如通讯系统、数字储存系统等)而言，传送端所发送的信号于传输过程中可能会受噪声等因素影响，而使得接收端所接收的信号包含错误数据。为解决此一问题，先前技术将欲传送的数据与额外信息编码成传送端所发送的信号，使接收端能够依据相对应的解码方式来解码所接收的信号，进而得出正确的数据，此种先前技术称为前向错误控制(Forwa rdError Control，FEC)，在各种前向错误控制方法中，低密度奇偶校验码(LowDensity Parity-Check Codes)为常用的一种编解码方式。 

低密度奇偶校验码是在1963年由R.G.Gallager提出，属于区块码(blockcode)，其定义一个(n，k)二位线性低密度奇偶校验码，其中n为区块码的长度，则奇偶校验矩阵H(parity check matrix)是一个(n-k)xn的稀疏矩阵，即奇偶校验矩阵的每一行与每一列中单元为1的个数相对应于区块码长度n而言很小，因此称为低密度奇偶校验码。 

请参阅图1，为已知技术的具有低密度奇偶校验码的传输系统的方块图。如图所示，其包含发送装置1’与接收装置2’，发送装置1’包括编码单元10’以及调制单元12’。编码单元 0’编码数据，调制单元12’调制编码单元10’后的数据，并传送至接收装置2’，接收装置2’包括解调制单元20’以及解码单元22’。解调制单元20’依据相对应的调制单元12’所调制的方法，解调制发送装置1’所传送的数据，再由解码单元22’对解调制单元20’所解调的数据进行解码，以还原为所需要的数据。 

承上所述，在编码单元10’是以低密度奇偶校验码的编码方式进行编码，低密度奇偶校验码的编码方式与一般区块码相同，码字向量(Codeword vector)由送进编码单元10’的消息向量(message passing)与码字产生矩阵(generator matrix)相乘得知。同时，码字向量(列矩阵)与奇偶校验矩阵(parity-check matrix)的转置矩阵相乘为零，亦即C^T.M^T＝0(或者奇偶校验矩阵与码字向量(行矩阵)相乘为零，亦即H.C＝0)。若现在收到的是经过信道噪声影响的码字向量与奇偶校验矩阵的转置矩阵相乘不再是零向量，则定义此时的乘积为症兆向量(syndrome vector)，检查症兆是否为零，可以知道接收的码字是否正确。 

再者，在解码单元22’是使用低密度奇偶校验码的解码方法，低密度奇偶校验码为信任传递(belief propagation，BP)算法的一种应用，其利用消息节点(message nodes)与检查节点(check nodes)之间的消息传递来做重复解码，如图2所示，为低密度奇偶校验码的解码程序，一开始利用接收到的码字向量将消息节点的事后机率初始化，接着反复更新消息节点与检查节点的机率，最后算出消息节点的信赖度来做出解码决定 

，若解码决定 

乘上奇偶校验矩阵的转置矩阵为零，即是 $\hat{x}\·H^T=0$ ，则解码成功；不为零，若以达到最大重复次数，则解码失败，若未达最大重复次数，则继续重复更新直到解码成功或达到最大重复次数。 

已知的信任传递算法的演算过程中需利用r个输入值中的一最小值与一次小值来进行运算，然后再依运算结果产生r个输出值。先前技术于r个输入值中求出最小值与次小值的方法为：由r个输入值中比较出一最小值；然后再利用所有与最小值比较过的数值来进行比较以搜寻出一次小值，亦即需先求出最小值后，才能搜寻次小值。 

相关先前技术请参考以下数据： 

一、J.Chen et al.，“Reduced-Complexity Decoding of LDPC Codes”，IEEE Trans.On Communications，vol.53，No.8，pp.1288-1299，2005； 

二、D.E.Kunth，The Art of Computer Programming.Reading，MA：Addison Wesley，1973，Vol.3，pp.209-242；以及 

三、U.S.Patent Pub.No.U.S.2004/0153959 A1“LDPC DecodingApparatus and Method”。 

发明内容

本发明的目的之一，在于提供一种低密度奇偶校验码的解码单元的搜寻电路，用来搜寻r个输入值中的最小值与次小值。 

本发明的目的之一，在于提供一种低密度奇偶校验码的解码单元的搜寻电路，用来搜寻r个输入值中的最小值、次小值与最小值的地址。 

本发明的低密度奇偶校验码的解码单元的搜寻电路，其包含第一搜寻电路与第二搜寻电路，搜寻方法是用于r笔输入值中搜寻出一最小值与一次小值，其中r为大于3的整数，首先是由第一搜寻电路分别依据r笔输入值中的每二笔输入值Vi、Vj以进行运算；第二搜寻电路，耦接第一搜寻电路，并分别依据第一搜寻电路所产生的s组比较值中的每二组比较值Wm、Lm及Wn、Ln以进行运算，其中s为小于r的正整数、较小值Wm小于较大值Lm、较小值Wn小于较大值Ln，其中第二搜寻电路依据较小值Wo与较大值Lo运算产生最小值与次小值。 

为了实现上述目的，本发明提供了一种用于低密度奇偶校验码的解码单元的搜寻方法，用来于r笔输入值中搜寻出一最小值与一次小值，其中该r为大于3的整数，该方法包含：依据该r笔输入值中的二笔输入值V1、V2进行运算，包含：比较该二笔输入值V1与V2；若该输入值V1小于该输入值V2，则将该输入值V1视为较小值Wm并将该输入值V2视为较大值Lm；以及若该输入值V2小于该输入值V1，则将该输入值V2视为该较小值Wm并将该输入值V1视为该较大值Lm；依据该r笔输入值中的二笔输入值V3、V4进行运算，包含：比较该二笔输入值V3与V4；若该输入值V3小于该输入值V4，则将该输入值V3视为较小值Wn并将该输入值V2视为较大值Ln；以及若该输入值V4小于该输入值V3，则将该输入值V4视为该较小值Wn并将该输入值V3视为该较大值Ln；依据该较小值Wm、该较小值Wn、该较大值Lm、该较大值Ln来进行运算，包含：比较该二笔较小值Wm与Wn；若该较小值Wm小于该较小值Wn，则执行以下步骤：将该较小值Wm视为较小值Wo；以及比较该较大值Lm与该较小值Wn，并将两者中的较小值视为小于该较小值Wm的较大值Lo；若该较小值Wn小于该较小值Wm，则执行以下步骤：将该较小值Wn视为该较小值Wo；以及比较该较大值Ln与该较小值Wm，并将两者中的较小值视为小于Wn的该较大值Lo；以及依据该较小值Wo与该较大值Lo运算产生该最小值与该次小值。 

为了实现上述目的，本发明还提供了一种用于低密度奇偶校验码的解码单元的搜寻电路，用来于r笔输入值中搜寻出一最小值与一次小值，其中该 r为大于3的整数，该搜寻电路包含：第一搜寻电路，用来分别依据该r笔输入值中的每二笔输入值Vi、Vj以进行运算，该第一搜寻电路包含：第一比较器，用来比较是否该输入值Vi小于该输入值Vj，并产生第一比较信号；以及第一多工电路，用来依据该第一比较信号以输出一组比较值，该第一多工电路输出该输入值Vi与该输入值Vj中较小者以作为该组比较值中的较小值，并依据该第一比较信号以输出Vi与Vj中较大者以作为该组比较值中的较大值；以及第二搜寻电路，耦接该第一搜寻电路，用来分别依据该第一搜寻电路所产生的s组比较值中的每二组比较值Wm、Lm及Wn、Ln以进行运算，其中s为小于r的正整数、该较小值Wm小于该较大值Lm、该较小值Wn小于该较大值Ln，该第二搜寻电路包含：第二比较器，用来比较是否该较小值Wm小于该较小值Wn，并产生第二比较信号；第二多工电路，用来依据该第二比较信号以输出该较小值Wm与该较小值Wn中较小者以作为较小值Wo；第三多工电路，用来依据该第二比较信号以输出一组比较值Wp、Wq，当该第二比较信号代表该较小值Wm小于该较小值Wn时，该第三多工电路输出该较小值Wn与该较大值Lm以作为该组比较值Wp、Wq，当该第二比较信号代表该较小值Wn小于该较小值Wm时，该第三多工电路输出该较小值Wm与该较大值Ln以作为该组比较值Wp、Wq；第三比较器，用来比较是否该比较值Wp小于该比较值Wq，并产生第三比较信号；以及第四多工电路，用依据该第三比较信号以输出该比较值Wp与该比较值Wq中较小者以作为较大值Lo；其中该第二搜寻电电路依据该较小值Wo与该较大值Lo运算产生该最小值与该次小值。 

为了实现上述目的，本发明还提供了一种用于低密度奇偶校验码的解码单元的搜寻电路，用来于r笔输入值中搜寻出一最小值与一次小值，其中该r为大于3的整数，该搜寻电路包含：第一搜寻电路，用来分别依据该r笔输入值中的每二笔输入值Vi、Vj以进行运算，该第一搜寻电路包含：第一比较器，用来比较是否该输入值Vi小于该输入值Vj，并产生第一比较信号；以及第一多工电路，用来依据该第一比较信号以输出一组比较值，该第一多工电路输出该输入值Vi与该输入值Vj中较小者以作为该组比较值中的较小值，并依据该第一比较信号以输出该输入值Vi与该输入值Vj中较大者以作为该组比较值中的较大值；以及第二搜寻电路，耦接该第一搜寻电路，用来分别依据该第一搜寻电路所产生的s组比较值中的每二组比较值Wm、Lm及Wn、Ln以进行运算，其中s为小于r的正整数、该较小值Wm小于该较大值 Lm、该较小值Wn小于该较大值Ln，该第二搜寻电路包含：第二比较器，用来比较是否该较小值Wm小于该较小值Wn，并产生第二比较信号；第二多工电路，用来依据该第二比较信号以输出该较小值Wm与该较小值Wn中较小者以作为较小值Wo；第三比较器，用来比较是否该较大值Lm小于该较小值Wn，并产生第三比较信号；第三多工电路，用来依据该第三比较信号以输出该较大值Lm与该较小值Wn中较小者以作为较小值Wr；第四比较器，用来比较是否该较小值Wm小于该较大值Ln，并产生第四比较信号；以及第四多工电路，用来依据该第四比较信号以输出该较小值Wm与该较大值Ln中较小者以作为较小值Wz；其中该第二多工电路进一步依据该第二比较信号以输出该较小值Wr与该较小值Wz中较小者以作为较大值Lo，且该第二搜寻电电路依据该较小值Wo与该较大值Lo运算产生该最小值与该次小值。 

附图说明

图1为已知技术的具有低密度奇偶校验码的传输系统的方块图； 

图2为检查节点与消息节点的关系图； 

图3A为本发明应用于信任传递解码单元的检查节点的更新方块图； 

图3B为本发明应用于信任传递解码单元的另一检查节点的更新方块图； 

图4A为本发明的搜寻方法的树形图； 

图4B为图4A的搜寻方法的一实施例； 

图5A为本发明中用来执行图4A的M1方块所包含的运算步骤的电路； 

图5B为本发明中用来执行图4A的M2方块所包含的运算步骤的电路；以及 

图5C为本发明中用来执行图4A的M2方块所包含的运算步骤的电路。 

[主要元件标号说明] 

1’  发送装置      10’ 编码单元 

12’ 调制单元      2’  接收装置 

20’ 解调制单元    22’ 解码单元 

20   搜寻电路      22   运算模块 

220  第一运算单元  222  第二运算单元 

23   决定模块      230  第一决定单元 

232  第二决定单元  234  第r决定单元 

240  第一搜寻电路  242  第一比较器 

244  第一多工电路    2440 第一多工单元 

2442 第二多工单元    2444 第三多工单元 

262  第二比较器      264  第二多工电路 

2640 第四多工单元    2642 第五多工单元 

266  第三多工电路    2660 第六多工单元 

2662 第七多工单元    270  第四多工电路 

280  第二搜寻电路    282  第二比较器 

284  第二多工电路    2840 第四多工单元 

2842 第五多工单元    2844 第六多工单元 

286  第三比较器      288  第三多工电路 

290  第四比较器      292  第四多工电路 

具体实施方式

兹为使贵审查员对本发明的结构特征及所达成的功效有更进一步的了解与认识，谨佐以较佳的实施例及配合详细的说明，说明如后： 

请参阅图3A，为本发明应用于信任传递解码单元的检查节点的更新方块图。如图所示，其检查节点的更新结构包含搜寻电路20、运算模块22以及决定模块23。搜寻电路20接收解码单元解码后的数据，该数据为矩阵数据，搜寻电路20依序接收矩阵数据的行矩阵数据，并比较得出行矩阵的最小值、次小值以及最小值的地址，运算模块是利用信任传递(belief propagation，BP)算法，以更新检查节点的数据，其包括三种方法，分别为正规化信任传递解码(normalized BP-based decoding)、补偿信任传递解码(offset BP-baseddecoding)以及近似信任传递解码(BP-based approximation decoding)又称为最小累加解码(min-sum decoding)，其接收搜寻电路20输出的最小值与次小值，运算模块22包括第一运算单元220与第二运算单元222。第一运算单元220接收最小值；第二运算单元222接收次小值，并依系统需求而选择正规化信任传递解码、补偿信任传递解码以及近似信任传递解码的其中之一，决定模块23包含第一决定单元230、第二决定单元232…以及第r决定单元234(r为正整数)，分别用来输出第一输出值、第二输出值…以及第r输出值，每一决定单元的运算步骤的一实施例如下：。 

步骤1：接收最小值、次小值以及最小值的地址； 

步骤2：若第r个地址为最小值的地址，则输出第二运算单元的输出值以作为第r输出值；及 

步骤3：若第r个地址不是最小值的地址，则输出第一运算单元的输出值以作为第r输出值。 

请参阅图3B，为本发明应用于信任传递解码单元的另一检查节点的更新方块图。如图所示，与图3A不同之处在于决定模块23的每一决定单元的运算步骤如下： 

步骤1：接收最小值、次小值以及第r输入值； 

步骤2：若第r输入值为最小值，则输出第二运算单元的输出值以作为第r输出值；及 

步骤3：若第r输入值不是最小值，则输出第一运算单元的输出值以作为第r输出值。 

请一并参阅图4A，为本发明搜寻电路所采用的搜寻方法的一实施例的树形图。由图可知，搜寻电路20接收矩阵数据的行矩阵数据V₁(1)、V₂(2)...V₁₆(16)，其中括号内的数值代表各数据的地址，另外，每一标示M1的方块均进行如下的运算步骤： 

步骤1：接收第i个输入值Vi、第j个输入值Vj、第i个输入值Vi的地址Pi以及第j个输入值Vj的地址Pj，i与j为不大于r的正整数，以下是以Vi与Vj分别表示第i个输入值与第j个输入值； 

步骤2：比较Vi与Vj；及 

步骤3：若Vi小于Vj，则将Vi视为较小值Wk、将Vj视为较大值Lk以及将Pi视为较小值地址Pko；而若Vj小于Vj，则将Vj视为较小值Wk、将Vi视为较大值Lk以及将Pj视为较小值地址Pk。 

此外，图4A中每一标示为M2的方块均分别接收二组M1的方块的输出较小值Wk、较小值地址Pk与较大值Lk，以做为M2的方块的输入信号，M2的方块进行如下的运算步骤： 

步骤1：接收第m较小值Wm、第m较大值Lm、第n较小值Wn、第n较大值Ln、第m较小值Wm的地址Pm以及第n较小值Wn的地址Pn，m与n为不大于r的正整数，以下是以Wm、Lm、Wn以及Ln分别表示第m较小值、第m较大值、第n较小值以及第n较大值，并以Pm与Pn表示第m较小值Wm的地址与第n较小值Wn的地址； 

步骤2：比较Wm与Wn； 

步骤3：若Wm小于Wn，则执行以下子步骤：及 

步骤a：将Wm视为较小值Wo； 

步骤b：比较Lm与Wn，并将两者中的较小值视为小于Wm的较大值Lo；以及 

步骤c：将Pm视为较小值地址Po； 

步骤4：若Wn小于Wm，则执行以下子步骤： 

步骤d：将Wn视为较小值Wo； 

步骤e：比较Ln与Wm，并将两者中的较小值视为小于Wn的较大值Lo；以及 

步骤f：将Pn视为较小值地址Po。 

由上所述，依据图4A的搜寻方法，即可搜寻出V₁(1)、V₂(2)…V₁₆(16)中的最小值、次小值以及最小值的地址。本发明的搜寻方法可一并进行最小值、次小值以及最小值的地址的搜寻，无需待搜寻完最小值之后才进行次小值的搜寻。另外，图4B则为图4A的一实施例，如图所示，依据前述M1方块与M2方块进行搜寻，最后搜寻出的最小值为1，次小值为2，最小值的地址为15。 

请参阅图5A及图5B，为本发明的低密度奇偶校验码的解码单元的搜寻电路。如图所示，图5A所示的电路为图3A与图3B的搜寻电路20的第一搜寻电路240用来实现图4A的M1方块的运算步骤，该第一搜寻电路240包含：第一比较器242，用来比较是否Vi小于Vj，并产生第一比较信号；第一多工电路244，用来依据第一比较信号以输出一组比较值，第一多工电路244输出输入值Vi与输入值Vj中较小者以作为该组比较值中的较小值Wk，并依据第一比较信号以输出输入值Vi与输入值Vj中较大者以作为该组比较值中的较大值Lk，此外，输入值Vi于r笔输入值中所对应的地址为Pi，输入值Vj于r笔输入值中所对应的地址为Pj，第一多工电路244进一步依据第一比较信号以输出输入值Vi与输入值Vj中较小者所对应地址Pi或Pj，以作为较小者所对应地址Pk并传送至第二搜寻电路以进行图4A的M2方块的运算。 

在上述中，第一多工电路244包含第一多工单元2440，用来于Vi小于Vj时，输出Vi以做为较小值Wk，并于Vi大于Vj时，输出Vj以做为较小值Wk；第二多工单元2442，用来于Vi小于Vj时，输出Vj以做为较大值Lk， 并于Vi大于Vj时，输出Vi以做为较大值Lk；第三多工器2444，用来于Vi小于Vj时，输出Pi以做为Pk，并于Vi大于Vj时，输出Pj以做为Pk。 

另外，图5B所示的电路则是用来实现图4A的M2方块的运算步骤的第二搜寻电路260，该电路包含：第二比较器262，用来比较是否Wm小于Wn；第二多工电路264用来依据第二比较信号以输出较小值Wm与较小值Wn中较小者以作为较小值Wo，第三多工电路266，用来依据第二比较信号以输出一组比较值Wp、Wq，当第二比较信号代表较小值Wm小于较小值Wn时，第三多工电路266输出较小值Wn与较大值Lm以作为该组比较值Wp、Wq，当第二比较信号代表较小值Wn小于较小值Wm时，第三多工电路266输出较小值Wm与较大值Ln以作为该组比较值Wp、Wq，第三比较器268，用来比较是否比较值Wp小于比较值Wq，并产生第三比较信号，第四多工电路270依据第三比较信号以输出比较值Wp与比较值Wq中较小者以作为较大值Lo，其中第二搜寻电路260依据较小值Wo与较大值Lo运算产生最小值与次小值。 

如上述中，第二多工电路264还包括第四多工单元2640，依据第二比较信号，当Wm小于Wn时，输出Wm以做为Wo，并于Wm大于Wn时，输出Wn以做为Wo；第五多工单元2642依据第二比较信号以输出较小值Wm与较小值Wn中较小者所对应的地址Pm或Pn。又，第三多工电路266还包括第六多工单元2660用来接收第二比较信号以及较小值Wm、较大值Lm，当第二比较信号代表较小值Wm小于较大值Wn时，第六多工单元2660输出较大值Lm作为比较值Wp，当第二比较信号代表较小值Wn小于较小值Wm时，第六多工单元2660输出较小值Wm作为比较值Wp；第七多工单元2662，用来接收第二比较信号以及较小值Wn、较大值Ln，当第二比较信号代表较小值Wm小于较小值Wn时，第七多工单元2662输出较小值Wn作为比较值Wq，当第二比较信号代表较小值Wn小于较小值Wm时，第七多工单元2662输出较大值Ln作为比较值Wq。 

图5C所示的电路则为实现图4A的M2方块的运算步骤的另一实施例，第二搜寻电路280，耦接第一搜寻电路200，用来分别依据第一搜寻电路200所产生的s组比较值中的每二组比较值Wm、Lm及Wn、Ln以进行运算，其中s为小于r的正整数、较小值Wm小于较大值Lm、较小值Wn小于较大值Ln，第二搜寻电路280包含：第二比较器282，用来比较是否较小值Wm小于较小值Wn，并产生第二比较信号；第二多工电路284，用来依据第二比较信号以输出较小值Wm与较小值Wn中较小者以作为较小值Wo；第三比较器286，用来 比较是否较大值Lm小于较小值Wn，并产生第三比较信号；第三多工电路288，用来依据第三比较信号以输出较大值Lm与较小值Wn中较小者以作为较小值Wr；第四比较器290，用来比较是否较小值Wm小于较大值Ln，并产生第四比较信号；第四多工电路292，用来依据该第四比较信号以输出该较小值Wm与该较大值Ln中较小者以作为较小值Wz，其中第二多工电路284进一步依据第二比较信号以输出较小值Wr与较小值Wz中较小者以作为较大值Lo，且第二搜寻电路280依据较小值Wo与该较大值Lo运算产生最小值与次小值。 

其中，第二多工电路284还包括第四多工单元2840，用来依据第二比较信号以输出较小值Wm与较小值Wn中较小者以作为较小值Wo；第五多工单元2842用来依据第二比较信号以输出较小值Wr与较小值Wz中较小者以作为较大值Lo；第六多工单元2844用来依据第二比较信号以输出较小值Wm与较小值Wn中较小者所对应的地址Pm或Pn。 

综上所述，本发明所揭露的搜寻电路及搜寻方法可一并进行最小值、次小值以及最小值的地址的搜寻，无需待搜寻完最小值之后才进行次小值的搜寻。 

本发明实为一具有新颖性、进步性及可供产业利用者，应符合我国专利法所规定的专利申请要件无疑，爰依法提出发明专利申请，祈钧局早日赐准专利，至感为祷。 

惟以上所述者，仅为本发明的实施例而已，并非用来限定本发明实施的范围，举凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。 

Claims (16)

1.一种用于低密度奇偶校验码的解码单元的搜寻方法，用来于r笔输入值中搜寻出一最小值与一次小值，其中该r为大于3的整数，该方法包含：

依据该r笔输入值中的二笔输入值V1、V2进行运算，包含：

比较该二笔输入值V1与V2；

若该输入值V1小于该输入值V2，则将该输入值V1视为较小值Wm并将该输入值V2视为较大值Lm；以及

若该输入值V2小于该输入值V1，则将该输入值V2视为该较小值Wm并将该输入值V1视为该较大值Lm；

依据该r笔输入值中的二笔输入值V3、V4进行运算，包含：

比较该二笔输入值V3与V4；

若该输入值V3小于该输入值V4，则将该输入值V3视为较小值Wn并将该输入值V2视为较大值Ln；以及

若该输入值V4小于该输入值V3，则将该输入值V4视为该较小值Wn并将该输入值V3视为该较大值Ln；

依据该较小值Wm、该较小值Wn、该较大值Lm、该较大值Ln来进行运算，包含：

比较该二笔较小值Wm与Wn；

若该较小值Wm小于该较小值Wn，则执行以下步骤：

将该较小值Wm视为较小值Wo；以及

比较该较大值Lm与该较小值Wn，并将两者中的较小值视为小于该较小值Wm的较大值Lo；

若该较小值Wn小于该较小值Wm，则执行以下步骤：

将该较小值Wn视为该较小值Wo；以及

比较该较大值Ln与该较小值Wm，并将两者中的较小值视为小于Wn的该较大值Lo；以及

依据该较小值Wo与该较大值Lo运算产生该最小值与该次小值。

2.根据权利要求1所述的用于低密度奇偶校验码的解码单元的搜寻方法，其进一步包含：

若该较小值Wm小于该较小值Wn，则将该较小值Wm于该r笔输入值中所对应的地址Pm视为较小值的地址Po；以及

若该较小值Wn小于该较小值Wm，则将该较小值Wn于该r笔输入值中所对应的地址Pn视为该较小值的地址Po。

3.一种用于低密度奇偶校验码的解码单元的搜寻电路，用来于r笔输入值中搜寻出一最小值与一次小值，其中该r为大于3的整数，该搜寻电路包含：

第一搜寻电路，用来分别依据该r笔输入值中的每二笔输入值Vi、Vj以进行运算，该第一搜寻电路包含：

第一比较器，用来比较是否该输入值Vi小于该输入值Vj，并产生第一比较信号；以及

第一多工电路，用来依据该第一比较信号以输出一组比较值，该第一多工电路输出该输入值Vi与该输入值Vj中较小者以作为该组比较值中的较小值，并依据该第一比较信号以输出Vi与Vj中较大者以作为该组比较值中的较大值；以及

第二搜寻电路，耦接该第一搜寻电路，用来分别依据该第一搜寻电路所产生的s组比较值中的每二组比较值Wm、Lm及Wn、Ln以进行运算，其中s为小于r的正整数、该较小值Wm小于该较大值Lm、该较小值Wn小于该较大值Ln，该第二搜寻电路包含：

第二比较器，用来比较是否该较小值Wm小于该较小值Wn，并产生第二比较信号；

第二多工电路，用来依据该第二比较信号以输出该较小值Wm与该较小值Wn中较小者以作为较小值Wo；

第三多工电路，用来依据该第二比较信号以输出一组比较值Wp、Wq，当该第二比较信号代表该较小值Wm小于该较小值Wn时，该第三多工电路输出该较小值Wn与该较大值Lm以作为该组比较值Wp、Wq，当该第二比较信号代表该较小值Wn小于该较小值Wm时，该第三多工电路输出该较小值Wm与该较大值Ln以作为该组比较值Wp、Wq；

第三比较器，用来比较是否该比较值Wp小于该比较值Wq，并产生第三比较信号；以及

第四多工电路，用依据该第三比较信号以输出该比较值Wp与该比较值Wq中较小者以作为较大值Lo；

其中该第二搜寻电电路依据该较小值Wo与该较大值Lo运算产生该最小值与该次小值。

4.根据权利要求3所述的用于低密度奇偶校验码的解码单元的搜寻电路，其中该第一多工电路包含：

第一多工单元，用来依据该第一比较信号以输出该输入值Vi与该输入值Vj中较小者；以及

第二多工单元，用来依据该第一比较信号以输出该输入值Vi与该输入值Vj中较大者。

5.根据权利要求3所述的用于低密度奇偶校验码的解码单元的搜寻电路，其中该输入值Vi于该r笔输入值中所对应的地址为Pi，该输入值Vj于该r笔输入值中所对应的地址为Pj，该第一多工电路进一步依据该第一比较信号以输出该输入值Vi与该输入值Vj中较小者所对应地址Pi或Pj至该第二搜寻电路。

6.根据权利要求5所述的用于低密度奇偶校验码的解码单元的搜寻电路，其中该第一多工电路还包含：

第三多工单元，依据该第一比较信号以输出该输入值Vi与该输入值Vj中较小者所对应地址Pi或Pj至该第二搜寻电路。

7.根据权利要求6所述的用于低密度奇偶校验码的解码单元的搜寻电路，其中该较小值Wm所对应的地址为Pm，该较小值Wn所对应的地址为Pn，该第二多工电路进一步依据该第二比较信号以输出该较小值Wm与该较小值Wn中较小者所对应的地址Pm或Pn。

8.根据权利要求7所述的用于低密度奇偶校验码的解码单元的搜寻电路，其中该第二多工电路包含：

第四多工单元，用来依据该第二比较信号以输出该较小值Wm与该较小值Wn中较小者；以及

第五多工单元，用来依据该第二比较信号以输出该较小值Wm与该较小值Wn中较小者所对应的地址Pm或Pn。

9.根据权利要求3所述的用于低密度奇偶校验码的解码单元的搜寻电路，其中该第三多工电路包含：

第六多工单元，用来接收该第二比较信号以及该较小值Wm、该较大值Lm，当该第二比较信号代表该较小值Wm小于该较大值Wn时，该第六多工单元输出该较大值Lm，当该第二比较信号代表该较小值Wn小于该较小值Wm时，该第六多工单元输出该较小值Wm；以及

第七多工单元，用来接收该第二比较信号以及该较小值Wn、该较大值Ln，当该第二比较信号代表该较小值Wm小于该较小值Wn时，该第七多工单元输出该较小值Wn，当该第二比较信号代表该较小值Wn小于该较小值Wm时，该第七多工单元输出该较大值Ln。

10.一种用于低密度奇偶校验码的解码单元的搜寻电路，用来于r笔输入值中搜寻出一最小值与一次小值，其中该r为大于3的整数，该搜寻电路包含：

第一搜寻电路，用来分别依据该r笔输入值中的每二笔输入值Vi、Vj以进行运算，该第一搜寻电路包含：

第一比较器，用来比较是否该输入值Vi小于该输入值Vj，并产生第一比较信号；以及

第一多工电路，用来依据该第一比较信号以输出一组比较值，该第一多工电路输出该输入值Vi与该输入值Vj中较小者以作为该组比较值中的较小值，并依据该第一比较信号以输出该输入值Vi与该输入值Vj中较大者以作为该组比较值中的较大值；以及

第二搜寻电路，耦接该第一搜寻电路，用来分别依据该第一搜寻电路所产生的s组比较值中的每二组比较值Wm、Lm及Wn、Ln以进行运算，其中s为小于r的正整数、该较小值Wm小于该较大值Lm、该较小值Wn小于该较大值Ln，该第二搜寻电路包含：

第二比较器，用来比较是否该较小值Wm小于该较小值Wn，并产生第二比较信号；

第二多工电路，用来依据该第二比较信号以输出该较小值Wm与该较小值Wn中较小者以作为较小值Wo；

第三比较器，用来比较是否该较大值Lm小于该较小值Wn，并产生第三比较信号；

第三多工电路，用来依据该第三比较信号以输出该较大值Lm与该较小值Wn中较小者以作为较小值Wr；

第四比较器，用来比较是否该较小值Wm小于该较大值Ln，并产生第四比较信号；以及

第四多工电路，用来依据该第四比较信号以输出该较小值Wm与该较大值Ln中较小者以作为较小值Wz；

其中该第二多工电路进一步依据该第二比较信号以输出该较小值Wr与该较小值Wz中较小者以作为较大值Lo，且该第二搜寻电电路依据该较小值Wo与该较大值Lo运算产生该最小值与该次小值。

11.根据权利要求10所述的用于低密度奇偶校验码的解码单元的搜寻电路，其中该第一多工电路包含：

第一多工单元，用来依据该第一比较信号以输出该输入值Vi与该输入值Vj中较小者；以及

第二多工单元，用来依据该第一比较信号以输出该输入值Vi与该输入值Vj中较大者。

12.根据权利要求10所述的用于低密度奇偶校验码的解码单元的搜寻电路，其中该输入值Vi于该r笔输入值中所对应的地址为Pi，该输入值Vj于该r笔输入值中所对应的地址为Pj，该第一多工电路进一步依据该第一比较信号以输出该输入值Vi与该输入值Vj中较小者所对应地址Pi或Pj至该第二搜寻电路。

13.根据权利要求12所述的用于低密度奇偶校验码的解码单元的搜寻电路，其中该第一多工电路还包含：

第三多工单元，依据该第一比较信号以输出该输入值Vi与该输入值Vj中较小者所对应地址Pi或Pj至该第二搜寻电路。

14.根据权利要求12所述的用于低密度奇偶校验码的解码单元的搜寻电路，其中该较小值Wm所对应的地址为Pm，该较小值Wn所对应的地址为Pn，该第二多工电路进一步依据该第二比较信号以输出该较小值Wm与该较小值Wn中较小者所对应的地址Pm或Pn。

15.根据权利要求14所述的用于低密度奇偶校验码的解码单元的搜寻电路，其中该第二多工电路包含：

第四多工单元，用来依据该第二比较信号以输出该较小值Wm与该较小值Wn中较小者以作为该较小值Wo；

第五多工单元，用来依据该第二比较信号以输出该较小值Wr与该较小值Wz中较小者以作为该较大值Lo；以及

第六多工单元，用来依据该第二比较信号以输出该较小值Wm与该较小值Wn中较小者所对应的地址Pm或Pn。

16.根据权利要求10所述的用于低密度奇偶校验码的解码单元的搜寻电路，其中该第二多工电路包含：

第四多工单元，用来依据该第二比较信号以输出该较小值Wm与该较小值Wn中较小者以作为该较小值Wo；以及

第五多工单元，用来依据该第二比较信号以输出该较小值Wr与该较小值Wz中较小者以作为该较大值Lo。

Images