CN101419542B - 数据处理装置及其方法 - Google Patents

数据处理装置及其方法 Download PDF

Info

Publication number
CN101419542B
CN101419542B CN2008100923270A CN200810092327A CN101419542B CN 101419542 B CN101419542 B CN 101419542B CN 2008100923270 A CN2008100923270 A CN 2008100923270A CN 200810092327 A CN200810092327 A CN 200810092327A CN 101419542 B CN101419542 B CN 101419542B
Authority
CN
China
Prior art keywords
register
operand
data processing
stored
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100923270A
Other languages
English (en)
Other versions
CN101419542A (zh
Inventor
陈俊裕
刘恕民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN101419542A publication Critical patent/CN101419542A/zh
Application granted granted Critical
Publication of CN101419542B publication Critical patent/CN101419542B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30116—Shadow registers, e.g. coupled registers, not forming part of the register space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G06F9/3863—Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本发明提供了一种数据处理装置，包括：寄存器组(Register Bank)、影子寄存器(Shadow Register)及操作单元。寄存器组包括多个寄存器，分别用以存储多个操作数(Operand)。寄存器中包括第一寄存器、第二寄存器和第三寄存器，操作数中包括第一操作数、第二操作数和第三操作数。其中，这些寄存器为n位寄存器，n为自然数，并且其中第一操作数被存储在第一寄存器中，第二操作数被存储在第二寄存器中，以及第三操作数被存储在第三寄存器中。影子寄存器用以响应于第一控制信号来存储第一操作数作为第一备份操作数。操作单元用以响应于算术操作指令来以第三操作数乘以第二操作数并且将乘得的结果加到第一操作数上，以得到运算数据，并在备份第一操作数之后，存储运算数据至第一寄存器中。

Description

数据处理装置及其方法
技术领域
本发明涉及一种数据处理装置及方法，且特别涉及一种可降低执行乘加(Multiply-accumulate，MLA)指令时需使用的寄存器数量的数据处理装置及方法。
背景技术
随着科技的发展日新月异，数据处理装置，例如是可执行乘加(Multiply-accumulate，MLA)运算的微处理器。已被广泛地应用在多种不同应用方面中。
请参照图1，其绘示乃传统数据处理装置的方块图。在传统微处理器100中，寄存器组(Register Bank)120中的寄存器Re1～Re4分别被用来存储数据Pa、Pb、Pc及运算数据Pd。其中，运算数据Pd满足方程式：Pd＝Pa×Pb+Pc
然而，传统数据处理装置必须使用四个寄存器Re1～Re4来执行MLA操作。因此，如何设计出可使用较少的寄存器来执行MLA操作的数据处理装置为业界不断致力的方向之一。
发明内容
本发明提供一数据处理装置及其方法，其可有效地解决传统数据处理装置需必须使用四个寄存器来执行乘加(Multiply-accumulate，MLA)操作的问题，而具有可使用较少的寄存器来执行MLA操作的优点。
根据本发明提出一种数据处理装置，包括：寄存器组(Register Bank)、影子寄存器(Shadow Register)及操作单元。寄存器组包括多个寄存器，分别用以存储多个操作数(Operand)。寄存器中包括第一寄存器、第二寄存器和第三寄存器，操作数中包括第一操作数、第二操作数和第三操作数。其中，这些寄存器为n位寄存器，n为自然数。其中该第一操作数被存储在该第一寄存器中，该第二操作数被存储在该第二寄存器中，以及该第三操作数被存储在该第三寄存器中。影子寄存器用以响应于第一控制信号来存储第一操作数作为第一备份操作数。操作单元用以响应于算术操作指令来以该第三操作数乘以该第二操作数并且将乘得的结果加到该第一操作数上，以得到运算数据，并在备份该第一操作数之后，存储运算数据至第一寄存器中。
根据本发明提出一种数据处理方法，包括下列的步骤：首先，提供寄存器组，其中包括多个寄存器，用以分别存储多个操作数，其中所述寄存器中包括第一寄存器、第二寄存器和第三寄存器，所述操作数中包括第一操作数、第二操作数以及第三操作数，并且其中该第一操作数被存储在该第一寄存器中，该第二操作数被存储在该第二寄存器中，以及该第三操作数被存储在该第三寄存器中。接着，响应于第一控制信号来存储该第一操作数作为第一备份操作数。接着，以该第三操作数乘以该第二操作数并且将乘得的结果加到该第一操作数上，以得到运算数据；之后，在备份该第一操作数之后，存储运算数据于第一寄存器中。
该数据处理方法包括：响应于第二控制信号来存储该运算数据于第四寄存器；及存储该第一备份操作数于该第一寄存器中，其中所述寄存器组还包括第四寄存器。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附附图，作详细说明如下：
附图说明
图1绘示乃传统数据处理装置的方块图。
图2绘示依照本发明第一实施例的数据处理装置的方块图。
图3绘示依照本发明第一实施例的数据处理方法的流程图。
图4绘示依照本发明第二实施例的数据处理装置的方块图。
图5绘示依照本发明第三时失利的数据处理装置的方块图。
图6绘示依照本发明第三实施例的数据处理方法的流程图。
【主要元件符号说明】
100：微处理器
120、12、12’：寄存器组
Re1～Re4、R1～Rm：寄存器
Pa、Pb、Pc：数据
Pd、Qd、Qd’：运算数据
10、10’、20：数据处理装置
14、14’：影子寄存器
16、16’、16”：运算操作单元
18、18’：逻辑单元
Qa、Qb、Qc、Qa’、Qb’、Qc’、Qe：操作数
Qr1、Qr2：备份操作数
具体实施方式
第一实施例
请参照图2，其绘示依照本发明第一实施例的数据处理装置的方块图。数据处理装置10包括寄存器组(Register Bank)12、影子寄存器(ShadowRegister)14及运算操作单元16。寄存器组12包括多个寄存器，这些寄存器分别用以存储多个操作数。影子寄存器14用以响应于第一控制信号来对这些操作数中的第一操作数进行备份，并存储第一备份操作数。第一操作数被存储在这些寄存器中的第一寄存器中。运算操作单元16用以响应于运算操作指令来对这些寄存器中的操作数执行至少一个运算操作，以得到运算数据Qd，并将运算数据Qd存储在第一寄存器中。接下来，以数据处理装置10为乘加(Multiply-accumulate，MLA)运算单元的情形为例作说明。
举例来说，寄存器组12中包括寄存器R1～R3，寄存器R1～R3分别用以存储操作数Qa、Qb及Qc。寄存器R1～R3为n位的寄存器，其中n为自然数。乘加运算单元用以对操作数Qa、Qb及Qc执行一个相乘运算及一个累加运算。举例来说，乘加运算单元执行运算：Qd＝Qa×Qb+Qc。之后，乘加运算单元输出运算数据Qd至寄存器R3，并将运算数据Qd存储于寄存器R3中，以完成乘加运算。
在运算数据Qd被存储在寄存器R3之前，需对原本存储在寄存器R3中的操作数Qc进行备份，以避免操作数Qc被覆写。影子寄存器14用以在乘加运算单元存储运算数据Qd至寄存器R3之前，响应于控制信号SC1对操作数Qc进行备份，以得到并存储备份操作数Qr1(未绘示)。备份操作数Qr1实质上等于操作数Qc。如此，当运算数据Qd被存储到寄存器R3中时，操作数Q3仍可有效地被保存。
请参照图3，其绘示依照本发明第一实施例的数据处理方法的流程图。首先，如步骤(a)，提供包括寄存器R1～R3的寄存器组12，其中，寄存器R1～R3分别存储操作数Qa、Qb及Qc。接着，如步骤(b)，影子寄存器14响应于控制信号SC1对操作数Qc进行备份，以存储备份操作数Qr1。
接着，如步骤(c)，乘加运算单元响应于乘加指令来根据操作数Qa、Qb及Qc产生运算数据Qd。之后，如步骤(d)，逻辑单元18输出运算数据Qd至寄存器R3。
在本实施例中虽仅以运算操作单元16为乘加运算单元，乘加运算单元执行运算操作：Qd＝Qa×Qb+Qc的情形为例作说明，然而，前述的乘加运算单元不局限于执行上述运算操作，而可根据操作数Qa、Qb及Qc执行其他乘加运算操作。本实施例的运算操作单元16亦不局限于为乘加运算单元。
第二实施例
请参照图4，其绘示依照本发明第二实施例的数据处理装置的方块图。本实施例的数据处理装置10’与第一实施例中的数据处理装置不同之处在于数据处理装置10’还包括逻辑单元18，来根据操作数Qa、Qb及Qc产生操作数Qa’、Qb’及Qc’。另外，数据处理装置10’中的运算操作单元16’系执行运算：Qd’＝Qa’×Qb’+Qc’，并输出运算数据Qd’。
逻辑单元18更用以接收运算数据Qd’、选择信号SS1～SS3及控制信号SC2。逻辑单元18用以响应于选择信号SS1选择操作数Qa、Qb及Qc中其中之一做为操作数Qa’、响应于选择信号SS2选择操作数Qa、Qb及Qc其中的另一做为操作数Qb’与响应于选择信号SS3选择操作数Qa、Qb及Qc其中之再一做为操作数Qc’。一般来说，逻辑单元18分别以操作数Qa、Qb及Qc做为操作数Qa’、Qb’及Qc’输出。在逻辑单元18自运算操作单元16’接收运算数据Qd’后，逻辑单元18响应于控制信号SC2输出运算数据Qd’至寄存器R3。影子寄存器14用以响应于控制信号SC1对操作数Qc’进行备份，以存储备份操作数Qr1’。一般来说，备份操作数Qr1’实质上等于寄存器R3中存储的操作数，即备份操作数Qr1’等于操作数Qc。
逻辑单元18更接收备份操作数Qr1’，并判断数据处理装置10’是否欲执行任何需参考操作数Qc来执行的运算操作。当数据处理装置10’执行需参考操作数Qc的运算操作时，逻辑单元18输出备份操作数Qr1’至原先用以存储操作数Qc的寄存器，即是寄存器R3。如此，寄存器R3存储与操作数Qc实质上相等的备份操作数Qr1’，而数据处理装置10可等效地经由存取寄存器R3来存取操作数Qc，并执行此需参考操作数Qc的运算操作。
在本实施例中虽仅以操作数Qa’至Qc’分别等于操作数Qa至Qc的情形为例作说明，然，操作数Qa’至Qc’并不局限于为等于操作数Qa至Qc，而可透过逻辑单元18根据对应的选择信号SS1至SS3来分别决定操作数Qa’至Qc’。举例来说，操作数Qa’、Qb’及Qc’可分别等于操作数Qa、Qc及Qb。
第一及第二实施例中的数据处理装置具有可降低执行运算操作时所需使用的寄存器数目的优点。透过使用影子寄存器14存储备份操作数Qr1或Qr1’，来对原先存储在寄存器R3中的操作数Qc进行备份。透过提供根据操作数Qa至Qc或Qa’至Qc’运算得到的运算数据Qd或Qd’至寄存器R3，第一及第二实施例中的数据处理装置可仅使用三个寄存器来执行运算操作(例如是乘加运算操作)。因此，相较于绘示于图1中的传统数据处理装置需使用四个寄存器Re1至Re4来执行乘加运算操作，第一及第二实施例中的数据处理装置可有效地降低其所需的寄存器数量。
第三实施例
请参照图5，其绘示依照本发明第三时失利的数据处理装置的方块图。第三实施例的数据处理装置20与第二实施例中的数据处理装置10’不同之处在于寄存器组12’更额外地包括寄存器R4至Rm，其中m为大于3之自然数。另一个不同之处在于第三实施例的逻辑单元18’在数据处理装置20欲执行需参考操作数Qc的操作时，传送运算数据Qd’至寄存器R4至Rm其中一。
举例来说，逻辑单元18’在传送被存储在影子寄存器14’中的备份操作数Qr1’至寄存器R3之前，先传送先前被存储在寄存器R3中的运算数据Qd’至寄存器R4。如上所述，备份操作数Qr1’实质上等于先前存储在寄存器R3中的操作数，即是操作数Qc。之后，存储在寄存器R1至R4中的数据实质上分别等于存储在传统数据处理装置(如图1所示)中寄存器Re1至Re4中的数据。换句话说，在数据处理装置20执行运算操作(例如是乘加运算操作)之后，寄存器R1至R4将分别地存储操作数Qa、Qb、Qc及运算数据Qd’。如此，寄存器R1至R4与传统数据处理装置(如图1所示)中分别用以存储数据Pa、Pb、Pc及运算数据Pd的暂存Re1至Re4具有实质上相同的寄存器数据结构。这样一来，数据处理装置20可有效地被用以控制传统数据处理装置(如图1所示)的传统指令所控制，以存取存储在寄存器R1至R4中的操作数Qa、Qb、Qc及运算数据Qd’。
在前述操作中，运算数据Qd’被存储在寄存器R4中。在运算数据Qd’被存储在寄存器R4之前，需对原先存储在寄存器R4中的操作数进行备份，以避免原先存储在寄存器R4中的此操作数被覆盖而遗失。据理来说，原先存储在寄存器R4中的操作数被标示为Qe。如此，本实施例的影子寄存器14’更用意在运算数据Qd被存储在寄存器R4之前，存储实质上等于操作数Qe的备份操作数Qr2。因此，操作数Qe可在运算数据Qd被存储在寄存器R4时仍有效地被保存。
逻辑单元18’更接收备份操作数Qr2，并判断数据处理装置20是否执行需参考操作数Qe的运算操作。当数据处理装置20即将执行需参考操作数Qe的运算操作时，逻辑单元18’传送备份运算数据Qr2至原先用以存储操作数Qe的寄存器，即寄存器R4。因此，数据处理装置可有效地执行需参考操作数Qe来执行的运算操作。
请参照图6，其绘示依照本发明第三实施例的数据处理方法的流程图。本实施例的数据处理方法与第一实施例的数据处理方法在于步骤(d)之后还包括步骤(e)及(f)。如步骤(e)，逻辑单元18’输出运算数据Qd’至寄存器R4。之后如步骤(f)，逻辑单元18系将自影子寄存器14’中存取得到的备份操作数Qr1’输出至寄存器R3。
此外，在本实施例的数据处理方法中，步骤(b)还包括影子寄存器14’响应于控制信号SC1来对操作数Qe进行备份，并存储备份操作数Qr2的操作。
本发明第一及第二实施例中的数据处理装置可仅使用三个寄存器来执行运算操作，相较于传统微处理器，本发明第一及第二实施例中的数据处理装置可使用较少的寄存器数目来执行运算操作。另外，本发明第三实施例的数据处理装置与图1中所示的传统微处理器具有实质上相同的寄存器数据结构。如此，本发明第三实施例的数据处理装置具有可与传统数据处理装置的控制指令相容的优点。
综上所述，虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明。本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求书所界定者为准。

Claims (8)

1.一种数据处理装置，包括：
一寄存器组，包括多个寄存器，用以分别存储多个操作数，所述寄存器中包括一第一寄存器、一第二寄存器和一第三寄存器，所述操作数中包括一第一操作数、一第二操作数和一第三操作数，其中，所述寄存器为n位寄存器，n为自然数，并且其中该第一操作数被存储在该第一寄存器中，该第二操作数被存储在该第二寄存器中，以及该第三操作数被存储在该第三寄存器中；
一影子寄存器，用以响应于一第一控制信号来存储第一操作数作为一第一备份操作数；以及
一操作单元，用以响应于一算术操作指令来以该第三操作数乘以该第二操作数并且将乘得的结果加到该第一操作数上，以得到一运算数据，并在备份该第一操作数之后，存储该运算数据至该第一寄存器中。
2.如权利要求1所述的数据处理装置，其中所述寄存器组中还包括一第四寄存器，该数据处理装置还包括：
一逻辑单元，用以响应于一第二控制信号来提供该第一寄存器中的该运算数据至该第四寄存器，接着提供存储在该影子寄存器中的该第一备份操作数至该第一寄存器。
3.如权利要求2所述的数据处理装置，其中该逻辑单元更用以响应于多个选择信号来分别提供所述操作数至该操作单元。
4.如权利要求2所述的数据处理装置，其中该影子寄存器更用以在将该运算数据提供到该第四寄存器之前，在该影子寄存器中存储先前在该第四寄存器中存储的一第四操作数作为一第二备份操作数。
5.如权利要求1所述的数据处理装置，其中该运算操作指令为一乘加指令。
6.一种数据处理方法，包括：
提供一寄存器组，该寄存器组包括多个寄存器，用以分别存储多个操作数，其中所述寄存器中包括一第一寄存器、一第二寄存器和一第三寄存器，所述操作数中包括一第一操作数、一第二操作数以及一第三操作数，并且其中该第一操作数被存储在该第一寄存器中，该第二操作数被存储在该第二寄存器中，以及该第三操作数被存储在该第三寄存器中；
响应于一第一控制信号来存储该第一操作数作为一第一备份操作数；
响应于一算术操作指令，以该第三操作数乘以该第二操作数并且将乘得的结果加到该第一操作数上，以得到一运算数据；以及
在备份该第一操作数之后，存储该运算数据于该第一寄存器中。
7.如权利要求6所述的数据处理方法，其中所述寄存器组还包括一第四寄存器，该数据处理方法还包括：
响应于一第二控制信号来存储该运算数据于该第四寄存器；及
存储该第一备份操作数于该第一寄存器中。
8.如权利要求6所述的数据处理方法还包括以下步骤：
在存储该运算数据于该第四寄存器中的步骤之前，响应于该第一控制信号，存储先前在该第四寄存器中存储的一第四操作数作为一第二备份操作数。
CN2008100923270A 2007-10-22 2008-04-22 数据处理装置及其方法 Expired - Fee Related CN101419542B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/976,139 US8280940B2 (en) 2007-10-22 2007-10-22 Data processing apparatus with shadow register and method thereof
US11/976,139 2007-10-22

Publications (2)

Publication Number Publication Date
CN101419542A CN101419542A (zh) 2009-04-29
CN101419542B true CN101419542B (zh) 2011-09-21

Family

ID=40564642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100923270A Expired - Fee Related CN101419542B (zh) 2007-10-22 2008-04-22 数据处理装置及其方法

Country Status (3)

Country Link
US (1) US8280940B2 (zh)
CN (1) CN101419542B (zh)
TW (1) TWI390441B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561065A (en) * 1982-02-23 1985-12-24 Tokyo Shibaura Denki Kabushiki Kaisha Arithmetic processing device using sampled input data and several previous output data
US4969118A (en) * 1989-01-13 1990-11-06 International Business Machines Corporation Floating point unit for calculating A=XY+Z having simultaneous multiply and add
KR100295257B1 (ko) * 1993-01-20 2001-09-17 다카노 야스아키 디지탈필터
US6112019A (en) * 1995-06-12 2000-08-29 Georgia Tech Research Corp. Distributed instruction queue
US5826072A (en) * 1995-11-13 1998-10-20 Oasis Design, Inc. Pipelined digital signal processor and signal processing system employing same
JPH1049368A (ja) * 1996-07-30 1998-02-20 Mitsubishi Electric Corp 条件実行命令を有するマイクロプロセッサ
US5978825A (en) * 1997-11-14 1999-11-02 Crystal Semiconductor Corp. Zero detection circuitry and methods
EP1160662A1 (en) * 2000-03-10 2001-12-05 Texas Instruments France Processor with pointer tracking to eliminate redundant memory fetches
US6963890B2 (en) * 2001-05-31 2005-11-08 Koninklijke Philips Electronics N.V. Reconfigurable digital filter having multiple filtering modes
TWI269228B (en) * 2003-01-07 2006-12-21 Ibm Floating point unit, processor chip, and computer system to resolve data dependencies
EP1496435A1 (en) * 2003-07-11 2005-01-12 Yogitech Spa Dependable microcontroller, method for designing a dependable microcontroller and computer program product therefor
US7159002B2 (en) * 2003-08-29 2007-01-02 Texas Instruments Incorporated Biquad digital filter operating at maximum efficiency
US7353364B1 (en) * 2004-06-30 2008-04-01 Sun Microsystems, Inc. Apparatus and method for sharing a functional unit execution resource among a plurality of functional units

Also Published As

Publication number Publication date
TWI390441B (zh) 2013-03-21
US20090106489A1 (en) 2009-04-23
TW200919301A (en) 2009-05-01
CN101419542A (zh) 2009-04-29
US8280940B2 (en) 2012-10-02

Similar Documents

Publication Publication Date Title
US8028015B2 (en) Method and system for large number multiplication
CN1230735C (zh) 在一个周期内处理乘累加运算
CN100390729C (zh) 利用规格字段指令编码的处理器
KR100446564B1 (ko) 데이타처리시스템및이시스템에서의연산실행방법
CN110597865A (zh) 一种处理用户标签的方法、装置、计算设备及存储介质
CN108733347B (zh) 一种数据处理方法及装置
EP1710691A1 (en) MAC/MUL unit
CN101419542B (zh) 数据处理装置及其方法
EP1019829B1 (en) Method and apparatus for transferring data between a register stack and a memory resource
CN101341471A (zh) 动态高速缓存管理的设备和方法
US7093102B1 (en) Code sequence for vector gather and scatter
CN104111817A (zh) 算术处理装置
CN101470600B (zh) 一种超长指令字处理的方法和装置
TW325552B (en) Data processing condition code flags
EP2000922A1 (en) Processor array system having function for data reallocation between high-speed pe
CN114528248A (zh) 阵列重构方法、装置、设备及存储介质
CN106663027A (zh) 具有较少不必要寄存器数据存取的模式切换处理方法及相关非临时机器可读介质
CN104951280A (zh) Vliw处理器
CN114510217A (zh) 处理数据的方法、装置和设备
CN100378654C (zh) 使用乘加加指令实现长数据乘法的装置及方法
JPS6150359B2 (zh)
CN104239001A (zh) 至少一个处理流水线中的操作数生成
US11526357B2 (en) Systems and methods for controlling machine operations within a multi-dimensional memory space
CN100461148C (zh) 芯片组的数据链结层及用于其处理包的方法
Wu Reducing memory requirements in CSA-based scalable montgomery modular multipliers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110921

Termination date: 20210422