CN101404732A - 数字图像采集系统 - Google Patents

Abstract

本发明公开一种图像采集系统，其包括图像传感器，逻辑时序控制器，数字信号处理器及计算机终端，所述逻辑时序控制器连接于图像传感器数字信号处理器之间，用于对图像传感器与数字信号处理器之间的逻辑和时序进行控制，所述数字信号处理器与所述计算机终端通过PCI总线连接。本发明的图像采集系统具有反应速度块、图像质量高、成本低和通用性好的优点。

Description

数字图像采集系统

技术领域

本发明涉及数码产品，尤其涉及一种数字图像采集系统。

背景技术

随着现代电子技术的快速发展，图像采集与处理得到越来越广泛的应用。实时图像的采集和处理在现代多媒体技术中占有越来越重要的地位。日常生活中所见到的数码相机、可视电话、多媒体IP电话和电话会议等产品中，实时图像采集是核心的技术。图像采集的速度、质量直接影响到产品的整体效果。众所周知，图像数字化后数据量非常庞大，对如此大量高速的数据进行实时处理是计算机应用领域中技术难度最大的部分。例如，一幅大小为640×480、彩色深度为24位的图像，其数据量为7.4Mb。而依据人的视觉特性，25幅图像连续播放才能使人感到一幅动态的画面，这意味着必须要有185Mb的原始数据量才能保证画面的连续。可见如何实现视频图像的高保真数字化并且采取科学合理的方法实现数据的高速传输是该领域必须解决的首要问题。

目前市场上大多数视频图像采集采用摄像头传感器，再通过视霸卡或实时图像采集(压缩)卡对视频图像进行采集或压缩后送入计算机进行处理。由于摄像机的输出已转换成模拟NTSC或PAL制式并以S-Video或混合图像信号方式输出，且摄像头传感器的象素点在输出时序上很难与采集卡的采样点一一对应，因此视频图像数字化后图像质量损失较大，图像分辨率上限受制式限制。另外，这种方法存在系统成本高、结构复杂等局限性，不便于推广和普及应用。为此，最新出现了采用先进摄像技术的图像采集卡，极大地改善了图像质量损失较大、成本高、不便于推广等缺点。这类先进摄像技术(如CMOS摄像技术)的采集卡的突出优点是占用计算机资源少，数据传输速率较高，通用性好。例如采用USB接口的摄像头在一定程度上满足了实时性要求，突出了采样速率高、图像质量高、通用性好的特点。但采用这种技术的图像采集卡必须具有压缩处理，且图像大小受限制。为了还原图像的真实性，避免图像压缩带来的损失，国外的ISG(Imaging Solution Group)推出了一款基于FPGA，和1394A接口(最大传输速率400Mbit/s)的图像采集系统，该设备中的FPGA芯片使大量数据的高速传输以及图像变换和实时处理成为可能，而1394A接口又成为该图像采集设备与PC机进行大量数据的传输提供可靠保障，然而该系统价格昂贵，不易广泛推广。

发明内容

本发明的目的是提供一种图像质量高、实时性好、成本低的数字图像采集系统。

为解决本发明的技术问题，本发明公开一种数字图像采集系统，其包括图像传感器，逻辑时序控制器，数字信号处理器及计算机终端，所述逻辑时序控制器连接于图像传感器数字信号处理器之间，用于对图像传感器及数字信号处理器的各种接口逻辑和时序进行控制，所述数字信号处理器与所述计算机终端通过PCI总线连接。

较优的，所述数字信号处理器采用TI公司的DSP芯片TMS320C6205。

较优的，所述逻辑时序控制器采用可编程逻辑器件LC4128来实现。

较优的，所述数字图像采集系统进一步包括与所述图像传感器连接的第一接口芯片，其用于将所述图像传感器输出的信号转换成LVDS信号。

较优的，所述数字图像采集系统进一步包括与所述逻辑时序控制器连接的第二接口芯片，其用于将所述第一接口芯片输出的LVDS信号转换成LVTTL信号，以便于所述数字信号处理器进行处理。

较优的，所述图像传感器与所述第一接口芯片设置于第一电路板上，所述数字信号处理器、所述逻辑时序控制器及所述第二接口芯片设置与第二电路板上。

与现有技术相比，本发明具有如下有益效果：

本发明采用基于DSP和PCI总线的实时图像采集技术，使得本发明的图像采集系统具有反应速度块、图像质量高、成本低和通用性好的优点。另外，由于采用了两接口芯片对数据进行转换，使得信号的抗干扰能力更强，传输的距离更远。

附图说明

图1是本发明一实施例的图像采集系统的示意图；

图2是本发明另一实施例的图像采集系统的示意图。

具体实施方式

请参阅图1，为本发明一实施例的图像采集系统的示意图。本实施例中，图像采集系统包括一图像传感器11、一逻辑时序控制器12、一数字信号处理器13、一程序存储器14、一数据存储器15及一计算机终端17。该图像传感器11用于采集图像，并输出数字图像信号，本实施例中，图像传感器11采用CMOS图像传感器MT9T001，MT9T001是一颗有效象素点数为2048(H)X1536(V)的CMOS图像传感器，片上带有10bitA/D转换器和I2C总线控制接口，外部控制器可直接通过I2C总线就可控制MT9T001让其输出不同格式的带有行、场同步信号的数字信号流。逻辑时序控制器12连接于图像传感器11数字信号处理器13之间，用于对图像传感器11及数字信号处理器13之间的逻辑和时序进行控制。本实施例中，逻辑时序控制器12采用复杂可编程逻辑器件(Complicated Programmable Logic Device，CPLD)LC4128来实现。数字图像处理器13分别与程序存储器14及数据存储器15连接，其用于根据程序存储器14中的程序对图像传感器11传输过来的数字图像信号进行处理，并将处理过的数据存储于数据存储器15内。本实施例中，数字图像处理器13采用TI(Texas Instruments，德州仪器)的DSP(Digital Signal Processor，数字信号处理器)芯片TMS320C6205，TMS320C6205工作频率最高可达200MHz，最大处理能力为1600MIPS，支持VLIW(VeryLong Instruction Word)结构，使其特别适用于多通道数字信号处理中，此外该芯片还集成PCI总线接口，这使得该芯片可以与计算机进行无缝得连接。计算机终端17通过PCI总线16与数字信号处理器13连接，其用于接收数字信号处理器的数据，显示于计算机屏幕上或存储于计算机内。

该图像采集系统的工作流程如下：

系统上电后，数字信号处理器13(TMS320C6205)根据程序存储器14中程序代码来初始化系统的硬件，并使图像传感器11(MT9T001)输出默认格式的数字图像信号。当逻辑时序控制器12(LC4128)检测到有效的行、场同步电平时，将连通内部的数字信号链路，并以中断的方式通知数字信号处理器13(TMS320C6205)开始进行对原始的图像信号进行采集和预处理，并将处理后的数据缓存到数据存储器15中，当数据存储器15中的数据缓存到一帧图像时，数字信号处理器13(TMS320C6205)将产生DMA中断，计算机终端17通过PCI总线16接收到中断信号后，便开始接收数字信号处理器13(TMS320C6205)传输的一帧图像数据。数据接收完毕后，计算机终端17的客户端软件将接收到的数据再按照用户的要求进行一些处理(色域空间的变换，图像的缩放等)，最终将处理完的数据显示到显示器上。若用户要改变图像传感器11(MT9T001)采集图像的格式(如将采集的图像尺寸由VGA(640×480)转换为QXGA(2048×1526))，用只需要操作客户端软件即可，当底层驱动程序响应到用户操作的时候，就会通过PCI总线16向数字信号处理器13(TMS320C6205)发送相应的指令码，数字信号处理器13(TMS320C6205)接收到指令码后，将会根据指令的要求翻译成相应的12C控制码写入图像传感器11(MT9T001)的相应的寄存器，完成对采集图像尺寸QXGA的设置。

与现有技术相比较，由于本实施例中采用基于DSP和PCI总线的实时图像采集技术，使得图像采集系统具有反应速度块、图像质量高、成本低和通用性好的优点。

请参阅图2，为本发明另一实施例的图像采集系统的示意图。本实施例中，图像采集系统包括一图像传感器21、一逻辑时序控制器22、一数字信号处理器23、一程序存储器24、一数据存储器25及一计算机终端27。该图像传感器21用于采集图像，并输出数字图像信号。逻辑时序控制器22连接于图像传感器21数字信号处理器23之间，用于对图像传感器21与数字信号处理器23之间的逻辑和时序进行控制。数字图像处理器23分别与程序存储器24及数据存储器25连接，其用于根据程序存储器24中的程序对图像传感器21传输过来的数字图像信号进行处理，并将处理过的数据暂存于数据存储器25内。计算机终端27通过PCI总线26与数字信号处理器23连接，其用于接收数字信号处理器的数据，显示于计算机屏幕上或存储于计算机内。图像传感器21进一步配置有一第一接口芯片211，用于将图像传感器21输出的数字图像信号的格式转换成便于远程传输的信号。相应的，逻辑时序控制器22进一步配置有一第二接口芯片221，用于将接口芯片211输出的信号转换成便于数字图形处理器23处理的信号。图像传感器21与逻辑时序控制器22通过第一接口芯片211及第二接口芯片221保持连接。

本实施例中，图像传感器21采用CMOS图像传感器MT9T001，逻辑时序控制器22采用复杂可编程逻辑器件LC4128来实现，数字图像处理器23采用TI的DSP芯片TMS320C6205。第一接口芯片211采用的是TI的SN65LVDM1677，其作用是将图像传感器21输出LVTTL信号转换为LVDS信号，信号转换后可增强信号抗干扰的能力，可使信号传输更长的距离。第二接口芯片221采用的也是TI的SN65LVDM1677，该芯片将接收到的LVDS信号再转换成LVTTL信号，转换后的信号将被送入TMS320C6205进行处理。

图像传感器21与第一接口芯片211设置于第一电路板(图未示)上，用于进行图像感应及传输，第二接口芯片221、逻辑时序控制器22、数字图像处理器23、程序存储器24、数据存储器25设置于第二电路板上，用于对第一电路板传输来的数据进行处理、采集。第一电路板与第二电路板之间通过相应的数据线(图未示)进行连接。第二电路板通过PCI总线26连接到计算机终端17。如此设置，可使得第一电路板与第二电路板位于不同的位置，从而可以实现远程图像采集。

该图像采集系统的工作流程如下：

系统上电后，数字信号处理器23(TMS320C6205)将根据程序存储器14中程序代码来初始化系统的硬件，并使图像传感器21(MT9T001)输出默认格式的数字图像信号。完成以上设置后，图像传感器21(MT9T001)开始按照初始化后的设置，进行图像的采集工作，采集的模拟图像信号通过图像传感器21(MT9T001)片上的模数转换器，将模拟图像信号转换为原始的数字图像信号。从图像传感器输出的原始数字图像信号通过的第一接口转换芯片211进行电平转换，从LVTTL电平转换为LVDS电平，使得信号能在较长的距离上进行高速的传输。转换后的信号通过传输线传送到第二接口芯片221并被转换为原始数字图像信号，这些信号在逻辑时序控制器22(LC4128)的同步和控制下被送入数字信号处理器23(TMS320C6205)进行图像的预处理(信号格式的变换，图像格式的调整等相关处理)，处理后的图像数据将存到系统扩展的数据存储器25中三段图像缓冲区。

接下来以采集2048×1536的图像信号为例，说明图像数据在数据存储器25的三段图像缓冲区中的存取过程。

系统初始化完毕后，会在数据存储器25中开辟出三段图像缓冲区每段图像缓冲区大小为数字信号处理器23(TMS320C6205)处理一幅300万象素(2048×1536)彩色深度8bit的图像，约为30Mb)中的第一段，数字信号处理器23(TMS320C6205)连续处理完一幅图像后，即一段图像缓冲区写满时，数字信号处理器23(TMS320C6205)将启动片上的辅助DMA通道，通过PCI总线26向计算机传输这幅图像数据，由于传输数据采用了DMA方式，所以数字信号处理器23(TMS320C6205)可以继续进行下一幅图像的预处理工作，并将处理后的图像数据写入第二段图像缓冲区中。当DMA传输数据完毕时，TMS320C6205会自身一个DMA中断，通知数字信号处理器23(TMS320C6205)第一段图像缓冲区的数据已经传送完毕，这样数字信号处理器23(TMS320C6205)在第二段图像缓冲区写满后可以再次向第一段图像缓冲区中写入图像数据，图像数据从而实现了实时的处理与传送。第三段图像缓冲区的的开辟是为了解决如下情况的发生：第二段图像缓冲区已经写满，但第一段图像缓冲区的数据还没有传送完毕，为了避免覆盖掉第一段图像缓冲区中的图像数据，数字信号处理器23(TMS320C6205)可以向第三段图像缓冲区写入下一幅图像数据。

与现有技术相比较，由于本实施例中采用基于DSP和PCI总线的实时图像采集技术，使得图像采集系统具有反应速度块、图像质量高、成本低和通用性好的优点。同时，由于采用了两接口芯片SN65LVDM1677对数据进行转换，使得信号的抗干扰能力更强，传输的距离更远。

综上所述，本发明的图像信号采集系统采用基于DSP和PCI总线的实时图像采集技术，具有反应速度块、图像质量高、成本低和通用性好的优点。

Claims (10)

1、一种图像采集系统，其包括图像传感器，逻辑时序控制器，数字信号处理器及计算机终端，所述逻辑时序控制器连接于图像传感器数字信号处理器之间，用于对所述图像传感器与所述数字信号处理器之间的逻辑和时序进行控制，其特征在于，所述数字信号处理器与所述计算机终端通过PCI总线连接。

2、根据权利要求1所述的图像采集系统，其特征在于，所述数字信号处理器采用TI公司的DSP芯片TMS320C6205。

3、根据权利要求1所述的图像采集系统，其特征在于，所述图像传感器为CMOS传感器MT9T001。

4、根据权利要求1所述的图像采集系统，其特征在于，所述逻辑时序控制器由可编程逻辑器件LC4128实现。

5、根据权利要求1所述的图像采集系统，其特征在于，进一步包括与所述数字信号处理器连接的程序存储器，其用于为所述数字信号处理器提供处理程序。

6、根据权利要求1或5所述的图像采集系统，其特征在于，进一步包括与所述数字信号处理器连接的数据存储器，其用于存储所述数字信号处理器处理后的信号。

7、根据权利要求1所述的图像采集系统，其特征在于，进一步包括与所述图像传感器连接的第一接口芯片，其用于将所述图像传感器输出的信号转换成LVDS信号。

8、根据权利要求7所述的图像采集系统，其特征在于，进一步包括一与所述逻辑时序控制器连接的第二接口芯片，用于将所述第一接口芯片输出的LVDS信号转换成LVTTL信号，以便于所述数字信号处理器进行处理。

9、根据权利要求8所述的图像采集系统，其特征在于，所述第一接口芯片与所述第二接口芯片都为TI公司的芯片SN65LVDM1677。

10、根据权利要求9所述的图像采集系统，其特征在于，所述图像传感器与所述第一接口芯片设置于第一电路板上，所述数字信号处理器、所述逻辑时序控制器及所述第二接口芯片设置与第二电路板上。

Images