CN101395805A - 网格编码器以及具有所述网格编码器的网格编码装置 - Google Patents

网格编码器以及具有所述网格编码器的网格编码装置 Download PDF

Info

Publication number
CN101395805A
CN101395805A CNA2007800079670A CN200780007967A CN101395805A CN 101395805 A CN101395805 A CN 101395805A CN A2007800079670 A CNA2007800079670 A CN A2007800079670A CN 200780007967 A CN200780007967 A CN 200780007967A CN 101395805 A CN101395805 A CN 101395805A
Authority
CN
China
Prior art keywords
value
memory
mux
storing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800079670A
Other languages
English (en)
Other versions
CN101395805B (zh
Inventor
朴义俊
金正振
尹硕贤
秋教信
昔建龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101395805A publication Critical patent/CN101395805A/zh
Application granted granted Critical
Publication of CN101395805B publication Critical patent/CN101395805B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H03M13/235—Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

一种网格编码装置，包括：多个网格编码器，对已经插入了补充参考信号(SRS)的传输流执行网格编码，并且在SRS之前的区域中执行存储器重置；奇偶校验补偿单元，根据包括在网格编码器中的存储器中存储的值来补偿传输流的奇偶校验。可按各种类型来实现所述多个网格编码器。网格编码装置可选择性地使用存储器中存储的值及其反转值来执行存储器重置，或者选择性地使用存储器中存储的值和固定值来执行存储器重置。通过在对已经插入了SRS的传输流的处理中适当地重置存储器，能够减小DC偏移。

Description

网格编码器以及具有所述网格编码器的网格编码装置
技术领域
本发明的一方面涉及一种网格编码器以及具有所述网格编码器的网格编码装置。更具体地说，本发明涉及这样一种网格编码器以及具有所述网格编码器的网格编码装置，所述网格编码器在发送已经插入了补充参考信号(SRS)的传输流的数字广播发送器中对SRS进行编码之前对所述SRS信号执行初始化。
背景技术
随着电子和通信技术的发展，已经将数字技术引入广播系统领域，并且已经公开了数字广播的各种标准。这些标准之一是作为美国数字地面广播系统的先进电视系统委员会(ATSC)残留边带(VSB)系统。ATSC VSB系统是信号载波类型广播系统，并且以312段为单元使用场同步信号。
图1是示出作为一般美国数字地面广播系统的ATSC DTV标准的发送器/接收器的结构的框图。参照图1，数字广播发送器包括随机化器11、里德-所罗门(RS)编码器12、交织器13、网格编码器14、复用器(MUX)15和调制器16。
随机化器11对传输流进行随机化。RS编码器12执行RS编码，将RS奇偶校验字节添加到随机化的传输流，以对在传输处理中由于信道特性而产生的比特错误进行校正。交织器13根据指定的模式对RS编码的数据进行交织。网格编码器14以2/3的比率对交织的RS编码的数据执行网格编码，接着执行网格编码的数据到8电平符号的映射。MUX 15将场同步和段同步插入从网格编码器14输出的传输流中。调制器16通过将DC值添加到MUX15的输出信号将导频音插入到MUX 15的输出信号中，对所述输出信号执行VSB调制，接着执行将调制的信号上转换到RF信道信号，以通过信道发送转换的信号。
将从数字广播发送器发送的调制的信号通过信道输入到接收器。如图1所示的数字广播接收器包括：解调器21、均衡器22、维特比解码器23、去交织器24、RS解码器25和去随机化器26。解调器21对接收的信号执行同步检测和解调。均衡器22补偿解调的信号的信道失真。维特比解码器23校正均衡的信号的错误，并且将均衡的信号解码为符号数据。去交织器24重新排列数字广播发送器的交织器13分布的数据。RS解码器25根据奇偶校验进行纠错。去随机化器26对通过RS解码器25校正的数据进行去随机化，并且输出MPEG-2传输流。以上述方式执行数字广播发送/接收。
图2示出在美国数字广播(8-VSB)系统中使用的VSB数据帧。如图2所示，一帧包括两场。一场包括作为第一段的一个场同步段和312个数据段。另外，在VSB数据帧中，一段相应于一个MPEG-2包，一段包括4符号段同步信号和828个数据符号。
在图2中，段同步信号和场同步信号用于数字广播接收器的同步和均衡。也就是说，场同步信号和段同步信号是指数字广播发送器和数字广播接收器之间已知的数据，并且当在数字广播接收器方执行均衡时用作参考信号。
另一方面，为提高接收turbo流的性能，已经提出了将补充参考信号(SRS)插入双传输流的技术。因此，需要提供一种对已经插入了SRS的双传输流进行适当编码的技术。在这种情况下，由于SRS的值可能根据预先存储在网格编码器14中设置的存储器中的值而不同，因此有必要提供一种在处理SRS之后适当地重置网格编码器14中的存储器的方法。另外，如果在存储器重置处理中存储器被强制设置为“0”，则网格编码器14的映射器输出的值可能具有DC偏移。因此，需要一种用于解决上述问题的方法。
发明内容
技术方案
本发明的一方面提供一种网格编码器以及具有所述网格编码器的网格编码装置，所述网格编码器能够在对已经插入了补偿参考信号(SRS)的传输流进行网格编码的处理中通过适当地重置存储器来防止在识别SRS中的错误。
本发明的实施例的另一方面在于提供一种网格编码器以及具有所述网格编码器的网格编码装置，所述网格编码器能够在存储器重置处理中通过适当地调整存储器中新存储的值来防止由于存储器重置出现的DC偏移。
根据本发明的实施例，网格编码装置包括：多个网格编码器，对已经插入了补充参考信号(SRS)的传输流执行网格编码，并且分别以它们各自的方式在SRS处理之前的区域中执行存储器重置；以及奇偶校验补偿单元，根据包括在网格编码器中的存储器中存储的值来补偿传输流的奇偶校验。
根据本发明另一方面，网格编码器可包括5种类型的网格编码器中的至少一种类型的网格编码器。
根据本发明的另一方面，第一类型的网格编码器可具有第一存储器到第三存储器，并且在接收到属于SRS处理之前的区域的第一信号值的时刻，将所述第一存储器到第三存储器设置为0。
根据本发明的另一方面，第一类型的网格编码器可包括：第一存储器到第三存储器；第一MUX，根据外部控制信号选择性地输出传输流中的信号值和第一存储器中存储的值中的一个；第一加法器，将第一MUX的输出值加到第一存储器中存储的值，并且将相加的结果值存储在第一存储器中；第二MUX，根据外部控制信号选择性地输出传输流中的信号值和第二存储器中存储的值中的一个；以及第二加法器，将第二MUX的输出值加到第二存储器中存储的值，并且将相加的结果值存储在第三存储器中。
根据本发明的另一方面，如果外部控制信号是重置信号，则第一MUX可选择并输出第一存储器中存储的值，第一加法器可对第一MUX的输出值和第一存储器中存储的值执行异或，并且将异或的结果值存储在第一存储器中。
根据本发明的另一方面，如果外部控制信号是重置信号，则第二MUX可选择并输出第二存储器中存储的值，第二加法器可对第二MUX的输出值和第二存储器中存储的值执行异或，并且将异或的结果值存储在第三存储器中。
根据本发明的另一方面，第二或第三类型的网格编码器可具有第一存储器到第三存储器，在接收到属于SRS处理之前的区域的信号值中的第一信号值的时刻，第二或第三类型的网格编码器保持第一存储器中存储的值不变，并且将第三存储器设置为0，而在接收到第一信号值之后的第二信号值的时刻，第二或第三类型的网格编码器将第一存储器设置为指定值，并且将第二存储器设置为0。
根据本发明的另一方面，第二类型的网格编码器可包括：第一存储器到第三存储器；第一MUX，根据第一外部控制信号选择性地输出预定的固定值和第一存储器中存储的值中的一个；第二MUX，根据第二外部控制信号选择性地输出传输流中的信号值和第一MUX的输出值中的一个；第一加法器，将第二MUX的输出值加到第一存储器中存储的值，并且将相加的结果值存储在第一存储器中；第三MUX，根据第二外部控制信号选择性地输出传输流中的信号值和第二存储器中存储的值中的一个；第二加法器，将第三MUX的输出值加到第二存储器中存储的值，并且将相加的结果值存储在第三存储器中。
根据本发明的另一方面，根据第一外部控制信号，如果第一MUX判断当前区域是第一重置区域，则第一MUX可选择并输出固定值，如果第一MUX判断当前区域是第一重置区域之后的第二重置区域，则第一MUX可选择并输出第一存储器中存储的值。如果第二外部控制信号是重置信号，则第二MUX可选择并输出传输流中的信号值，如果第二外部控制信号是一般操作信号，则第二MUX可选择并输出第一MUX的输出值。第一加法器可对第二MUX的输出值和第一存储器中存储的值执行异或，并且将异或的结果值存储在第一存储器中。
根据本发明的另一方面，如果第二外部控制信号是重置信号，则第三MUX可选择并输出第二存储器中存储的值，第二加法器可对第三MUX的输出值和第二存储器中存储的值执行异或，并且将异或的结果值存储在第三存储器中。
根据本发明的另一方面，第三类型的网格编码器可包括第一存储器到第三存储器；第一MUX，根据第一外部控制信号选择性地输出第一存储器中存储的值的反转值和预定的固定值中的一个；第二MUX，根据第二外部控制信号选择性地输出传输流中的信号值和第一MUX的输出值中的一个；第一加法器，将第二MUX的输出值加到第一存储器中存储的值，并且将相加的结果值存储在第一存储器中；第三MUX，根据第二外部控制信号选择性地输出传输流中的信号值和第二存储器中存储的值中的一个；以及第二加法器，将第三MUX的输出值加到第二存储器中存储的值，并且将相加的结果值存储在第三存储器中。
根据本发明的另一方面，根据第一外部控制信号，如果第一MUX判断当前区域是第一重置区域，则第一MUX可选择并输出固定值，如果第一MUX判断当前区域是第一重置区域之后的第二重置区域，则第一MUX可选择并输出第一存储器中存储的值的反转值。如果第二外部控制信号是重置信号，则第二MUX可选择并输出传输流中的信号值，如果第二外部控制信号是一般操作信号，则第二MUX可选择并输出第一MUX的输出值。第一加法器可对第二MUX的输出值和第一存储器中存储的值执行异或，并且将异或的结果值存储在第一存储器中。
根据本发明的另一方面，如果第二外部控制信号是重置信号，则第三MUX可选择并输出第二存储器中存储的值，第二加法器可对第三MUX的输出值和第二存储器中存储的值执行异或，并且将异或的结果值存储在第三存储器中。
根据本发明的另一方面，第四或第五类型的网格编码器可具有第一存储器到第三存储器，在接收到属于SRS处理之前的区域的信号值中的第一信号值的时刻，第四或第五类型的网格编码器将第一存储器中存储的值设置为预定的第一值，并且将第三存储器设置为0，而在接收到第一信号值之后的第二信号值的时刻，第四或第五类型的网格编码器可将第一存储器中存储的值设置为预定的第二值，并且将第二存储器设置为0。
根据本发明的另一方面，第四或第五网格编码器可包括第一存储器到第三存储器；第一MUX，根据第一外部控制信号选择性地输出第一存储器中存储的值的反转值和第一存储器中存储的值中的一个；第二MUX，根据第二外部控制信号选择性地输出传输流中的信号值和第一MUX的输出值中的一个；第一加法器，将第二MUX的输出值加到第一存储器中存储的值，并且将相加的结果值存储在第一存储器中；第三MUX，根据第二外部控制信号选择性地输出传输流中的信号值和第二存储器中存储的值中的一个；以及第二加法器，将第三MUX的输出值加到第二存储器中存储的值，并且将相加的结果值存储在第三存储器中。
根据本发明的另一方面，根据第一外部控制信号，如果包括在第四类型的网格编码器中的第一MUX判断当前区域是第一重置区域，则第一MUX可选择并输出第一存储器中存储的值的反转值，如果第一MUX判断当前区域是第一重置区域之后的第二重置区域，则第一MUX可选择并输出第一存储器中存储的值。如果第二外部控制信号是重置信号，则第二MUX可选择并输出传输流中的信号值，如果第二外部控制信号是一般操作信号，则第二MUX可选择并输出第一MUX的输出值。第一加法器可对第二MUX的输出值和第一存储器中存储的值执行异或，并且将异或的结果值存储在第一存储器中。
根据本发明的另一方面，如果第二外部控制信号是重置信号，则第三MUX可选择并输出第二存储器中存储的值，第二加法器可对第三MUX的输出值和第二存储器中存储的值执行异或，并且将异或的结果值存储在第三存储器中。
根据本发明的另一方面，根据第一外部控制信号，如果包括在第五类型的网格编码器中的第一MUX判断当前区域是第一重置区域，则第一MUX可选择并输出第一存储器中存储的值，如果第一MUX判断当前区域是第一重置区域之后的第二重置区域，则第一MUX可选择并输出第一存储器中存储的值的反转值。如果第二外部控制信号是重置信号，则第二MUX可选择并输出传输流中的信号值，如果第二外部控制信号是一般操作信号，则第二MUX可选择并输出第一MUX的输出值。第一加法器可对第二MUX的输出值和第一存储器中存储的值执行异或，并且将异或的结果值存储在第一存储器中。
根据本发明的另一方面，如果第二外部控制信号是重置信号，则第三MUX可选择并输出第二存储器中存储的值，第二加法器可对第三MUX的输出值和第二存储器中存储的值执行异或，并且将异或的结果值存储在第三存储器中。
根据本发明的另一方面，奇偶校验补偿单元可包括：RS再编码器，产生与多个网格编码器中的存储器中存储的值相应的奇偶校验；加法器，通过将RS再编码器产生的奇偶校验加到传输流来校正传输流的奇偶校验；以及MUX，将具有加法器校正的奇偶校验的传输流提供给多个网格编码器。
根据本发明的另一方面，网格编码装置还可包括：映射器，对通过多个网格编码器进行网格编码的传输流执行符号映射。
根据本发明的另一方面，网格编码装置还可包括：分离器，将从MUX提供的传输流连续地输出到多个网格编码器；以及编码输出单元，连续地检测多个网格编码器编码的值，以将检测的值输出到映射器。
在本发明的另一方面，提供一种网格编码器，所述网格编码器包括：第一存储器到第三存储器；第一MUX，根据第一外部控制信号选择性地操作；第二MUX，根据第二外部控制信号选择性地输出传输流中的指定第一信号值和第一MUX的输出值中的一个；第一加法器，将第二MUX的输出值加到第一存储器中存储的值，并且将相加的结果值输出到第一存储器；第三MUX，根据第二外部控制信号选择性地输出传输流中的指定第二信号值和第二存储器中存储的值中的一个；以及第二加法器，将第三MUX的输出值加到第二存储器中存储的值，并且将相加的结果值存储在第三存储器中。
根据本发明的另一方面，第一MUX可根据第一外部控制信号选择性地输出预定的固定值和第一存储器中存储的值中的一个。
根据本发明的另一方面，第一MUX可根据第一外部控制信号选择性地输出第一存储器中存储的值的反转值和预定的固定值中的一个。
根据本发明的另一方面，第一MUX可根据第一外部控制信号选择性地输出第一存储器中存储的值的反转值和第一存储器中存储的值中的一个。
将在接下来的描述中部分阐述本发明另外的方面和/或优点，还有一部分通过描述将是清楚的，或者可以经过本发明的实施而得知。
有益效果
如上所述，根据本发明的一方面，在发送已经插入了SRS的传输流时，通过重置网格编码器中的存储器能够防止SRS的失真。具体地，通过将网格编码器中的存储器的存储值设置为不同值，能够偏移或减小由于存储器重置出现的DC偏移。
尽管根据通过信道传输进行描述，但是可以理解除了通过RF信号传输或作为对通过RF信号传输的补充，网格编码的信号可被记录在用于延迟播放的记录介质上。
附图说明
通过下面结合附图对实施例进行的描述，本发明的这些和/或其它方面和优点将会变得更加容易理解，其中：
图1是示出传统数字广播(ATSC VSB)发送器/接收器的构造的框图；
图2是示出传统ATSC VSB数据帧的结构的示例性示图；
图3是示出根据本发明的实施例的采用网格编码装置的数字广播发送器的构造的框图；
图4至图6是示出在图3的系统中处理的包的结构的示图；
图7是示出根据本发明的实施例的网格编码装置的构造的框图；
图8是示出图7的网格编码装置的详细构造的框图；
图9至图11是示出根据本发明的各个实施例的网格编码器的构造的框图；
图12是解释图7的网格编码装置中使用的映射器的处理的示图；以及
图13是示出包括补充参考信号的传输流的结构的示例的示图。
具体实施方式
现将详细参照本发明的当前实施例，本发明的示例在附图中示出，其中，相同的标号始终指示相同的部件。下面将参照附图描述实施例以解释本发明。
图3是示出根据本发明的实施例的采用网格编码装置的数字广播发送系统的构造的框图。参照图3，数字广播发送器包括：传输流产生器110、随机化器120、补充参考信号(SRS)填充器130、里德-所罗门(RS)编码器140、交织器150、网格编码装置200和发送单元160。
传输流产生器110产生将被发送到接收方的传输流。也就是说，传输流产生器110从外部模块(诸如用于广播的摄影装置、压缩处理模块(诸如MPEG-2模块)、视频编码器、音频编码器等)接收数据包，并且构建传输流。在示出的实施例中，传输流产生器110产生包括在传输流中的部分包或全部包中的适配域(adaptation field)。传输流产生器110不仅能够将一般数据流写入部分包或全部包中，而且能够将turbo流写入部分包或全部包中。turbo流是指可包括根据指定压缩标准压缩并经过强健处理的数据(诸如音频数据或其它数据)的数据流。尽管以视频和/或音频来进行描述，但是可以理解除了视频和/或音频数据之外，数据包可包括附加数据。
图4和图5是示出传输流的结构的示图。参照图4，组成传输流的包包括传输流(TS)头部分和净荷数据部分。整个净荷数据部分还可用作适配域。TS头部分包括4字节。在图4中，示出的TS头包括：同步字节、传输错误指示符、净荷开始指示符、传输优先级、包标识符(ID)、传输加扰控制字段、适配域控制字段、连续计数器等。净荷数据部分包括184字节。诸如，TS包包括188字节。
参照图5，在传输流的包中，在数据区的一部分中设置适配域，并且可将净荷数据写入到该数据区的剩余部分。在这种情况下，如果适配域包括n个字节，则净荷字段包括(184-n)个字节。在适配域中，可写入turbo流或SRS。
另一方面，随机化单元120对传输流产生器110产生的传输流进行随机化，接着传输流被传送到SRS填充器130。SRS填充器130将SRS插入传输流中设置的适配域。SRS指示发送方和接收方公知的信号模式。接收方能够通过将接收的流中的SRS与已知的SRS进行比较来确认信道状态，并且确定补偿度。
图6是解释已经插入了SRS的适配域的示图。在图6中，包“a”是已经将SRS插入适配域中除了头部分之外的整个数据部分的包。包“b”是已经将SRS随同节目时钟参考(PCR)或原始节目时钟参考(OPCR)插入适配域的数据部分的包。包“c”、“d”或“e”是已经将SRS随同专用数据、扩展适配域、拼接计数等插入适配域的数据部分的包。如上所述，可在传输流中设置的适配域中记录各种数据。可通过传输流产生器110来写入这些数据。
另外，RS编码器140对已经插入SRS的传输流进行RS编码，接着，交织器150对传输流进行交织。然后，网格编码装置200对传输流进行网格编码。网格编码装置200使用如图7所示的多个网格编码器执行网格编码。在此实施例中，在网格编码装置200处理已经插入了SRS的部分之前，网格编码装置200就重置各个网格编码器中设置的存储器。
也就是说，如上所述，SRS是指发送方和接收方公知的信号模式。因此，如果在发送处理中SRS改变，则尽管传输流传输信道状态是正常，但是接收方可能判断该信道状态为差。在网格编码装置200对SRS部分执行网格编码的情况下，可通过已经存储在其所有的存储器中的值影响SRS部分，并且因此在处理SRS之前需要将存储器重置到指定值。
发送单元160用于通过频率信道发送网格编码的传输流。具体地，发送单元160可包括MUX(未示出)、调制单元(未示出)等。MUX通过将段同步信号和场同步信号添加到传输流对网格编码的传输流进行复用。调制单元对复用的传输流执行信道调制，并且执行调制的信号到RF信道信号的上转换，以发送转换的信号。尽管描述如RF信道信号一样发送，但是可以理解可以通过其它信号类型和/或其组合进行传输。
图7是示出根据本发明的实施例的网格编码装置200的构造的框图。参照图7，网格编码装置200包括网格编码器块300和奇偶校验补偿单元400。网格编码器块300用于使用多个网格编码器对传输流执行网格编码。在这种情况下，网格编码器块300可根据外部控制信号对包执行网格编码，并且在对包的SRS数据执行网格编码之前执行存储器重置。可从单独设置的控制器(未示出)提供外部控制信号。如所示，编码器块300具有12个网格编码器。然而，可以理解可使用其它数量的编码器。
奇偶校验补偿单元400根据在网格编码器块300执行的存储器重置处理中输出的存储器存储值来补偿传输流的奇偶校验。
图8是示出图7的网格编码装置的详细构造的框图。参照图8，奇偶校验补偿单元400包括：RS再编码器410、加法器420和MUX 430。网格编码器块300包括：分离器310、多个网格编码器320-1至320-12和编码输出单元330。网格编码装置200还包括映射器500。
RS再编码器410产生与从各个网格编码器320-1至320-12输出的存储器存储值相应的奇偶校验。加法器420将RS再编码器410产生的奇偶校验加到外部输入的包，并且将相加得到的数据提供给MUX 430。这里，相加方法如下：
A)前面的被省略...101001010111001010101011AAAAA...剩余的被省略
B)前面的被省略...000000000000010000000000BBBBB...剩余的被省略
C)前面的被省略...101001010111011010101011CCCCC...剩余的被省略
A)表示外部输入的包，B)表示再编码的包，C)表示通过加法器对A)和B)执行异或的结果。当将包A)的具有下划线的部分输入到网格编码器块300时，执行存储器重置。在这种情况下，预存储在网格编码器块300的存储器中的值被提供给RS再编码器410，并且RS再编码器410产生与提供的值相应的奇偶校验，并且输出包B)。包B)的具有下划线的部分是指与包A)的具有下划线的部分相应的改变的值。与包B)的具有下划线的部分相应的奇偶校验被重新产生为“BBBBB”。
加法器420对包A)和包B)执行异或，并且输出包C)。在包C)中，最初输入的包A)的具有下划线的部分被改变为“01”，并且奇偶校验还从“AAAAA”改变为“CCCCC”。
另外，MUX 430可在对输入传输流的各个包进行网格编码的操作模式(以下，被称为“典型模式”)中操作或者在对通过加法器420相加的包进行网格编码的操作模式(以下，被称为“奇偶校验校正模式”)中操作。通过从RS再编码器410接收的控制信号来确定MUX 430的操作模式。
在典型模式中，MUX 430将输入的传输流提供给网格编码器块300。在奇偶校验校正模式中，MUX 430将从加法器420输出的流提供给网格编码器块300。当完成存储器重置和奇偶校验补偿时，MUX 430在典型模式下操作，从而MUX 430向网格编码器块300提供传输流。
网格编码器块300中的分离器310将从MUX 430提供的传输流连续输出到各个网格编码器320-1至320-12。在此实施例中，可按字节为单位来输出传输流，但是不限于按字节为单位。
各个网格编码器320-1至320-12对输入的流执行网格编码以输出网格编码的流。在此实施例中，连续选择网格编码器320-1至320-12以输出网格编码的值。或者，在SRS所在的区域之前的区域(诸如AF头、PCR等)中，各个网格编码器320-1至320-12执行存储器重置。因此，在SRS处理之前区域中，存储器被重置为指定值，并且将来自奇偶校验补偿单元400的补偿的奇偶校验添加到传输流，从而实现整个奇偶校验的一致。
编码输出单元330连续检测从各个网格编码器320-1至320-12输出的编码的值，并且将连续检测的编码的值输出到映射器500。
根据本发明的各方面，网格编码器块300的各个网格编码器320-1至320-12可按照各种形式被构建，并且可按照各种方式执行存储器重置。也就是说，如果全部网格编码器320-1至320-12具有相同的构造，则在存储器重置期间相同的值被包括在传输流中，造成在映射处理中的正/负((+)/(-))DC偏移。因此，通过以各种方式执行存储器重置，可去除或减小DC偏移。
全部网格编码器320-1至320-12可被分为第一类型至第五类型。网格编码器320-1至320-12的每一个设置有三个存储器(即，第一存储器至第三存储器)。在这三个存储器中，第二存储器和第三存储器都以移动方式操作。也就是说，如果输入传输流信号，则将第三存储器中存储的值移动到第二存储器。因此，为了重置所有的存储器，需要两个信号。
然而，第一存储器与第二存储器和第三存储器被分开重置。因此，通过输入第一信号，可重置第一存储器。可根据第一存储器的重置类型对上述类型进行分类。也就是说，第一类型的网格编码器在第一重置区域中将第一存储器和第三存储器设置为0，然后在第二重置区域中设置第二存储器。第一重置区域相应于接收到属于SRS处理之前的区域的第一信号值的时刻，第二重置区域相应于接收到第一信号值之后的第二信号值的时刻。
第二或第三类型的网格编码器保持第一存储器中存储的值不变，并且在第一重置区域将第三存储器设置为0。第二或第三类型的网格编码器还将第一存储器中存储的值设置为指定值，并且在第一重置区域之后的第二重置区域中将第二存储器设置为0。这里，所述指定值可以是“0”或“1”。也就是说，第二类型的网格编码器在第二重置区域中将第一存储器设置为“0”，第三类型的网格编码器在第二重置区域中将第一存储器设置为“1”。然而，所述指定值不需要受此限制。
第四或第五类型的网格编码器将第一存储器中存储的值设置为预定的第一值，并且在第一重置区域中将第三存储器设置为0。第四或第五类型的网格编码器还将第一存储器中存储的值设置为预定的第二值，并且在第二重置区域中将第二存储器设置为0。具体地，第四类型的网格编码器在第一重置区域中将第一存储器设置为“1”，并且在第二重置区域中将第一存储器设置为“0”，而第五类型的网格编码器在第一重置区域中将第一存储器设置为“0”，并且在第二重置区域中将第一存储器设置为“1”。然而，所述指定值不需要受此限制。
图9是示出根据本发明的实施例的第一类型的网格编码器的构造的框图。参照图9，第一类型的网格编码器包括：第一存储器S2、第二存储器S1、第三存储器S0、第一加法器610、第二加法器620、第一MUX 630和第二MUX 640。
根据外部控制信号(诸如从控制器(未示出)提供的控制信号)确定存储器重置。具体地，可将控制信号“0”或“1”输入到第一MUX 630或第二MUX 640。控制信号“1”用作重置信号，控制信号“0”用作一般操作信号。然而，可以理解其它符号也可用于重置信号和一般操作信号。
第一MUX 630根据外部控制信号选择性地输出存储在第一存储器S2中的值和传输流中的信号值X1中的一个。具体地，当输入重置信号(即，控制信号“1”)时，第一MUX 630输出存储在第一存储器S2中的值。当输入一般操作信号(即，控制信号“0”)时，第一MUX 630输出X1。X1是传输流中SRS处理之前的区域中提供的信号值。
将第一MUX 630的输出值提供给第一加法器610。第一加法器610将第一MUX 630的输出值与存储在第一存储器S2中的值相加。相加的结果值被输出为Z2，并且同时将其存储在第一存储器S2中。
当输入控制信号“1”时，第一MUX 630选择并输出存储在第一存储器S2中的值。因此，第一加法器610的两个输入值变得彼此相等。当第一加法器610执行异或时，异或的结果值为“0”，并且将存储在第一存储器S2中的值设置为0。在这种情况下，将先前存储在第一存储器S2中的值D1输出到RS再编码器410。因此，根据存储器重置，D1用于奇偶校验补偿工作。
另外，第二MUX 640根据外部控制信号选择性地输出存储在第二存储器S1中的值和传输流中的信号值X0中的一个。具体地，当输入重置信号时，第二MUX 640输出存储在第二存储器S1中的值，当输入一般操作信号时，第二MUX 640输出X0。X0是传输流中SRS处理之前的区域中提供的信号值。
第二MUX 640的输出值被直接输出为Z1，并且同时被提供给第二加法器620。第二MUX 640的输出值D0被提供给RS再编码器410，并且根据存储器重置用于奇偶校验补偿工作。将存储在第二存储器S1中的值直接提供给第二加法器620。第二加法器620执行异或，并且当输入重置信号时，第二加法器620输出“0”作为异或的结果值。
将从第二加法器620输出的异或的结果值保持不变地存储在第三存储器S0中。因此，将第三存储器S0初始化为“0”。同时，将已经存储在第三存储器S0中的值移动到第二存储器S1。另外，已经存储在第三存储器S0中的值被输出为Z0。其结果是，如果输入初始重置信号，则分别将第一存储器S2和第三存储器S0重置为0。
如果再次在此状态中输入重置信号，则将存储在第三存储器S0中的值(例如，“0”)移动到第二存储器S1。因此，对第二存储器S1进行初始化。同时，第二MUX 640输出当前存储在第二存储器S1的值D0(例如，在初始化之前存储在第三存储器S0中的值)。
如果当前区域不是初始化区域，则第一MUX 630和第二MUX 640分别选择X1和X0，以执行网格编码。
如上所述，由于在第一类型的网格编码器中设置了三个存储器S0、S1和S2，并且移动存储器中存储的值，需要控制信号“2”符号以重置所有存储器。另外，存在D1和D0的8种组合，例如，000、111、001、010、100、110、101和011，可使用三个储器S0、S1和S2来得到它们。
通过第一类型的网格编码器执行的存储器重置处理可如下面的表1来排列。
表1
 
Cont 在t＝0S0，S1，S2 在t＝1输入 在t＝1Z2，Z1，Z0 在t＝1S0，S1，S2 在t＝2输入 在t＝2Z2，Z1，Z0 在t＝2S0，S1，S2
1 0，0，0 0，0 000 0，0，0 0，0 000 0，0，0
1 0，0，1 0，0 001 0，1，0 0，1 010 0，0，0
1 0，1，0 0，1 010 0，0，0 0，0 000 0，0，0
1 0，1，1 0，1 011 0，1，0 0，1 010 0，0，0
1 1，0，0 1，0 000 0，0，0 0，0 000 0，0，0
11 1，0，11，1，0 1，01，1 001010 0，1，00，0，0 0，10，0 010000 0，0，00，0，0
1 1，1，1 1，1 011 0，1，0 0，1 010 0，0，0
在表1中，术语“输入”是指分别从第一MUX 630和第二MUX 640输入到第一加法器610和第二加法器620的值。在初始状态(即，t＝0)中，当输入外部控制信号Cont＝1时，存储器重置开始。因此，在输入第一控制信号Cont＝1的时刻(即，t＝1)，不考虑存储在第一存储器S2和第二存储器S0中的值，分别将第一存储器S2和第三存储器S0设置为“0”。另外，在输入第二控制信号Cont＝1的时刻(即，t＝2)，第二存储器S1也被设置为“0”。如上所述，参照表1，通过两个符号外部控制信号执行存储器重置。
图10是示出根据本发明的实施例的第二或第三类型的网格编码器的构造的框图。参照图10，第二类型的网格编码器包括：第一存储器S2、第二存储器S1、第三存储器S0、第一加法器710、第二加法器720、第一MUX 730、第二MUX 740和第三MUX 750。由于第一存储器至第三存储器的操作和功能与图9所示的操作和功能相同，因此将省略其详细描述。
第一MUX 730根据第一外部控制信号选择性地输出存储在第一存储器S2中的值和值a中的一个。所述值a可以是随机确定的值或者是具体固定的值。例如，所述值a可被固定为“0”。
第一外部控制信号是用于报告在第一重置区域还是在第二重置区域中执行当前存储器重置的信号。在提供三个存储器S2、S1和S0的情况下，需要至少两个控制信号来重置存储器S2、S1和S0。可从控制器(未示出)提供控制信号。
具体地，如果第一外部控制信号是“0”，则第一MUX 730判断当前重置区域是第一重置区域，并且输出值a。如果第一外部控制信号是“1”，则第一MUX 730判断当前重置区域是第一重置区域之后的第二重置区域，选择并输出存储在第一存储器S2中的值。
如果第二外部控制信号是“0”(即，一般操作信号)，则第二MUX 740选择并输出X1。如果第二外部控制信号是“1”(即，重置信号)，则第二MUX740选择并输出从第一MUX 730输出的值。第一加法器710对从第二MUX740输出的值和存储在第一存储器S2中的值执行异或，并且将异或的结果值输出为Z2，并且将结果值存储在第一存储器S2中。
如果在a＝0的状态中输入重置信号，则从第一加法器710输出的结果值变得与存储在第一存储器S2中的值相等。因此，在第一重置区域中，第一存储器S2的值保持不变。在第二重置区域中，通过第二MUX 740将第一存储器S2的值传送到第一加法器710，因此第一存储器S2被设置为“0”。
在上述第一类型的网格编码器的情况下，第一存储器S2在第一重置区域中被设置为“0”，并且映射器500将这个设置的值映射到值-1、-3、-5和-7中的一个。第一类型的网格编码器的输出通过映射器500而具有指定的DC偏移。因此，如果第一存储器S2从第一重置区域中被设置为“0”，则DC偏移可能具有负值。然而，在第二类型的网格编码器的情况下，第一存储器S2在第二重置区域中被设置为“0”，因此与第一类型的网格编码器相比，可减小DC偏移。
第二类型的网格编码器执行的存储器重置处理可如下面的表2来排列。在表2中，在t＝0的时刻，存储在第一存储器S2中的值保持不变，在t＝2的时刻，存储在第一存储器S2中的值被设置为“0”。
表2
 
Cont 在t＝0S0，S1，S2 在t＝1输入 在t＝1Z2，Z1，Z0 在t＝1S2，S1，S0 在t＝2输入 在t＝2Z2，Z1，Z0 在t＝2S0，S1，S2
1 0，0，0 0，0 000 0，0，0 0，0 000 0，0，0
11 0，0，10，1，0 0，00，1 001010 0，1，00，0，0 0，10，0 010000 0，0，00，0，0
 
1 0，1，1 0，1 011 0，1，0 0，1 010 0，0，0
1 1，0，0 0，0 100 1，0，0 1，0 000 0，0，0
1 1，0，1 0，0 101 1，1，0 1，1 010 0，0，0
11 1，1，01，1，1 0，10，1 110111 1，0，01，1，0 1，01，1 000010 0，0，00，0，0
第二存储器S1和第三存储器S0的设置操作与图9所示的第一类型的网格编码器的设置操作相同。也就是说，图10所示的第三MUX 750和第二加法器720的操作与图9所示的第一类型的网格编码器的第二MUX 640和第二加法器620的操作相同，因此将省略重复的解释。
另外，可通过将反转器添加到图10所示的第一MUX 730中接收存储在第一存储器S2中的值的部分来实现第三类型的网格编码器。在此实施例中，存储在第一存储器S2中的反转的值被输出到第二重置区域中。因此，在第二重置时间段通过第二MUX 740输出的值变为第一存储器S2的反转的值。其结果是，通过经由第一加法器710执行异或，第一存储器S2被设置为“1”。可如下面的表3来排列。
表3
 
Cont 在t＝0在t＝1S0，S1，S2输入 在t＝1Z2，Z1，Z0 在t＝1S2，S1，S0 在t＝2输入 在t＝2在t＝2Z2，Z1，Z0S2，S1，S0
11 0，0，00，00，0，10，0 000001 0，0，00，1，0 1，01，1 1001，0，01101，0，0
111 0，1，00，10，1，10，11，0，00，0 010011100 0，0，00，1，01，0，0 1，01，10，0 1001，0，01101，0，01001，0，0
11 1，0，10，01，1，00，1 101110 1，1，01，0，0 0，10，0 1101，0，01001，0，0
1 1，1，10，1 111 1，1，0 0，1 1101，0，0
在表3中，在t＝1的时刻，存储在第一存储器S2中的值保持不变，在t＝2的时刻，存储在第一存储器S2中的值被设置为“1”。由于除了第三类型的网格编码器具有第一MUX 730的输入端部分之外，第三类型的网格编码器的构造总体上与图10所示的第二网格编码器的构造相同，因此省略其详细描述。
第三类型的网格编码器具有在第一存储器S2中最终设置的值，该值与在第二类型的网格编码器的第一存储器中设置的值不同。因此，通过将第二类型的网格编码器和第三类型的网格编码器适当地组合来实现网格编码器块300，能够去除或减小DC偏移。
图11是示出根据本发明的实施例的第四或第五类型的网格编码器的构造的框图。参照图11，第四或第五类型的网格编码器包括：第一存储器S2、第二存储器S1和第三存储器S0、第一加法器810、第二加法器820、第一MUX 830、第二MUX 840和第三MUX 850。第一MUX 830根据第一外部控制信号选择性地输出存储在第一存储器S2中的值和存储的值的反转值中的一个。
具体地，在第四类型的网格编码器的情况下，如果第一外部控制信号是用于报告第一重置区域的信号，则第一MUX 830输出第一存储器S2中存储的值的反转值。相反，如果第一外部控制信号是报告第二重置区域的信号，则第一MUX 830选择并输出第一存储器S2中存储的值。如果第二外部控制信号是重置信号，则第二MUX 840选择并输出第一MUX 830的输出值，而如果第二外部控制信号是一般操作信号，则第二MUX 840选择并输出X1。
在第一重置区域中，通过第一加法器810对第一存储器S2中存储的值的反转值和第一存储器S2中存储的值进行异或，并且异或的结果值总是为“1”。因此，在第一重置区域中，Z2和S3的值总是为“0”。相反，在第二重置区域中，Z2和S2的值总是为“0”。第四类型的网格编码器执行的存储器重置处理可如下面的表4来排列。
表4
 
Cont 在t＝0S2，S1，S0 在t＝1输入 在t＝1Z2，Z1，Z0 在t＝1在t＝2S2，S1，S0输入 在t＝2Z2，Z1，Z0 在t＝2S2，S1，S0
1 0，0，0 1，0 100 1，0，01，0 000 0，0，0
11 0，0，10，1，0 1，01，1 101110 1，1，01，11，0，01，0 010000 0，0，00，0，0
1 0，1，1 1，1 111 1，1，01，1 010 0，0，0
1 1，0，0 0，0 100 1，0，00，0 000 0，0，0
1 1，0，1 0，0 101 1，1，00，1 010 0，0，0
 
11 1，1，01，1，1 0，10，1 110111 1，0，00，01，1，00，1 000010 0，0，00，0，0
在表4中，在t＝0的时刻，存储在第一存储器S2中的值固定为“1”，并且在t＝2的时刻，存储在第一存储器S2中的值被设置为“0”。
在第五类型的网格编码器的情况下，如果第一外部控制信号是用于报告第一重置区域的信号，则第一MUX 830输出第一存储器S2中存储的值。相反，如果第一外部控制信号是用于报告第二重置区域的信号，则第一MUX 830选择并输出第一存储器S2中存储的值的反转值。如果第二外部控制信号是重置信号，则第二MUX 840选择并输出第一MUX 830的输出值，而如果第二外部控制信号是一般操作信号，则第二MUX 840选择并输出X1。
在第一重置区域中，第一加法器810对第一存储器S2中存储的值和第一存储器S2中存储的值进行异或，并且异或的结果值总是为“0”。因此，不管第一存储器S2的初始存储的值如何，在第一重置区域中Z2和S2的值总是为“0”。相反，在第二重置区域中Z2和S2的值总是为“1”。第五类型的网格编码器执行的存储器重置处理可如下面的表5来排列。
表5
 
Cont 在t＝0S2，S1，S0 在t＝1输入 在t＝1Z2，Z1，Z0 在t＝1S2，S1，S0 在t＝2输入 在t＝2Z2，Z1，Z0 在t＝2S2，S1，S0
1 0，0，0 0，0 000 0，0，0 1，0 000 1，0，0
11 0，0，10，1，0 0，00，1 001010 0，1，00，0，0 1，11，0 010000 1，0，01，0，0
1 0，1，1 0，1 011 0，1，0 1，1 010 1，0，0
1 1，0，0 1，0 000 0，0，0 0，0 000 1，0，0
1 1，0，1 1，0 001 0，1，0 0，1 010 1，0，0
11 1，1，01，1，1 1，11，1 010011 0，0，00，1，0 0，00，1 000010 1，0，01，0，0
在第四或第五类型的网格编码器的情况下，根据第一外部控制信号改变选择的值，因此第一存储器S2的设置值也被改变。因此，按照与第二或第三类型的网格编码器相同的方式，通过将第四和第五类型的网格编码器进行适当地组合，可偏移或减少DC偏移。
由于图10和图11所示的第三MUX 750或第三MUX 850的操作与图9所示的第一类型的网格编码器的第二MUX 640或第二加法器620的操作大体相同，因此将省略其重复的解释。
图12是解释能够在图8的网格编码器中使用的映射器500的处理的示图。参照图12，映射器500输出与Z2、Z1和Z0的组合相应的值R。例如，如果Z2、Z1和Z0分别为“0”、“1”和“0“，则映射器500输出值-3。
图8的网格编码器块300可被设计为包括与第一至第五类型的网格编码器中的一种类型的网格编码器相应的网格编码器，从而映射器500的输出值不会偏向负值或正值。也就是说，网格编码器块300可包括第一至第五类型的网格编码器的全部或部分。
在映射器500执行映射的状态下，可计算各种类型的网格编码器的DC偏移。可假设一次性进行S2、S1和S0的所有可用组合来计算这种DC偏移。
首先，第一类型的网格编码器将与在第一重置区域中输出的值Z2、Z1和Z0相应的所有映射值相加，并且输出-32作为相加的结果值。然后，第一类型的网格编码器将与在第二重置区域中输出的值Z2、Z1和Z0相应的所有映射值相加，并且输出-40作为相加的结果值。因此，产生总的DC偏移-72。
以相同的方式，第二类型的网格编码器在第一重置区域中输出0，在第二重置区域中输出-40。因此，产生总的DC偏移-40。在第三类型的网格编码器的情况下，产生DC偏移+24，在第四类型的网格编码器的情况下，产生DC偏移-8。在第五类型的网格编码器的情况下，产生DC偏移-8。使用这些计算的结果值，可确定各个类型的网格编码器的数量。例如，在使用3个第三类型的网格编码器和9个第四或第五类型的网格编码器实现网格编码器块300的情况下，计算的结果值变为24×3-8×9＝0，因此，可以认为DC偏移已经偏移。
图13是示出包括补充参考信号的传输流的结构的示例的示图。参照图13，可以看出已经通过交织分布SRS区域。另外，在各个SRS区域之前，准备用于存储器重置的区域和在执行根据存储器重置的奇偶校验补偿的情况下写入了补偿奇偶校验的区域。
尽管已经显示并描述了本发明的一些实施例，但是本领域的技术人员将理解，在不脱离本发明的原理和精神的情况下，可以在实施例中进行各种改变，本发明的范围由权利要求及其等同物来限定。

Claims (32)

1、一种使用传输流的网格编码装置，所述传输流包括：接收装置使用以确认信道状态的补充参考信号(SRS)和SRS信号插入区域之前的区域，所述装置包括：
多个网格编码器，对已经插入了SRS的传输流执行网格编码，并且在SRS插入区域之前的区域中执行存储器重置；以及
奇偶校验补偿单元，根据包括在网格编码器中的存储器中存储的值来补偿由于SRS产生的传输流的奇偶校验。
2、如权利要求1所述的网格编码装置，其中，网格编码器包括五种类型的网格编码器中的至少一种类型的网格编码器。
3、如权利要求2所述的网格编码装置，其中，第一类型的网格编码器具有第一存储器到第三存储器，并且在接收到属于SRS插入区域之前的区域的第一信号值的时刻，将所述第一存储器到第三存储器设置为0。
4、如权利要求2所述的网格编码装置，其中，第一类型的网格编码器包括：
第一存储器到第三存储器；
第一MUX，根据接收的外部控制信号选择性地输出传输流中的信号值和第一存储器中存储的值中的一个；
第一加法器，将第一MUX的输出值加到第一存储器中存储的值，并且将相加的结果值存储在第一存储器中；
第二MUX，根据接收的外部控制信号选择性地输出传输流中的信号值和第二存储器中存储的值中的一个；以及
第二加法器，将第二MUX的输出值加到第二存储器中存储的值，并且将相加的结果值存储在第三存储器中。
5、如权利要求4所述的网格编码装置，其中，
如果外部控制信号是重置信号，则第一MUX选择并输出第一存储器中存储的值；以及第一加法器对第一MUX的输出值和第一存储器中存储的值执行异或，并且将异或的结果值存储在第一存储器中。
6、如权利要求5所述的网格编码装置，其中，如果外部控制信号是重置信号，则第二MUX选择并输出第二存储器中存储的值；以及
第二加法器对第二MUX的输出值和第二存储器中存储的值执行异或，并且将异或的结果值存储在第三存储器中。
7、如权利要求2所述的网格编码装置，其中，第二和第三类型的网格编码器的每一个具有第一存储器到第三存储器，在接收到属于SRS插入区域之前的区域的信号值中的第一信号值的时刻，第二和第三类型的网格编码器的每一个保持第一存储器中存储的值不变，并且将第三存储器设置为0，而在接收到第一信号值之后的第二信号值的时刻，第二和第三类型的网格编码器的每一个将第一存储器设置为指定值，并且将第二存储器设置为0。
8、如权利要求2所述的网格编码装置，其中，第二类型的网格编码器包括：
第一存储器到第三存储器；
第一MUX，根据第一外部控制信号选择性地输出预定的固定值和第一存储器中存储的值中的一个；
第二MUX，根据第二外部控制信号选择性地输出传输流中的信号值和第一MUX的输出值中的一个；
第一加法器，将第二MUX的输出值加到第一存储器中存储的值，并且将相加的结果值存储在第一存储器中；
第三MUX，根据第二外部控制信号选择性地输出传输流中的信号值和第二存储器中存储的值中的一个；以及
第二加法器，将第三MUX的输出值加到第二存储器中存储的值，并且将相加的结果值存储在第三存储器中。
9、如权利要求8所述的网格编码装置，其中，根据第一外部控制信号，如果第一MUX判断当前区域是第一重置区域，则第一MUX选择并输出固定值，如果第一MUX判断当前区域是第一重置区域之后的第二重置区域，则第一MUX选择并输出第一存储器中存储的值；
如果第二外部控制信号是重置信号，则第二MUX选择并输出传输流中的信号值，如果第二外部控制信号是一般操作信号，则第二MUX选择并输出第一MUX的输出值；
第一加法器对第二MUX的输出值和第一存储器中存储的值执行异或，并且将异或的结果值存储在第一存储器中。
10、如权利要求9所述的网格编码装置，其中，如果第二外部控制信号是重置信号，则第三MUX选择并输出第二存储器中存储的值；
第二加法器对第三MUX的输出值和第二存储器中存储的值执行异或，并且将异或的结果值存储在第三存储器中。
11、如权利要求2所述的网格编码装置，其中，第三类型的网格编码器包括：
第一存储器到第三存储器；
第一MUX，根据第一外部控制信号选择性地输出第一存储器中存储的值的反转值和预定的固定值中的一个；
第二MUX，根据第二外部控制信号选择性地输出传输流中的信号值和第一MUX的输出值中的一个；
第一加法器，将第二MUX的输出值加到第一存储器中存储的值，并且将相加的结果值存储在第一存储器中；
第三MUX，根据第二外部控制信号选择性地输出传输流中的信号值和第二存储器中存储的值中的一个；以及
第二加法器，将第三MUX的输出值加到第二存储器中存储的值，并且将相加的结果值存储在第三存储器中。
12、如权利要求11所述的网格编码装置，其中，根据第一外部控制信号，如果第一MUX判断当前区域是第一重置区域，则第一MUX选择并输出固定值，如果第一MUX判断当前区域是第一重置区域之后的第二重置区域，则第一MUX选择并输出第一存储器中存储的值的反转值；
如果第二外部控制信号是重置信号，则第二MUX选择并输出传输流中的信号值，如果第二外部控制信号是一般操作信号，则第二MUX选择并输出第一MUX的输出值；
第一加法器对第二MUX的输出值和第一存储器中存储的值执行异或，并且将异或的结果值存储在第一存储器中。
13、如权利要求12所述的网格编码装置，其中，
如果第二外部控制信号是重置信号，则第三MUX选择并输出第二存储器中存储的值；以及
第二加法器对第三MUX的输出值和第二存储器中存储的值执行异或，并且将异或的结果值存储在第三存储器中。
14、如权利要求2所述的网格编码装置，其中，第四和第五类型的网格编码器中的每一个具有第一存储器到第三存储器，在接收到属于SRS处理之前的区域的信号值中的第一信号值的时刻，第四和第五类型的网格编码器中的每一个将第一存储器中存储的值设置为预定的第一值，并且将第三存储器设置为0，而在接收到第一信号值之后的第二信号值的时刻，第四和第五类型的网格编码器中的每一个将第一存储器中存储的值设置为预定的第二值，并且将第二存储器设置为0。
15、如权利要求2所述的网格编码装置，其中，第四和第五类型的网格编码器的每一个包括：
第一存储器到第三存储器；
第一MUX，根据第一外部控制信号选择性地输出第一存储器中存储的值的反转值和第一存储器中存储的值中的一个；
第二MUX，根据第二外部控制信号选择性地输出传输流中的信号值和第一MUX的输出值中的一个；
第一加法器，将第二MUX的输出值加到第一存储器中存储的值，并且将相加的结果值存储在第一存储器中；
第三MUX，根据第二外部控制信号选择性地输出传输流中的信号值和第二存储器中存储的值中的一个；以及
第二加法器，将第三MUX的输出值加到第二存储器中存储的值，并且将相加的结果值存储在第三存储器中。
16、如权利要求15所述的网格编码装置，其中，根据第一外部控制信号，如果包括在第四类型的网格编码器中的第一MUX判断当前区域是第一重置区域，则第一MUX选择并输出第一存储器中存储的值的反转值，如果第一MUX判断当前区域是第一重置区域之后的第二重置区域，则第一MUX选择并输出第一存储器中存储的值；
如果第二外部控制信号是重置信号，则第二MUX选择并输出传输流中的信号值，如果第二外部控制信号是一般操作信号，则第二MUX选择并输出第一MUX的输出值；以及
第一加法器对第二MUX的输出值和第一存储器中存储的值执行异或，并且将异或的结果值存储在第一存储器中。
17、如权利要求16所述的网格编码装置，其中，如果第二外部控制信号是重置信号，则第三MUX选择并输出第二存储器中存储的值；
第二加法器对第三MUX的输出值和第二存储器中存储的值执行异或，并且将异或的结果值存储在第三存储器中。
18、如权利要求15所述的网格编码装置，其中，
根据第一外部控制信号，如果当前区域是第一重置区域，则包括在第五类型的网格编码器中的第一MUX选择并输出第一存储器中存储的值，如果当前区域是第一重置区域之后的第二重置区域，则第一MUX选择并输出第一存储器中存储的值的反转值；
如果第二外部控制信号是重置信号，则第二MUX选择并输出传输流中的信号值，如果第二外部控制信号是一般操作信号，则第二MUX选择并输出第一MUX的输出值；
第一加法器对第二MUX的输出值和第一存储器中存储的值执行异或，并且将异或的结果值存储在第一存储器中。
19、如权利要求18所述的网格编码装置，其中，如果第二外部控制信号是重置信号，则第三MUX选择并输出第二存储器中存储的值；
第二加法器对第三MUX的输出值和第二存储器中存储的值执行异或，并且将异或的结果值存储在第三存储器中。
20、如权利要求1所述的网格编码装置，其中，奇偶校验补偿单元包括：
里德-所罗门(RS)再编码器，产生与多个网格编码器中的存储器中存储的值相应的奇偶校验；
加法器，通过将RS再编码器产生的奇偶校验加到传输流来校正传输流的奇偶校验；以及
MUX，将具有加法器校正的奇偶校验的传输流提供给所述多个网格编码器。
21、如权利要求20所述的网格编码装置，还包括：映射器，对通过所述多个网格编码器进行网格编码的传输流执行符号映射。
22、如权利要求20所述的网格编码装置，还包括：
分离器，将从MUX提供的传输流连续地输出到所述多个网格编码器；以及
编码输出单元，连续地检测所述多个网格编码器编码的值，以将检测的值输出到映射器。
23、一种网格编码器，包括：
第一存储器到第三存储器；
第一MUX，根据接收的第一外部控制信号选择性地操作；
第二MUX，根据接收的第二外部控制信号选择性地输出传输流中的指定第一信号值和第一MUX的输出值中的一个；
第一加法器，将第二MUX的输出值加到第一存储器中存储的值，并且将相加的结果值存储到第一存储器；
第三MUX，根据第二外部控制信号选择性地输出传输流中的指定第二信号值和第二存储器中存储的值中的一个；以及
第二加法器，将第三MUX的输出值加到第二存储器中存储的值，并且将相加的结果值存储到第三存储器。
24、如权利要求23所述的网格编码器，其中，第一MUX根据第一外部控制信号选择性地输出预定的固定值和第一存储器中存储的值中的一个。
25、如权利要求23所述的网格编码器，其中，第一MUX根据第一外部控制信号选择性地输出第一存储器中存储的值的反转值和预定的固定值中的一个。
26、如权利要求23所述的网格编码器，其中，第一MUX根据第一外部控制信号选择性地输出第一存储器中存储的值的反转值和第一存储器中存储的值中的一个。
27、一种网格编码装置，包括：
多个网格编码器，对已经在插入区域插入了补充参考信号(SRS)的传输流执行网格编码，其中，包括在所述多个网格编码器中的存储器在对已经在插入区域插入了SRS的传输流进行处理之前被重置，以去除SRS引起的DC偏移。
28、如权利要求27所述的网格编码装置，还包括奇偶校验补偿单元，所述奇偶校验补偿单元包括：RS再编码器，产生与从各个网格编码器输出的存储器存储值相应的奇偶校验；加法器，将RS再编码器产生的奇偶校验加到从外部输入的包；以及MUX，存储相加得到的数据。
29、如权利要求28所述的网格编码装置，还包括分离器，将从MUX提供的传输流连续地输出到网格编码器。
30、如权利要求29所述的网格编码装置，还包括编码输出单元，连续地检测从各个网格编码器输出的编码的值，并且将检测的编码的值连续地输出到映射器。
31、一种数字广播编码器，包括：
传输流产生器，产生将被发送到接收器的传输流；
随机化器，对传输流进行随机化；
补充参考信号(SRS)填充器，将补充参考信号(SRS)插入传输流中提供的插入区域；
里德-所罗门(RS)编码器，对插入了SRS的传输流进行编码；
交织器，对RS编码器编码的传输流进行交织；以及
网格编码装置，对交织的传输流进行网格编码，
其中，网格编码装置包括：
多个网格编码器，对已经在插入区域插入了补充参考信号(SRS)的传输流执行网格编码，
包括在所述多个网格编码器中的存储器，在对已经在插入区域插入了SRS的传输流进行处理之前被重置，以去除SRS引起的DC偏移。
32、如权利要求31所述的数字广播编码器，还包括发送单元，通过频率信道发送网格编码的流。
CN2007800079670A 2006-12-04 2007-05-07 网格编码器以及具有所述网格编码器的网格编码装置 Expired - Fee Related CN101395805B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020060121554A KR100864722B1 (ko) 2006-12-04 2006-12-04 트렐리스 인코더 및 이를 구비한 트렐리스 인코딩 장치
KR1020060121554 2006-12-04
KR10-2006-0121554 2006-12-04
PCT/KR2007/002233 WO2008069375A1 (en) 2006-12-04 2007-05-07 Trellis encoder and trellis encoding device having the same

Publications (2)

Publication Number Publication Date
CN101395805A true CN101395805A (zh) 2009-03-25
CN101395805B CN101395805B (zh) 2013-10-16

Family

ID=39475725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800079670A Expired - Fee Related CN101395805B (zh) 2006-12-04 2007-05-07 网格编码器以及具有所述网格编码器的网格编码装置

Country Status (8)

Country Link
US (2) US8001451B2 (zh)
EP (1) EP2057742B1 (zh)
KR (1) KR100864722B1 (zh)
CN (1) CN101395805B (zh)
BR (1) BRPI0708994A2 (zh)
CA (1) CA2644567C (zh)
MX (1) MX2008015430A (zh)
WO (1) WO2008069375A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864722B1 (ko) * 2006-12-04 2008-10-23 삼성전자주식회사 트렐리스 인코더 및 이를 구비한 트렐리스 인코딩 장치
WO2010120735A2 (en) * 2009-04-16 2010-10-21 Thomson Licensing Apparatus and method for encoding a signal
US8559372B2 (en) * 2009-12-28 2013-10-15 Lg Electronics Inc. Digital broadcasting system and method for transmitting and receiving digital broadcast signal

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204898A (ja) * 1993-01-08 1994-07-22 Hitachi Ltd 誤り訂正符号化復号化方法
US6088827A (en) * 1997-08-28 2000-07-11 Level One Communications, Inc. 1000BASE-T packetized trellis coder
JPH11251927A (ja) 1998-03-04 1999-09-17 Sony Corp 情報処理装置および方法、並びに提供媒体
US6810502B2 (en) * 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
WO2001080238A1 (en) 2000-04-05 2001-10-25 Infineon Technologies North America Corp. Improved read/write channel
US6718502B1 (en) * 2000-08-11 2004-04-06 Data Storage Institute Precoders for partial response channels
US7111221B2 (en) * 2001-04-02 2006-09-19 Koninklijke Philips Electronics N.V. Digital transmission system for an enhanced ATSC 8-VSB system
US6996767B2 (en) * 2001-08-03 2006-02-07 Combasis Technology, Inc. Memory configuration scheme enabling parallel decoding of turbo codes
US7149952B2 (en) * 2002-04-17 2006-12-12 Thomson Licensing Memory management algorithm for trellis decoders
KR100683879B1 (ko) 2004-05-06 2007-02-15 삼성전자주식회사 수신 성능이 향상된 디지털 방송 송수신 시스템 및 그의신호처리방법
WO2005122573A1 (en) * 2004-06-05 2005-12-22 Samsung Electronics Co., Ltd. Digital broadcasting transmission/reception system utilizing srs and trs code to improve receiving performance and signal processing method thereof
US7680108B2 (en) * 2005-10-21 2010-03-16 Samsung Electronics Co., Ltd. Digital broadcasting transmission and reception systems for stream including normal stream and turbo stream and methods thereof
US7823051B2 (en) * 2006-01-03 2010-10-26 Samsung Electronics Co., Ltd. Digital broadcasting transmission system and method thereof
US7639751B2 (en) 2006-04-04 2009-12-29 Samsung Electronics Co., Ltd. Advanced-VSB system (A-VSB)
KR100864722B1 (ko) * 2006-12-04 2008-10-23 삼성전자주식회사 트렐리스 인코더 및 이를 구비한 트렐리스 인코딩 장치
KR101414472B1 (ko) * 2007-02-02 2014-07-04 삼성전자주식회사 멀티 전송 스트림 생성 장치 및 방법 그리고 디지털 방송송/수신 장치 및 방법

Also Published As

Publication number Publication date
EP2057742B1 (en) 2013-12-18
EP2057742A4 (en) 2012-09-12
US8806311B2 (en) 2014-08-12
US8001451B2 (en) 2011-08-16
US20080130776A1 (en) 2008-06-05
KR100864722B1 (ko) 2008-10-23
MX2008015430A (es) 2008-12-12
WO2008069375A1 (en) 2008-06-12
KR20080050796A (ko) 2008-06-10
EP2057742A1 (en) 2009-05-13
CA2644567A1 (en) 2008-06-12
US20110267209A1 (en) 2011-11-03
BRPI0708994A2 (pt) 2011-06-14
CN101395805B (zh) 2013-10-16
CA2644567C (en) 2016-03-29

Similar Documents

Publication Publication Date Title
US8320501B2 (en) Digital broadcast transmitter/receiver having an improved receiving performance and signal processing method thereof
US7920602B2 (en) Method for formatting digital broadcast transport stream packet for improved receiving performance, digital broadcast transmitter, and signal processing method thereof
US8385369B2 (en) Digital broadcasting system and method
CN101662338A (zh) 发送器和用于发送/接收数字广播流的系统及其方法
CN101395805B (zh) 网格编码器以及具有所述网格编码器的网格编码装置
CA2644495C (en) Method and apparatus for transmitting digital broadcasting signal in advanced-vsb (a-vsb) system in which transport packet without adaptation field is provided at fixed location in data field slices
CN101406055A (zh) 双重传输流产生装置和方法
CN101370133B (zh) 数字广播接收机和处理数字广播接收机的流的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131016

Termination date: 20200507

CF01 Termination of patent right due to non-payment of annual fee