CN101385237B - 用于在d类放大器中实现软开关的方法和装置 - Google Patents

Abstract

通过使输出电感器适于提供大于负载电流的数值的纹波幅度，减小了D类放大器的开关损耗。较大的纹波幅度导致负载处的负电感器电流的情况。在负电感器电流情况下的开关操作使得耗散功率最小化。添加耦合电感器电路，以去除输出电容器上的纹波。

Description

用于在D类放大器中实现软开关的方法和装置

相关申请的交叉引用

本申请要求2005年7月28日提交的、标题为“Method andApparatus for Implementing Soft Switching in a Class DAmplifier”的美国临时申请No.60/704,241的优先权，并且要求2005年4月26日提交的、标题为“Method and Apparatus for ReducingRipple in Class D Amplifiers”的美国申请No.10/908,063的部分延续的优先权，将这两个申请的说明书在此引入作为参考。

技术领域

本发明涉及D类放大器。更具体地，本发明涉及减小D类放大器电路中的开关损耗。

背景技术

传统上，高品质音频功率放大器是大而笨重的，并且效率较差。典型地，这些设备能够提供具有很低的总谐波失真(THD)的大功率音频输出。然而，这些设备在正常的音频操作条件下仅实现了大约25％的效率，这是因为它们一般使用了效率较差的线性或准线性放大器(例如A、B、G和H类)。

近年来，对更有效率的音频功率放大器的需求有所增加。因此，需要把B类放大器更换为D类放大器以进行声音再现。

D类放大器提供了较高的效率，但典型地具有有限的带宽，这导致高音频处的高THD。

D类放大器基本上是被修改为以高频(例如音频频率)在4个象限中操作的开关模式电源。开关模式电源使用脉宽调制(PWM)来控制向负载供电的功率开关晶体管的ON/OFF占空比。其效率较高，因为开关不在其线性区中进行操作。

图1是简化的D类布局的示意图。如图所示，脉宽调制器110中的比较器电路(未示出)把输入模拟音频信号101的幅度与以期望的开关频率工作的参考三角波的幅度进行比较。比较器电路通过把输入音频的幅度与三角波的幅度进行比较而将其输出在高低之间切换。当音频信号101高于三角波的幅度时，比较器把PWM 110的输出D+切换至ON(开)状态。在输入音频信号超过三角波的幅度的持续时间期间，输出D+维持ON。相反，当输入音频信号小于三角波的幅度时，PWM的输出D+处于OFF(关)状态。输出D-是相反的，即与输出D+互补。

输入音频幅度和脉宽调制器输出D+与D-之间的关系呈一阶线性。比较器的输出D+和D-驱动“图腾柱(totem-poled)”晶体管开关Q₁和Q₂。每一个晶体管开关是MOSFET器件，并具有耦合于其两个端子的二极管器件131，以实现4象限切换。图1所示的布局是D类放大器的示例性实施例，其中两个开关使用了同样类型的MOSFET。备选实施例包括使用互补晶体管，即一个p型和一个n型的MOSFET。因此，所使用的MOSFET的符号没有表示出极性。

输出滤波器140典型地为二阶低通滤波器，例如LC结构的滤波器。输出滤波器140主要用于对载波的变化的脉宽占空比进行低通滤波或积分，以再现原始的音频内容，同时对开关的载频进行衰减。

对于高保真度音频再现，D类功率放大器的操作(即开关)频率必须明显高于所再现的音频的带宽。因此，为了以较高的保真度来再现较高带宽的音频，需要相对高的开关频率。然而，开关频率越高，开关损失越大(即效率降低)。使用图2中的示意图来讨论开关损失的一些原因。

图2是具有主要寄生元件的传统半桥式D类放大器的示意图。如图所示，电压源V_gsQ1驱动晶体管Q₁的栅极，而电压源V_gsQ2驱动晶体管Q₂的栅极。该示意图是标准的半桥，其示出了寄生元件C_Q1和C_Q2，寄生元件C_Q1是晶体管Q₁的固有电容，而寄生元件C_Q2是晶体管Q₂的固有电容。元件D₁是Q₁的固有二极管或具有低压降的外部二极管；而元件D₂是Q₂的固有二极管或具有低压降的外部二极管。利用双箭头示出了电流及其流动方向(即从漏极到源极)。

在这个示意图中，晶体管Q₁和Q₂向由输出电感器L₁和输出电容器C₁形成的滤波器提供准方波。由晶体管Q₁和Q₂以及电感器L₁共享的节点201在此被称作开关节点。在操作期间，开关节点201处的电压是由波形310所示的方波，如图3中所示。这个电压由包括电感器L₁和电容器C₁的输出LC滤波器进行低通滤波，以产生电容器C₁两端上的相对低频的输出电压。

处于空闲(即零输出电压)的电感器电流(I_L1)由图3中的三角波320来表示。三角波320是纹波电流，其在输出电容器C₁上产生了准正弦纹波电压，即图3中的波形330。这个输出纹波电压(即330)必须在数值上加以限制，否则会出现辐射的问题。为此，输出电感器L₁的值被保持得足够高，从而把纹波电流限制为全功率输出电流的一小部分，根据经验一般是20％。图4是纹波电流与负载电流之间的关系的示意图。

如图4所示，空闲处的电流由波形410示出，而1/8功率处的电流由波形420示出。如波形410和420中所示，纹波特性引起输出电流关于稳态值的非稳定扰动。在空闲处，平均电流是零，而且D类的纹波特性导致非稳态的负和正的电流振荡。由于振荡(即纹波)幅度由电感器L₁的大小来控制，类似的纹波幅度存在于其他负载值处。例如，如波形420中所示，1/8功率处的稳态电流由电流值I_L1DC来表示，而其上叠加的纹波电流具有大约1/8功率负载电流值I_L1DC的峰峰值的20％的纹波幅度。

因此，尽管图2所示的电路中不存在刻意的耗散元件，然而实际电路不会是100％有效的，因为其中存在多种有限的损耗机制。例如，输出LC滤波器和开关晶体管中存在固有损耗。滤波器部分中的损耗是公知的，并且被选择作为成本折衷，但是晶体管(FET)中的损耗具有更多约束。首先，FET Q₁和Q₂将具有有限的导通电阻，这导致导通损耗。其次，Q₁和Q₂将经历开关转变处的一些损耗，这导致开关损耗。正是这些开关损耗主要限制了开关频率。因此，即使通常来说较高的开关频率(音频带宽)将有益于音频性能，然而其还会导致较低的效率；因此，现有技术的系统为了效率而对带宽有所折衷。

对于现有技术中的传统的D类放大器的大约20％的电流纹波，当输出电流为高时，存在有损(或硬性)开关转变。使用图14中的波形示出了传统的D类放大器中的这个有损开关转变。

如图所示，开始时Q₂处于导通态(即栅极供电电压V_gsQ2 1402大于阈值)，而且大的正电流I_L1 1403流过电感器L₁。电感器电流I_L1 1403从源极到漏极地流过Q₂的导通电阻，其值是由I_dsQ2 1404所表示的负值。

在时刻t1，Q₂截止且电感器电流I_L1从Q₂的导通电阻流到D₂，其中D₂是Q₂的固有二极管或具有低压降的外部二极管。Q₂上的电压(即V_dsQ21406)在Q₁导通的时刻t2之前不会升高，但这将导致大量反向恢复电流(I_D2 1405)流过D₂和Q₁，因为D₂具有由t2和t3之间的时段所表示的有限截止时间。因此，反向恢复时段持续到时刻t3。因此，从t2到t3，晶体管Q₁同时经历高电流(I_D2 1405)和高电压(V_dsQ2 1406)，两者的乘积是高开关损耗(即耗散功率)。

因此，可以利用开关损耗的减小而实现效率的改进。备选地，可以提升开关频率，以实现改进性能的同时不降低效率。但是，在不增大高频纹波的情况下，这不能在传统的D类放大器中实现。

尽管人耳通常听不到高频纹波，但是高频纹波的存在仍是不希望的，理由如下：(1)这是发射问题，例如其表现为AM无线波段和其他地方的假象(artifact)；(2)其影响了音频测量；(3)限制了输出信号对末端用户表现出的洁净度；以及(4)在馈送至控制电路的反馈信号上添加了不希望的假象，限制了性能。因此，用于减小开关损耗的任何方案都必须解决高频纹波的问题。

如上所述，波形330清楚地示出了纹波现象。实际中，全带宽D类放大器上的电压纹波可以是具有几百kHz基频的1伏的峰峰值，使得其很容易倾向于和其他电子设备发生干扰，特别是AM无线接收机。开关频率可变的调制方案尤其会遇到麻烦。

现有技术中用于减小纹波的方法包括：使用输出电容器C₁两端上的LC串联阱(trap)电路。这个方法具有若干缺点。首先，LC阱的Q(品质因数)必须很高，以有效地对电流进行旁路，使之离开C₁，其位于开关频率上的阻抗公知地小于1欧姆。其次，该阱仅在单频处有效。如果开关频率是可变的，则Q越高，阱的效率越低。该阱对于衰减开关频率的谐波来说不是很有效；尽管相对来说，这通常已经从基频下降了20dB，但如果它们的绝对数值过大，其仍会出现问题。

用于减小纹波的另一现有技术的方法是，向输出添加另一个二阶滤波器，从而创建4阶滤波器。该方法的一些缺点包括：必须使电感器的大小能够对全输出电流进行处理，而且由于所用器件中的非线性，滤波器可能会增添失真，并且滤波后的输出处于任何反馈环的控制之外。

用于处理纹波问题的另一现有技术的方法是，向输出添加第二LC低通滤波器，由此有效地把滤波器的阶从2增大至4。然而，4阶滤波器造成了可控性和线性方面的问题。另外，较高阶的滤波器增加了总谐波失真(THD)。

本发明的教导在减小开关损耗的同时把纹波所带来的影响减至可接受的水平。

发明内容

本发明是一种用于减小D类放大器中的开关损耗的方法和装置。基本上，D类放大器是由高频调制器(例如脉宽调制器)来驱动的开关模式电源。因此，高频开关纹波(例如高频开关噪声)在传统的D类放大器中是常见的。由于高频纹波带来的负面影响，包括音频再现的退化，现有技术的D类设计通过使输出电感器足够大以限制纹波不超过负载电流的20％，牺牲功率损耗(即接受较高的功率损耗)以换取纹波的减小。

高功率损耗(因此效率降低)是由于电压和电流同时处于正峰值时的晶体管开关操作而引起的，这导致功率必然被消耗。高的正电流是相对大的电感器值的产物，这还会限制开关频率带宽。因此，本发明的实施例利用开关晶体管处的纹波，显著地降低了功率损耗，因而允许效率的改进或开关频率的增大，或是两者。

因此，本发明提供了一种D类放大器，包括：通过耦合一组开关形成的开关节点；包括第一电容器的原始输出；耦合电感器的第一部分，可操作地耦合在所述开关节点和所述第一电容器之间，所述耦合电感器的大小适于提供与负载电流的数值相比较大的纹波幅度，所述较大的纹波幅度导致负载处出现负电感器电流的情况，由此在负电感器电流情况下的开关操作使得耗散功率最小化；以及包括耦合电感器电路的至少一个辅助输出，所述耦合电感器电路包括所述耦合电感器的第二部分、第二电容器和非耦合电感器，所述耦合电感器的第二部分可操作地耦合到所述第二电容器和所述非耦合电感器，并且所述耦合电感器电路被配置为引导纹波离开所述原始输出。

本发明还提供了一种D类放大器，包括：通过耦合一组开关形成的开关节点；包括第一电容器的原始输出；耦合电感器的第一部分，可操作地耦合在所述开关节点和所述第一电容器之间，所述耦合电感器的大小适于提供与负载电流的数值相比较大的纹波幅度，所述较大的纹波幅度导致负载处出现负电感器电流的情况，由此在负电感器电流情况下的开关操作使得耗散功率最小化；第一辅助输出电路，所述第一辅助输出电路包括所述耦合电感器的第二部分、第二电容器和非耦合电感器，所述耦合电感器的第二部分可操作地耦合到所述第二电容器和所述非耦合电感器，并且被配置为引导纹波离开所述原始输出；以及第二辅助输出电路，被配置为浮动输出。

本发明还提供了一种D类放大器，包括：通过耦合一组开关形成的开关节点；第一电容器处的原始输出；包括初级绕组和次级绕组的耦合电感器，其中，所述初级和次级绕组的第一端可操作地耦合至所述开关节点，所述初级绕组的第二端可操作地连接至所述第一电容器，所述耦合电感器的大小适于提供这样的纹波幅度，所述纹波幅度导致负载处出现负电感器电流；以及非耦合电感器，可操作地耦合在第二电容器和所述次级绕组的第二端之间，所述第二电容器被配置为引导纹波离开所述第一电容器处的所述原始输出，所述次级绕组形成了包括所述非耦合电感器和所述第二电容器的辅助输出的基础。

本发明还提供了一种D类放大器，包括：通过耦合一组开关形成的第一开关节点；第一电容器处的原始输出；包括初级绕组和次级绕组的第一耦合电感器，其中，所述初级和次级绕组的第一端可操作地耦合至所述第一开关节点，所述初级绕组的第二端可操作地连接至所述第一电容器，所述耦合电感器的大小适于提供这样的纹波幅度，所述纹波幅度导致负载处出现负电感器电流；第二开关节点；包括初级绕组和次级绕组的第二耦合电感器，其中，所述初级和次级绕组的第一端可操作地耦合至所述第二开关节点，所述初级绕组的第二端可操作地连接至所述第一电容器；以及非耦合电感器，可操作地耦合在第二电容器和所述第一耦合电感器的所述次级绕组的第二端之间，所述第二电容器可操作地耦合至所述第二耦合电感器的所述次级绕组的第二端，并且被配置为引导纹波离开所述第一电容器处的所述原始输出。

本发明还提供了一种D类放大器，包括：通过耦合一组开关形成的开关节点；第一电容器处的原始输出；抽头电感器，包括位于一端的第一管脚、位于相对端的第二管脚、以及位于所述第一和第二管脚之间的第三管脚，其中，所述第一管脚可操作地连接至所述开关节点，而且所述第二管脚可操作地连接至所述第一电容器，所述第一电容器耦合至地，所述抽头电感器的大小适于提供这样的纹波幅度，所述纹波幅度导致负载处出现负电感器电流；以及从所述第三管脚抽出的辅助输出，所述辅助输出包括串联耦合在地与所述第三管脚之间的第二电容器和非耦合电感器，以引导纹波离开所述第一电容器处的所述原始输出。

本发明还提供了一种D类放大器，包括：通过耦合第一组开关形成的第一开关节点；第一电容器处的原始输出；第一抽头电感器，包括位于一端的第一管脚、位于相对端的第二管脚、以及位于所述第一和第二管脚之间的第三管脚，其中，所述第一管脚可操作地连接至所述第一开关节点，而且所述第二管脚可操作地连接至所述第一电容器，所述第一电容器耦合至地，所述第一抽头电感器的大小适于提供这样的纹波幅度，所述纹波幅度导致负载处出现负电感器电流；通过耦合第二组开关形成的第二开关节点；第二抽头电感器，包括位于一端的第一管脚、位于相对端的第二管脚、以及位于所述第一和第二管脚之间的第三管脚，其中，所述第一管脚可操作地连接至所述第二开关节点，而且所述第二管脚可操作地连接至所述第一电容器；以及串联耦合在所述第一抽头电感器的所述第三管脚与所述第二抽头电感器的所述第三管脚之间的第二电容器和非耦合电感器，以引导纹波离开所述第一电容器处的所述原始输出。

本发明还提供一种D类放大器，包括：通过耦合一组开关形成的开关节点；第一电容器处的原始输出，所述第一电容器耦合至地；包括初级绕组和次级绕组的电感器，其中，所述初级绕组的第一端可操作地连接至所述开关节点，所述初级绕组包括可操作地连接在所述第一电容器和所述次级绕组的第二端之间的第二端，所述次级绕组的所述第二端在与所述初级绕组相同的磁芯上反向绕线，所述电感器的大小适于提供这样的纹波幅度，所述纹波幅度导致负载处出现负电感器电流；以及非耦合电感器，可操作地耦合在第二电容器与所述反向绕线的次级绕组之间，所述第二电容器耦合至地，并且被配置为引导纹波离开所述第一电容器处的所述原始输出。

本发明还提供了一种用于减小D类放大器中的开关损耗的方法，所述方法包括步骤：耦合多个在导通/截止模式下操作的开关，以形成开关节点；在第一电容器处定义原始输出；提供具有初级和次级绕组的耦合电感器，其中，初级和次级绕组的第一端可操作地耦合至开关节点，初级绕组的第二端可操作地连接至第一电容器，所述电感器的大小适于提供这样的纹波幅度，所述纹波幅度导致负载处出现负电感器电流；把非耦合电感器可操作地连接在第二电容器和次级绕组的第二端之间；以及把第二电容器配置为引导纹波离开第一电容器处的原始输出，以减小放大器操作期间的开关损耗。

此外，本发明的实施例应用耦合电感器的方法，引导纹波使其离开D类放大器的输出，因此消除了音频性能中增大的纹波的任何不希望的假象。

附图说明

图1是简化的D类布局的示意图。

图2是具有主要寄生元件的典型半桥D类放大器结构的示意图。

图3是表示输出纹波的现有技术的D类放大器的波形的示意图。

图4是典型的D类放大器结构的输出电感器处的电流波形的示意图。

图5是作为理想变压器的耦合电感器电路的示意图，其具有以两个相连的AC电压源而示出的集总寄生元件。

图6是重新绘制的耦合电感器电路的示意图，其将L_M反射到次级侧，以更好地表示分压器。

图7是半桥结构中的纹波引导的耦合电感器方法的示意图。

图8是用于纹波引导的耦合电感器实施例的全桥结构的示意图。

图9是使用抽头电感器方法的零纹波半桥结构的示意图。

图10是用于纹波引导的抽头电感器实施例的全桥版本的示意图。

图11是使用反向绕线(back-would)耦合电感器结构的零纹波半桥D类放大器的示意图。

图12是用于纹波引导的备选耦合电感器实施例的全桥版本的示意图。

图13是根据本发明实施例的零纹波D类放大器的采样波形的示意图。

图14是传统的D类放大器的有损开关特性的示意图。

图15是在纹波引导之前的本发明的D类放大器的输出电感器处的电流波形的示意图。

图16是本发明实施例的D类放大器的软开关特性的示意图。

具体实施方式

本发明包括一种用于减小D类放大器中的开关损耗的方法和装置。在下面的描述中，提出了多个特定细节，以提供对本发明更加彻底的描述。然而，本领域的技术人员可以明显看出，可以在这些特定细节之外而实践本发明。另外，没有详细描述公知特征，以免混淆本发明。

一般地，本发明的实施例提供了无损开关D类放大器，其不存在纹波的负面影响。现有技术的D类放大器(参考Q₁导通时针对二极管D₂所描述的)的开关损耗仅由于电感器电流在转变时刻处为正(参见图14中的波形I_L1 1403)而显著。因此，如果电感器电流在这个开关转变期间为负，则Q₂的截止将使电感器电流对C_Q1和C_Q2充电，导致开关节点电压谐振地增大，直到D₁导通为止。因此，Q1的导通不会导致反向恢复损耗，而且不会把C_Q1和C_Q2中的能量放电到Q₁中。如图4所示，传统D类放大器的负电流条件仅在空闲功率条件(即波形410)处(或很靠近之处)出现，而不是在大多数负载条件(例如波形420)期间出现。

可以通过减小电感器L₁并由此把电感器纹波电流增大至负载电流的更高比例，来增大其上可获得接近于无损开关的软开关的输出负载电流范围，如图15中所示。

图15是在减小的输出电感的条件下纹波和稳态电流之间的关系的波形示意图。空闲电流由波形1510来表示，而全负载电流由波形1520表示。如图所示，电流振荡的纹波或峰峰幅度大于负载电流的数值(由L_L1DC表示)，导致负载处的负电流情况。因此，如果在小的负电感器电流的情况下进行开关操作，则耗散功率将会很小。

传统D类放大器和本发明的实施例之间的功率耗散存在明显不同，这是因为本发明的特性迫使以小的负电感器电流进行开关操作，从而导致在与传统D类放大器相比更宽的输出电流范围上的所谓的“软”开关。在传统的D类放大器中，当输出电流超过某个小值时，开关操作是“硬性”的，因为大的正电感器电流将伴随着晶体管上大的正电压，从而导致大的功率的耗散。使用图16中的波形以及图2中的D类放大器结构进一步示出了本发明实施例的软开关操作。

如同硬性开关操作的情况，该示意图开始时晶体管Q₂处于导通态。就是说，类似的电压波形V_gsQ2 1402和V_gsQ1 1401分别施加到晶体管Q₂和Q₁的栅极，以示出本发明的方法相对于现有技术的益处。如图所示，与硬性开关操作情况下的电感器电流I_L1 1403相比，本发明实施例中的电感器电流I_L1 1603现在是小的负值。这使得晶体管Q₂上从漏极到源极的电流(I_dsQ2 1604)是小的正电流。

当晶体管Q₂在时刻t1截止时，二极管D₂导通。因此，电流被转向固有电容C_Q2(以及C_Q1)，其以正确的方向对这些电容进行正充电，直到D₁在时刻t2导通。在时刻t3，晶体管Q₁导通，且电流从D₁转向Q₁。因此，现有技术的示例(参见图5)中所示的晶体管Q₁上同时为高电流和高电压的时段是不存在的。因此，极大地降低了开关损耗。

因此，本发明的实施例提供了相同开关频率上的一阶效率改进。备选地，使用本发明的实施例，可以在不使效率降低的情况下增大开关频率。

然而，增大纹波电流的数量级导致了输出电容器C₁上的纹波电压的相应增大。由于这个纹波对于传统D类设计来说具有1伏的数量级，所以由于多种原因，使用本发明的实施例来增大纹波电压(可能具有10伏的数量级)可能是无法接受的，这些原因包括音频系统中的辐射和性能。因此，本发明的实施例使用这里所讨论的纹波引导技术来控制增大的纹波。

本质上，通过向传统的D类放大器添加辅助输出而实现零纹波。除了从原始输出中消除纹波，该辅助输出不需提供任何其他有用的功能。半桥D类结构具有一个辅助输出，而全桥电路可以具有两个辅助输出，而在一些实施例中可以把这两个辅助输出合并为一个。在全桥零纹波结构中，第二辅助输出可以被配置为浮动输出。

在本发明的一个或更多个实施例中，耦合电感器电路用于把纹波从D类放大器的原始输出中去除。为了形象地表示耦合电感器电路如何从原始输出中去除纹波，把耦合电感器表示为图5中所示的理想变压器。

如图所示，耦合电感器501的原理可以表示为具有匝数比为N_P∶N_S的理想变压器。其中，N_P是初级侧绕组的匝数，而N_S是次级侧绕组的匝数。变压器具有：有限磁化电感L_M；初级侧510上的有限非耦合电感L_P；以及次极端520上的有限非耦合电感L_S。

实际中，非耦合电感L_S可以由耦合电感器泄露电感和较大的离散电感器的组合来描述。耦合电感器的两端由AC电压源V_P和V_S来驱动，其中V_S可以被约束为V_P的标量倍数(“a”)，V_S＝aV_P。不需要对V_S和V_P施加其他约束，因此它们可以具有任意波形和频谱。这些电压源产生了流入耦合电感器501的电流I_P和I_S。当绕组N_P两端上的电压等于初级源电压V_P时，非耦合电感L_P上不存在电压降，因此初级侧电流I_P等于零。

当由非耦合电感L_S和反射磁化电感L_M形成的分压器对次级电压源V_S进行减小，然后以匝数比N_P∶N_S增大，这在初级绕组N_P上施加了可等于V_P的电压，从而满足零纹波条件。图6是重新绘制以把磁化电感L_M反射到次级侧520以更好地示出分压器的耦合电感器电路的示意图。只要初级绕组N_P上不存在电压降，即N_P上的电压等于初级侧电压V_P，则当初级侧电压V_P和次级侧电压V_S相等时，初级绕组上会出现零纹波条件。下面进一步论述零纹波条件。

如图6所示，可通过使匝数比的平方相等的变换把磁化电感反射到次级侧520。次级绕组N_S上的电压(以VN_S表示)可以利用所得到的分压器来计算：

$\mathrm{VNs}=\mathrm{aVp}\frac{\mathrm{Lm}{\left(\frac{\mathrm{Ns}}{\mathrm{Np}}\right)}^2}{\mathrm{Ls}+\mathrm{Lm}{\left(\frac{\mathrm{Ns}}{\mathrm{Np}}\right)}^2}$

通过以匝数比对VN_S进行变换，可以计算初级绕组N_P上的电压(以VN_P表示)。

$\mathrm{VNp}=\left(\frac{\mathrm{Np}}{\mathrm{Ns}}\right)\mathrm{aVp}\frac{\mathrm{Lm}{\left(\frac{\mathrm{Ns}}{\mathrm{Np}}\right)}^2}{\mathrm{Ls}+\mathrm{Lm}{\left(\frac{\mathrm{Ns}}{\mathrm{Np}}\right)}^2}$

由于对于零纹波来说N_P上的电压必须等于V_P，把VN_P设为V_P并对两端的项进行化简，得到：

$\mathrm{Vp}=\left(\frac{\mathrm{Np}}{\mathrm{Ns}}\right)\mathrm{aVp}\left(\frac{\mathrm{Lm}}{\mathrm{Ls}{\left(\frac{\mathrm{Np}}{\mathrm{Ns}}\right)}^2+\mathrm{Lm}}\right)$

进一步化简并重新整理：

$\left(\frac{\mathrm{Np}}{\mathrm{Ns}}\right)\mathrm{aLm}={\left(\frac{\mathrm{Np}}{\mathrm{Ns}}\right)}^2\mathrm{Ls}+\mathrm{Lm}$

对L_S进行求解：

$\mathrm{Ls}=\mathrm{Lm}\frac{(\frac{\mathrm{Np}}{\mathrm{Ns}}a-1)}{{\left(\frac{\mathrm{Np}}{\mathrm{Ns}}\right)}^2}$

最后，针对a＝1的情况(即V_S＝V_P)进行求解：

$\mathrm{Ls}=\mathrm{Lm}(\frac{\mathrm{Ns}}{\mathrm{Np}}-{\left(\frac{\mathrm{Ns}}{\mathrm{Np}}\right)}^2)$

在这些条件下，零纹波出现在初级绕组处。因此，耦合电感器方法是解决D类放大器的纹波问题的一种方法。本领域的普通技术人员可以明显看出，也可以采用其他磁等效方法和电路。

如这里所示，本发明的一个或更多个实施例采用耦合电感器方法来消除D类放大器中的纹波假象。图7是用于半桥D类放大器结构中的纹波引导的耦合电感器方法的示意图。如图所示，主电感器710包括平行的初级绕组L_1A和耦合次级绕组L_1C。这两个绕组L_1A和L_1C的第一端(即图7中示出为没有圆点的一端)耦合至开关节点201(即MOSFET开关Q₁和Q₂的连接点)。绕组L_1A的第二端耦合至电容器C₁，而电容器C₁又耦合至地。因此，绕组L_1A和电容器C₁依然被配置为现有技术的低通滤波器的等同物(参见图2)，加上了使用次级绕组L_1C的辅助输出。

耦合电感器710的次级绕组L_1C形成了包括电容器C₂和电感器L₂的辅助输出的基础，其中输出电容器C₂主要用于把纹波从主放大器(即原始)输出(在电容器C₁处)中去掉。如图所示，绕组L_1C的第二端耦合至电感器L₂的一端，而电感器L₂又耦合至电容器C₂。最后，可以把电容器C₂耦合至地。因此，电容器C₂去除了原始输出中的纹波。

在这个示意图中，主输出电容器C₁和第二输出电容器C₂上的低频电压是相同的，因为这两个输出均跟踪开关节点201的DC值。假定任一输出电容器上均不存在实际的AC电压，则如同参考图5和6中的示意图所讨论的那样，开关节点201处的AC电压类似于V_P和V_S。因此，这个实施例对应于初级绕组上的零纹波条件，因为初级侧电压V_P和N_P上反射的次级侧电压是相等的。

图8是用于纹波引导的耦合电感器实施例的全桥结构的示意图。如图所示，该全桥结构包括图7中的半桥结构的镜像，并把两方组合在一起。然而，当把两个半桥结构耦合在一起时，所产生的电路将具有两个电感器L₂和两个电容器C₂。在本发明的一个或更多个实施例中，把所产生的两个电感器L₂进行统一，以创建一个电感器L₃，并且把所产生的两个电容器C₂统一为一个电容器C₃，如图8中所示。

如图8所示，包括L_1A和L_1C的第一耦合电感器710在第一端耦合至开关节点201。就是说，绕组L_1A的第一端可以与绕组L_1C的第一端耦合到一起，然后耦合至开关节点201。包括L_1B和L_1D的第二耦合电感器820在第一端耦合至开关节点401。开关节点401是MOSFET开关Q₃和Q₄的耦合点。两个耦合电感器710和820的点朝向具有相同的方向，如图所示。

耦合电感器710的绕组L_1A的第二端耦合至电容器C₁的一端。电容器C₁的另一端耦合至地。相似地，耦合电感器820的绕组L_1B的第二端耦合至电容器C₁的另一端，而电容器C₁的这一端耦合至地。

对于辅助输出，耦合电感器710的绕组L_1C的第二端耦合至电感器L₃的一端，而电感器L₃耦合至辅助输出电容器C₃的一端。最后，辅助输出电容器C₃的另一端耦合至耦合电感器820的绕组L_1D的第二端。

本领域的技术人员可以理解，耦合电感器绕组L_1A、L_1B、L_1C和L_1D全部可以作为单个集成磁结构存在于相同的磁芯上，而且仅需要单个的耦合电感器L₃和次级输出电容器C₃。其他实施例可以使用两个耦合电感器，例如L_1A-L_1C和L_1B-L_1D。

本领域的技术人员可以理解，存在与参考图7和8的实施例所讨论的结构在磁效果上等同的其他结构。就是说，存在其他磁方式以实现与参考图7所讨论的相同的行为。例如，由于耦合电感器的两个绕组的一端在相同节点处耦合在一起，所以次级电感器的输出端上的电压将由匝数比来确定。这个电压比也可以通过在主电感器绕组上添加简单的抽头而实现，如图9和10中所示。相比于参考图7所讨论的结构，该结构是更加容易制造的绕组。

图9是使用抽头电感器方法的零纹波半桥结构的示意图。如图所示，抽头电感器实施例包括把初级和次级绕组之间相同的匝数进行合并。因此，如图所示，该实施例包括具有三个管脚910、902和903的一个电感器L_1E。电感器L_1E的第一端处的管脚903耦合至开关节点201。电感器L_1E的另一端处的管脚901耦合至主输出电容器C₁的一端。辅助输出从管脚902抽出，并耦合至电感器L₂以及辅助输出电容器C₂。

使用图7中的耦合电感器实施例来解释抽头电感器结构的原理。例如，如果耦合电感器710的初级绕组的匝数(例如N_P)是30，而次级绕组的匝数是24(例如N_S)，那么相同匝数是24。使用上述示例，在采用抽头电感器结构的实施例中，主电感器L_1E(参考图9)在管脚901和903之间将具有30匝。位于管脚901和903之间的管脚902处包括次级抽头，用于表示L_1C的次级绕组的匝数。在本示例中，管脚902处的抽头的位置使得管脚902和903之间存在24匝。因此，取代图7中所示实施例的两个绕组，可以仅使用一个抽头绕组来在磁效果方面实现相同结果。

图10是用于纹波引导的抽头电感器实施例的全桥版本的示意图。如图所示，全桥版本包括图9中的半桥结构的镜像，并把两方进行组合。然而，当把两个半桥结构耦合在一起时，所产生的电路将会具有两个电感器L₂和两个电容器C₂。在本发明的一个或更多个实施例中，所产生的两个电感器L₂被统一，以产生一个电感器L₃，而且所产生的两个电容器C₂被统一为一个电容器C₃，如图10中所示。抽头电感器L_1F具有多个管脚，例如904、905和906。例如，按照上述示例，管脚904和906之间的匝数将是30，而管脚905和906之间的匝数将是24。

本领域的技术人员可以理解，抽头电感器绕组L_1E和L_1F全部可以作为单个集成磁结构存在于相同的磁芯上，而且仅需要单个的耦合电感器L₃和单个的辅助输出电容器C₃。其他实施例可以使用分离的磁心上的两个抽头电感器，例如L_1E和L_1F。

如图10中所示，第一抽头电感器L_1E在管脚903处耦合至开关节点201。第二抽头电感器L_1F在管脚906处耦合至开关节点401。两个抽头电感器L_1E和L_1F的点朝向具有相同的方向，如图所示。

抽头电感器L_1E的管脚901耦合至电容器C₁的一端。电容器C₁的另一端耦合至地。类似地，抽头电感器L_1F的管脚904耦合至电容器C₁的另一端，而电容器C₁的这一端耦合至地。

对于辅助输出，抽头电感器L_1E的管脚902耦合至电感器L₃的一端，而电感器L₃又耦合至辅助输出电容器C₃的一端。最后，辅助输出电容器C₃的另一端耦合至抽头电感器L_1F的管脚905。

在另一实施例中，磁等同电路包括把用于辅助输出的绕组耦合至主电感器的输出端，而且绕组以如图11和12所示的补偿(bucking)方式后向绕线。图11是使用反向绕线耦合电感器结构的零纹波半桥D类放大器的示意图。如图所示，主电感器1110具有以通常的D类电路的方式而耦合的初级绕组L_1A。就是说，绕组L_1A的第一端(即被示为没有点的端)耦合至开关节点201(即MOSFET开关Q₁和Q₂的连接点)。绕组L_1A的第二端或输出端耦合至电容器C₁，而电容器C₁又耦合至地。因此，绕组L_1A和电容器C₁仍被配置为现有技术中的低通滤波器(参见图2)。

次级绕组L_1G形成了包括电容器C₂和电感器L₂的辅助输出的基础，其中输出电容器C₂主要用于把纹波从主放大器输出(在电容器C₁处)中去掉。如图所示，次级绕组L_1G的第二端(具有点的一端)耦合至电感器L_1A的输出端(即节点1101)，并且在与绕组L_1A相同的磁芯中反向绕线至第一端。绕组L_1G的第一端耦合至电感器L₂的一端，而电感器L₂耦合至电容器C₂。最后，可以把电容器C₂耦合至地。因此，电容器C₂去除了原始输出中的纹波。

使用与具有30匝的初级侧电感器相同的示例，次级侧电感器L_1G反向绕线6匝，从而得到有效的24匝。这个结构产生的效果与把次级电感器的24匝耦合至开关节点(参见图7中的结构)几乎相同。

图11和12中所示的实施例也产生了相同的电压比，但是所添加的匝数要少得多，相对于主绕组，这些匝可选地具有小得多的安培容量。另外，如果使用螺线管形磁芯，则反向绕线方法更适于减小耦合电感器上的外部泄露场。这是因为较小的补偿绕组会占据螺线管圆周的较小部分，使得每一个绕组(L_1A和L_1G)都具有接近于理想的360度绕组覆盖，这将会减小漏磁量。

图12是用于纹波引导的备选耦合电感器实施例的全桥版本的示意图。如同这里所讨论的其他实施例，全桥版本包括图11中的半桥结构的镜像，并把两方进行组合。次级绕组与输出节点1101和1201耦合，而不是与开关节点201和401耦合。当把两个半桥耦合在一起时，所产生的电路将具有两个电感器L₂和两个电容器C₂。然而，本发明的一个或更多个实施例把所产生的两个电感器L₂统一为一个电感器L₃，并把所产生的两个电容器C₂统一为一个电容器C₃，如图12中所示。本领域的技术人员可以理解，耦合电感器绕组L_1A、L_1B、L_1G和L_1H全部可以作为单个集成磁结构存在于相同的磁芯上，而且仅需要单个的耦合电感器L₃和次级输出电容器C₃。其他实施例可以使用两个耦合电感器，例如L_1A-L_1G和L_1B-L_1H。

图13是根据本发明实施例的零纹波D类放大器的采样波形的示意图。该波形来自在100-200V直流电上以130kHz运行的全桥零纹波实施例(参见图8)。这个D类电路针对高功率和低音频带宽做了优化，而且与图3中所示的现有技术中用于波形产生的电路类似。主D类输出滤波器包括200uH的电感器L₁和5uF的薄膜电容器C₁。零纹波绕组包括N_P＝30，N_S＝24，L_M＝200uH，导致次级侧非耦合电感L_S＝32uH。次级侧非耦合电感L_S包括大约7uH的泄露电感以及25uH的离散电感，例如L₃。辅助输出电容器C₃可以在宽范围(例如从5uF到1uF)内变化，不会对零纹波D类放大器的操作产生影响。

如图所示，作为调制器110驱动晶体管(MOSFET)Q₁和Q₂的栅极所产生的结果，电感器L_1A两端上产生方波电压1310。电感器L_1A的输出端处的电流以波形1320来表示。最后，电容器C₁处的电压输出以波形1330来表示。与图3中的(现有技术中的D类)波形330相比，纹波特性几乎完全从波形1330中消除。图3和13中的曲线具有相同的比例。

注意，这里所使用的电感值和电容值仅为了示意性的目的。具体地，用于产生图13中的波形的电路针对高功率和低带宽做了优化，因而具有相对低的开关频率130kHz。而且电感值和电容值反映出这个低开关频率。这些值可以远大于低功率全带宽电路应用。

另外，在零纹波D类放大器实现的开环转移函数中，可能存在额外的谐振。这个额外的谐振可能是由于辅助输出路径中附加的电感器和电容器所引起的。当试图利用反馈来控制系统时，这个额外的谐振可能会引起问题。因此，可能希望把该谐振移至与开关频率尽可能地接近，即远离闭环系统。

参考半桥D类实施例，当C₂上的开关电压纹波对零纹波操作产生干扰时，辅助输出电容器C₂的值(例如针对全桥的C₃)处于其下限。因此，简单地调整C₂可能不足以把额外的谐振移至期望的频率(例如开关频率)。然而，还可以通过如下方式来移动该谐振：把次级绕组的匝数N_S移至与初级绕组的匝数N_P很接近，同时减小谐振电感器值。这样，可以把该谐振移至高得多的频率，而且对零纹波D类放大器操作的影响很小。

应用这里的零纹波技术允许使用高得多的纹波电流幅度，这对于在不把输出电压纹波增大到不可接受的水平的前提下实现软开关来说是必需的。

可以理解，上述装置和方法的设置仅为了示出本发明原理的应用，在不背离权利要求中所限定的本发明的精神和范围的前提下，可以实现多种其他的实施例和修改。

Claims (39)

1.一种D类放大器，包括：

通过耦合一组开关形成的开关节点；

包括第一电容器的原始输出；

耦合电感器的第一部分，可操作地耦合在所述开关节点和所述第一电容器之间，所述耦合电感器的大小适于提供与负载电流的数值相比较大的纹波幅度，所述较大的纹波幅度导致负载处出现负电感器电流的情况，由此在负电感器电流情况下的开关操作使得耗散功率最小化；以及

包括耦合电感器电路的至少一个辅助输出，所述耦合电感器电路包括所述耦合电感器的第二部分、第二电容器和非耦合电感器，所述耦合电感器的第二部分可操作地耦合到所述第二电容器和所述非耦合电感器，并且所述耦合电感器电路被配置为引导纹波离开所述原始输出。

2.根据权利要求1所述的D类放大器，其中，所述开关节点通过可操作地耦合至少两个开关而形成，每一个开关均在导通/截止模式下操作。

3.根据权利要求2所述的D类放大器，其中，所述开关中的每一个是晶体管。

4.根据权利要求3所述的D类放大器，其中，所述晶体管是MOSFET类型。

5.根据权利要求4所述的D类放大器，其中，所述MOSFET中的每一个均由脉宽调制器来驱动。

6.一种D类放大器，包括：

通过耦合一组开关形成的开关节点；

包括第一电容器的原始输出；

耦合电感器的第一部分，可操作地耦合在所述开关节点和所述第一电容器之间，所述耦合电感器的大小适于提供与负载电流的数值相比较大的纹波幅度，所述较大的纹波幅度导致负载处出现负电感器电流的情况，由此在负电感器电流情况下的开关操作使得耗散功率最小化；

第一辅助输出电路，所述第一辅助输出电路包括所述耦合电感器的第二部分、第二电容器和非耦合电感器，所述耦合电感器的第二部分可操作地耦合到所述第二电容器和所述非耦合电感器，并且被配置为引导纹波离开所述原始输出；以及

第二辅助输出电路，被配置为浮动输出。

7.一种D类放大器，包括：

通过耦合一组开关形成的开关节点；

第一电容器处的原始输出；

包括初级绕组和次级绕组的耦合电感器，其中，所述初级和次级绕组的第一端可操作地耦合至所述开关节点，所述初级绕组的第二端可操作地连接至所述第一电容器，所述耦合电感器的大小适于提供这样的纹波幅度，所述纹波幅度导致负载处出现负电感器电流；以及

非耦合电感器，可操作地耦合在第二电容器和所述次级绕组的第二端之间，所述第二电容器被配置为引导纹波离开所述第一电容器处的所述原始输出，所述次级绕组形成了包括所述非耦合电感器和所述第二电容器的辅助输出的基础。

8.根据权利要求7所述的D类放大器，其中，所述第一和第二电容器中的每一个被耦合至地。

9.根据权利要求7所述的D类放大器，其中，所述第一电容器被耦合至地。

10.根据权利要求7所述的D类放大器，其中，所述第一和第二电容器处的低频电压相等。

11.根据权利要求7所述的D类放大器，其中，所述原始输出和辅助输出中的每一个都跟踪所述开关节点的DC值。

12.根据权利要求7所述的D类放大器，其中，所述初级绕组和所述第一电容器被配置为低通滤波器。

13.根据权利要求7所述的D类放大器，其中，所述开关节点通过可操作地耦合至少两个开关而形成，每一个开关均在导通/截止模式下操作。

14.根据权利要求13所述的D类放大器，其中，所述开关中的每一个均为晶体管。

15.根据权利要求14所述的D类放大器，其中，所述晶体管是MOSFET类型。

16.根据权利要求15所述的D类放大器，其中，所述MOSFET中的每一个均由脉宽调制器来驱动。

17.一种D类放大器，包括：

通过耦合一组开关形成的第一开关节点；

第一电容器处的原始输出；

包括初级绕组和次级绕组的第一耦合电感器，其中，所述初级和次级绕组的第一端可操作地耦合至所述第一开关节点，所述初级绕组的第二端可操作地连接至所述第一电容器，所述耦合电感器的大小适于提供这样的纹波幅度，所述纹波幅度导致负载处出现负电感器电流；

第二开关节点；

包括初级绕组和次级绕组的第二耦合电感器，其中，所述初级和次级绕组的第一端可操作地耦合至所述第二开关节点，所述初级绕组的第二端可操作地连接至所述第一电容器；以及

非耦合电感器，可操作地耦合在第二电容器和所述第一耦合电感器的所述次级绕组的第二端之间，所述第二电容器可操作地耦合至所述第二耦合电感器的所述次级绕组的第二端，并且被配置为引导纹波离开所述第一电容器处的所述原始输出。

18.根据权利要求17所述的D类放大器，其中，所述第一耦合电感器的所述次级绕组形成了第一辅助输出的基础。

19.根据权利要求18所述的D类放大器，其中，所述第一辅助输出包括所述非耦合电感器和所述第二电容器。

20.根据权利要求17所述的D类放大器，其中，所述第二耦合电感器的所述次级绕组形成了第二辅助输出的基础。

21.根据权利要求17所述的D类放大器，其中，所述第一电容器连接至地。

22.根据权利要求17所述的D类放大器，其中，所述第一和第二耦合电感器的所述初级和次级绕组作为单个集成磁结构被配置在相同的磁芯上。

23.根据权利要求17所述的D类放大器，其中，所述第一和第二开关节点中的每一个通过可操作地耦合至少两个开关而形成，每一个开关均在导通/截止模式下操作。

24.根据权利要求23所述的D类放大器，其中，所述开关中的每一个均为晶体管。

25.根据权利要求24所述的D类放大器，其中，所述晶体管是MOSFET类型。

26.根据权利要求25所述的D类放大器，其中，所述MOSFET中的每一个均由脉宽调制器来驱动。

27.一种D类放大器，包括：

通过耦合一组开关形成的开关节点；

第一电容器处的原始输出；

抽头电感器，包括位于一端的第一管脚、位于相对端的第二管脚、以及位于所述第一和第二管脚之间的第三管脚，其中，所述第一管脚可操作地连接至所述开关节点，而且所述第二管脚可操作地连接至所述第一电容器，所述第一电容器耦合至地，所述抽头电感器的大小适于提供这样的纹波幅度，所述纹波幅度导致负载处出现负电感器电流；以及

从所述第三管脚抽出的辅助输出，所述辅助输出包括串联耦合在地与所述第三管脚之间的第二电容器和非耦合电感器，以引导纹波离开所述第一电容器处的所述原始输出。

28.根据权利要求27所述的D类放大器，其中，所述第二电容器被配置为引导纹波离开所述第一电容器处的所述原始输出。

29.一种D类放大器，包括：

通过耦合第一组开关形成的第一开关节点；

第一电容器处的原始输出；

第一抽头电感器，包括位于一端的第一管脚、位于相对端的第二管脚、以及位于所述第一和第二管脚之间的第三管脚，其中，所述第一管脚可操作地连接至所述第一开关节点，而且所述第二管脚可操作地连接至所述第一电容器，所述第一电容器耦合至地，所述第一抽头电感器的大小适于提供这样的纹波幅度，所述纹波幅度导致负载处出现负电感器电流；

通过耦合第二组开关形成的第二开关节点；

第二抽头电感器，包括位于一端的第一管脚、位于相对端的第二管脚、以及位于所述第一和第二管脚之间的第三管脚，其中，所述第一管脚可操作地连接至所述第二开关节点，而且所述第二管脚可操作地连接至所述第一电容器；以及

串联耦合在所述第一抽头电感器的所述第三管脚与所述第二抽头电感器的所述第三管脚之间的第二电容器和非耦合电感器，以引导纹波离开所述第一电容器处的所述原始输出。

30.一种D类放大器，包括：

通过耦合一组开关形成的开关节点；

第一电容器处的原始输出，所述第一电容器耦合至地；

包括初级绕组和次级绕组的电感器，其中，所述初级绕组的第一端可操作地连接至所述开关节点，所述初级绕组包括可操作地连接在所述第一电容器和所述次级绕组的第二端之间的第二端，所述次级绕组的所述第二端在与所述初级绕组相同的磁芯上反向绕线，所述电感器的大小适于提供这样的纹波幅度，所述纹波幅度导致负载处出现负电感器电流；以及

非耦合电感器，可操作地耦合在第二电容器与所述反向绕线的次级绕组之间，所述第二电容器耦合至地，并且被配置为引导纹波离开所述第一电容器处的所述原始输出。

31.根据权利要求30所述的D类放大器，其中，所述开关节点通过可操作地耦合至少两个开关而形成，每一个开关均在导通/截止模式下操作。

32.根据权利要求31所述的D类放大器，其中，所述开关中的每一个均为晶体管。

33.根据权利要求32所述的D类放大器，其中，所述晶体管是MOSFET类型。

34.根据权利要求33所述的D类放大器，其中，所述MOSFET中的每一个均由脉宽调制器来驱动。

35.一种用于减小D类放大器中的开关损耗的方法，所述方法包括步骤：

耦合多个在导通/截止模式下操作的开关，以形成开关节点；

在第一电容器处定义原始输出；

提供具有初级和次级绕组的耦合电感器，其中，初级和次级绕组的第一端可操作地耦合至开关节点，初级绕组的第二端可操作地连接至第一电容器，所述电感器的大小适于提供这样的纹波幅度，所述纹波幅度导致负载处出现负电感器电流；

把非耦合电感器可操作地连接在第二电容器和次级绕组的第二端之间；以及

把第二电容器配置为引导纹波离开第一电容器处的原始输出，以减小放大器操作期间的开关损耗。

36.根据权利要求35所述的方法，其中，次级绕组形成了包括非耦合电感器和第二电容器的辅助输出的基础。

37.根据权利要求36所述的方法，其中，所述多个开关中的每一个均为晶体管。

38.根据权利要求37所述的方法，其中，所述晶体管是MOSFET类型。

39.根据权利要求38所述的方法，其中，所述MOSFET中的每一个均由脉宽调制器来驱动。

Images