CN101379701A - 数字域取样率转换器 - Google Patents

Abstract

本发明描述用于通过根据选定中间取样频率对数字信号向上取样和向下取样而在数字域中进行取样率转换的技术。将具有使用多个因数的带宽的原型抗混叠过滤器存储在存储器中。所述技术包括基于所述原型过滤器的所述因数而将中间取样频率选择为数字信号的所需输出取样频率的整数倍，以及将向下取样因数选择为与所述选定中间取样频率相关联的相同整数。过滤器产生器基于所述原型过滤器针对所述选定向下取样因数而产生抗混叠过滤器。取样率转换器将输入取样频率处的所述数字信号向上取样到所述选定中间取样频率，使用所述导出的抗混叠过滤器过滤所述数字信号，且通过所述选定向下取样因数将所述数字信号向下取样到所述所需输出取样频率。

Description

数字域取样率转换器

相关申请案

本申请案主张2006年2月15日申请的第60/773,876号美国临时申请案专利的权益。

技术领域

本发明涉及取样率转换器，且更明确地说，涉及数字域取样率转换器。

背景技术

取样率转换器用于改变数字信号的取样频率，且还可称为重取样器。取样率转换器可采取硬件装置和/或软件的形式，且可为向上取样器或向下取样器。向上取样器增加数字信号的取样率。向下取样器降低数字信号的取样率。取样频率转换率被定义为所需输出取样频率与给定输入取样频率的比率。向上取样转换速率总是大于1.0，而向下取样转换速率总是小于1.0。

混叠是通常在将模拟信号转换为数字信号时发生的现象，或反之亦然。混叠还可在转换数字信号的取样频率时发生。当混叠发生时，一个频率处的信号能量成像到其它频率。举例来说，假设信号具有分别为1kHz和7.5kHz处的两个正弦分量。如果以16kHz对信号进行取样，那么可完美地重构信号。如果通过抽取将信号从16kHz向下取样到4kHz，那么1kHz处的能量将不会改变，但7.5kHz处的能量将成像到0.5kHz。0.5kHz处的能量被视为混叠。作为另一实例，如果以4kHz对1kHz处的模拟正弦信号进行取样，那么能量将呈现为在1kHz处，这是合乎需要的。然而，如果通过在相邻样本之间插入三个零来将信号向上取样到16kHz，那么能量将呈现为在1kHz、3kHz、5kHz和7kHz处。3kHz、5kHz和7kHz处的能量是1kHz处的能量的图像，且被视为混叠。为了减少由于混叠引起的失真，取样率转换器通常包括抗混叠过滤器，其通常是低通过滤器。

一般在向上取样器和向下取样器两者中需要抗混叠过滤器。举例来说，常规的向下取样器通常包括抗混叠过滤器和抽取器。在一些情况下，向下取样器可包括：数字到模拟转换器，其将原始数字信号转换为模拟信号；以及模拟到数字转换器，其以所需取样频率对模拟信号进行取样。然而，这种类型的向下取样器需要专用的硬件支持，这可增加向下取样器的尺寸和成本。

在其它情况下，向下取样器可严格地在数字域中执行取样频率转换。当向下取样率被表达为两个正整数的比率时，可以三个阶段实施数字域向下取样器。作为实例，假设向下取样率为I/D，其中I和D为互质正整数且D绝对大于I。首先，通过因数I对数字信号进行内插。接着，抗混叠过滤器对所述经内插的数字信号进行过滤。最后，通过向下取样因数D对数字信号进行抽取。向下取样器中的抗混叠过滤器的带宽为π/D，其中D为向下取样因数。因此，每一不同的向下取样率D需要不同的抗混叠过滤器。单个原型抗混叠过滤器可用于使用线性内插产生用于每一所需取样率的抗混叠过滤器。然而，为了实现高性能，需要具有大量系数的极窄带原型抗混叠过滤器。

发明内容

一般来说，本发明涉及用于通过根据选定中间取样频率对数字信号进行向上取样和向下取样而在数字域中进行取样率转换的技术。所述技术包括将中间取样频率选择为数字信号的所需输出取样频率的整数倍。所述技术还包括将向下取样因数选择为与选定中间取样频率相关联的相同整数。取样率转换器将输入取样频率处的数字信号向上取样为选定中间取样频率，且接着通过选定向下取样因数将所述数字信号向下取样为所需输出取样频率。

取样率转换器包括向上取样器和向下取样器两者。所述向上取样器支持任意合理的向上取样率以通过执行向上取样和内插、带限内插、直接内插或其它向上取样方法将输入取样频率转换为选定中间取样频率。所述向下取样器仅支持整数向下取样因数以将选定中间取样频率转换为所需输出取样频率。

不同的向下取样因数需要向下取样器中的不同抗混叠过滤器。为了避免在存储器中存储大量抗混叠过滤器，在存储器中存储具有使用多个因数的带宽的原型抗混叠过滤器。选定中间取样频率可以是所需输出取样频率的整数倍，其中所述整数是与所述原型过滤器相关联的多个因数中的一者。

过滤器产生器使用抽取基于原型过滤器而产生用于数字信号的选定向下取样因数的抗混叠过滤器。因此，在一些实施例中，可能只需要在存储器中存储一个原型过滤器，而不管数字信号的转换率如何。此外，所存储的原型抗混叠过滤器可以是具有减少数目的因数的相对较短原型过滤器。这可在数据存储空间有限的装置(例如移动无线通信装置(WCD))中尤其有用。

在一个实施例中，本发明提供一种用于在数字域中转换数字信号的取样率的方法。所述方法包含将数字信号的中间取样频率选择为数字信号的所需输出取样频率的整数倍。所述方法还包括将输入取样频率处的数字信号向上取样到选定中间取样频率，且将选定中间取样频率处的数字信号向下取样到所需输出取样频率。

在另一实施例中，本发明提供一种计算机可读媒体，其包含用于在数字域中转换数字信号的取样率的指令。所述指令使可编程处理器将数字信号的中间取样频率选择为数字信号的所需输出取样频率的整数倍。所述指令还使可编程处理器将输入取样频率处的数字信号向上取样到选定中间取样频率，且将选定中间取样频率处的数字信号向下取样到所需输出取样频率。

在另一实施例中，本发明提供一种包含处理器的装置，所述处理器将数字信号的中间取样频率选择为数字信号的所需输出取样频率的整数倍。所述处理器还在数字域中转换数字信号的取样率，其中处理器将输入取样频率处的数字信号向上取样到选定中间取样频率，且将选定中间取样频率处的数字信号向下取样到所需输出取样频率。

本文所描述的技术可在硬件、软件、固件或其任何组合中实施。如果在软件中实施，那么所述技术可全部或部分由计算机可读媒体实现，其中所述计算机可读媒体包含在由处理器执行时执行本文所描述的方法中的一者或一者以上的指令。

在附图和以下描述中陈述一个或一个以上实施例的细节。从所述描述和图式以及从权利要求书中将容易明白本发明的其它特征、目的和优点。

附图说明

图1是说明根据本发明实施例的包括取样率转换器的无线通信装置(WCD)的方框图。

图2是更详细地说明来自图1的取样率转换器的方框图。

图3是更详细地说明来自图1的频率选择器的方框图。

图4是说明基于选定中间取样率而在数字域中将输入取样率转换为所需输出取样率的流程图。

图5是说明选择中间取样频率以在数字域中将数字信号的输入取样频率转换为所需输出取样频率的流程图。

图6是说明作为所需输出取样频率的连续整数倍的一组中间取样频率的曲线图。

图7是说明作为所需输出取样频率的非连续整数倍的另一组中间取样频率的曲线图。

具体实施方式

图1是说明根据本发明实施例的包括取样率转换器20的无线通信装置(WCD)10的方框图。如将描述，取样率转换器20通过根据选定中间取样频率对数字信号进行向上取样和向下取样而在数字域中执行取样率转换。取样率转换器20可用于各种装置，尤其是数据存储空间可能有限的装置，例如WCD 10。然而，取样率转换器20也可用于其它装置，包括有线通信装置、基于包的通信装置和例如音频回放装置、记录装置和显示装置等未主要针对于通信的装置。在图1的实例中，取样率转换器20驻留在WCD 10内，所述WCD 10可采取移动无线电电话、卫星无线电电话、并入在便携式计算机内的无线通信卡、装备有无线通信能力的个人数字助理(PDA)或能够进行无线通信的各种装置中的任一者的形式。

WCD 10可与多个基站通信。基站通常是与WCD 10以无线方式通信以便提供对WCD 10的网络接入的固定设备。举例来说，基站可提供WCD 10与公用交换电话网(PSTN)之间的接口，使得可向WCD 10和从WCD 10路由电话呼叫。作为替代或另外，基站可耦合到基于包的网络以供传输基于包的语音信息或基于包的数据。

在图1的实例中，WCD 10包括天线11、收发器12、编解码器(编码器/解码器)13、存储器16和控制器18。在一些实施例中，控制器18可包含移动台调制解调器(MSM)，其能够控制WCD 10的操作。WCD 10可使用收发器12经由天线11接收来自基站的无线信号。编解码器13接着解码所接收的无线信号。控制器18从编解码器13接收输入取样率处的经解码数字信号，处理所述数字信号，并将经处理的信号提供给WCD 10的用户且/或将经处理的信号存储在存储器16中。

控制器18包括信号处理器14、取样器15、取样率转换器20、频率选择器22和过滤器产生器24。信号处理器14处理从编解码器13接收的输入取样频率处的数字信号，且取样率转换器20依据数字信号的应用而将输入取样频率转换为所需输出取样频率。信号处理器14可再次处理所需输出取样频率处的数字信号。在其它实施例中，控制器18可包括多个信号处理器。为了将所述信号提供给WCD 10的用户，取样器15包含数字到模拟转换器(DAC)且将所需输出取样频率处的数字信号转换为模拟信号。

WCD 10还可从WCD 10的用户接收信号。控制器18接收模拟信号，将所述模拟信号转换为数字信号，且处理所述数字信号以供传输。在此情况下，取样器15包含模拟到数字转换器(ADC)且将所述模拟信号转换为输入取样频率处的数字信号。信号处理器14处理输入取样频率处的数字信号，且取样率转换器20依据数字信号的应用而将输入取样频率转换为所需输出取样频率。信号处理器14可再次处理所需输出取样频率处的数字信号。在其它实施例中，控制器18可包括多个信号处理器。编解码器13编码所需输出取样频率处的数字信号。收发器12接着经由天线11将经编码的无线信号传输到基站。在一些实施例中，控制器18可包括专用组的信号处理器、取样率转换器和取样器以用于由收发器12接收的信号和供收发器12传输的信号。

在处理数字信号之前，控制器18基于数字信号的潜在应用而确定数字信号的所需输出取样频率f_o。所接收的数字信号的潜在应用使用多种取样频率。举例来说，在语音通信应用中使用8kHz和16kHz取样频率。音频光盘(CD)应用使用44.1kHz取样频率。数字音频磁带(DAT)应用使用48kHz取样频率。其它数字信号应用中可使用其它典型的取样频率，包括11.025kHz、12kHz、12.8kHz、22.05kHz、24kHz、32kHz和44kHz。

控制器18内的频率选择器22将数字信号的中间取样频率f_m选择为所需输出取样频率的整数倍。控制器18接着将数字信号的向下取样因数选择为与选定中间取样频率相关联的相同整数。因此，根据本发明的实施例，向上取样和向下取样使用相同的中间频率。

控制器18内的取样率转换器20包括向上取样器和向下取样器(未图示)两者以根据选定中间取样频率而将数字信号的取样率从输入取样频率转换为所需输出取样频率。取样率转换器20首先将输入取样频率f_i处的数字信号向上取样到选定中间取样频率。取样率转换器20接着通过选定向下取样因数将数字信号向下取样到所需输出取样频率。

取样率转换器20可经配置以提供多种不同取样率处的灵活向下取样。每一向下取样因数需要取样率转换器20内的向下取样器中的不同抗混叠过滤器。为了避免在存储器16中存储大量抗混叠过滤器，在存储器16中存储具有使用多个因数的带宽的原型抗混叠过滤器。举例来说，原型过滤器可具有带宽π/N，其中N具有多个因数。在一些实施例中，可在存储器16中存储两个或两个以上原型抗混叠过滤器，其中所述原型过滤器中的每一者具有使用不同相应因数的不同带宽。

频率选择器22可将数字信号的中间取样频率选择为所需输出取样频率的整数倍，其中所述整数是与存储在存储器16中的原型抗混叠过滤器相关联的多个因数中的一者。控制器18将数字信号的向下取样因数选择为等于与原型过滤器相关联的多个因数中的相同一者。

控制器18内的过滤器产生器24使用抽取基于原型过滤器而为数字信号的选定向下取样因数产生抗混叠过滤器。过滤器产生器24可通过设置过滤器的带宽、确立多个过滤器分接头且计算过滤器的系数而产生抗混叠过滤器。抗混叠过滤器的带宽界定能够穿过抗混叠过滤器的信号能量的频率范围。

举例来说，如果存储在存储器16中的原型抗混叠过滤器具有带宽π/N且选定中间取样频率为nf_o(其中n是N的因数)，那么控制器18将向下取样因数选择为n。过滤器产生器24接着通过以因数N/n抽取原型过滤器而产生具有带宽π/N的抗混叠过滤器。以此方式，可能只需要在存储器16中存储一个原型过滤器，而不管所接收的数字信号的取样频率转换率如何。此外，所存储的原型抗混叠过滤器可以是具有减少数目的因数的相对较短原型过滤器。这可在WCD 10中尤其有用，因为存储空间是有限的。

在不限制本发明的范围的情况下呈现从原型过滤器产生抗混叠过滤器的若干具体实例。作为第一实例，存储在存储器16中的抗混叠原型过滤器可具有带宽π/60，其中60是2、3、4、5、6、10、12、15、20、30和60的倍数。过滤器产生器24可使用抽取从原型过滤器导出抗混叠过滤器30以具有带宽π/2、π/3、π/4、π/5、π/6、π/10、π/12、π/15、π/20、π/30或π/60。换句话说，存储在存储器16中的原型过滤器支持向下取样因数2、3、4、5、6、10、12、15、20、30和60。因此，频率选择器22可从包括2f_o、3f_o、4f_o、5f_o、6f_o、10f_o、12f_o、15f_o、20f_o、30f_o和60f_o的集合中选择数字信号的中间取样频率。在此情况下，与在存储器16中存储7个不同抗混叠过滤器所需的空间相比，示范性原型过滤器将存储器16中所使用的存储空间量减少大约64％。

作为第二实例，存储器16中所存储的抗混叠原型过滤器可具有带宽π/12，其中12是2、3、4、6和12的倍数。示范性原型过滤器可足够用于大多数通话和音频应用，对于所述应用没有必要支持大转换率。过滤器产生器24可使用抽取从原型过滤器导出抗混叠过滤器30以具有带宽π/2、π/3、π/4、π/6或π/12。换句话说，存储在存储器16中的原型过滤器支持向下取样因数2、3、4、6和12。因此，频率选择器22可从包括2f_o、3f_o、4f_o、6f_o和12f_o的集合中选择数字信号的中间取样频率。在此情况下，与在存储器16中存储5个不同抗混叠过滤器所需的空间相比，示范性原型过滤器将存储器16中所使用的存储空间量减少大约56％。

图2是更详细地说明来自图1的取样率转换器20的方框图。取样率转换器20包括向上取样器26和向下取样器28，其分别根据选定中间取样频率而在数字域中对数字信号进行向上取样和向下取样。

向上取样器26增加数字信号的取样频率，从而产生带宽宽于原始数字信号的带宽的经向上取样的数字信号。对于向上取样，应将原始数字信号频谱的失真和扩展频带中的能量控制为预定水平以保持信号的保真性。向上取样器26支持任意合理的向上取样率以通过执行向上取样和内插、带限内插、直接内插或其它向上取样方法将输入取样频率转换为选定中间取样频率。

向下取样器28减小数字信号的取样频率，从而产生带宽窄于原始数字信号的带宽的经向下取样的数字信号。对于向下取样，应将原始数字信号频谱的失真减到最小以保持信号的保真性。向下取样器28仅支持整数向下取样因数以将选定中间取样频率转换为所需输出取样频率。向下取样器28包括抗混叠过滤器30和抽取器32。

一旦频率选择器22选择了数字信号的中间取样频率，取样率转换器20内的向上取样器26便将输入取样频率f_i处的数字信号向上取样到选定中间取样频率f_m。举例来说，向上取样器26可通过以向下取样因数扩展数字信号而对数字信号进行向上取样。向上取样器26可通过在数字信号的邻近输入样本之间插入给定数目的零来实现此向上取样过程。向上取样器26可在所述零插入过程之后过滤数字信号以移除数字信号中所存在的任何混叠图像或失真。向上取样器26可接着执行内插以将数字信号向下取样到选定中间取样频率。内插方法包括零阶内插、线性内插、高阶内插和各种样条内插。

取样率转换器20内的向下取样器28接着根据选定中间取样频率使用从存储在存储器16中的原型过滤器导出的抗混叠过滤器30过滤数字信号。在过滤数字信号之后，向下取样器28通过使用抽取器32以选定向下取样因数抽取数字信号而将中间取样频率f_m处的数字信号向下取样到所需输出取样频率f_o。

呈现基于选定中间取样频率而将数字信号从输入取样频率转换到所需输出取样频率的若干实例。作为第一实例，控制器18可接收输入取样率为44.1kHz处的数字信号，且确定所述数字信号的所需输出取样频率为8kHz。在此实例中，频率选择器22将中间取样频率选择为48kHz，其是所需输出取样频率的整数倍(即，6f_o)。控制器18接着将向下取样因数选择为等于6，其是与选定中间取样频率相关联的相同整数。向上取样器26将数字信号从44.1kHz向上取样到48kHz。向下取样器28使用从原型过滤器导出的具有带宽π/6的抗混叠过滤器30过滤数字信号。接着，向下取样器28通过使用抽取器32以因数6抽取数字信号而将数字信号从48kHz向下取样到8kHz。

作为第二实例，控制器18可接收输入取样率为48kHz处的数字信号，且确定所述数字信号的所需输出取样频率为44.1kHz。在此实例中，频率选择器22将中间取样频率选择为88.2kHz，其是所需输出取样频率的整数倍(即，2f_o)。控制器18接着将向下取样因数选择为等于2，其是与向上取样器26所使用的选定中间取样频率相关联的相同整数。向上取样器26将数字信号从48kHz向上取样到88.2kHz。向下取样器28使用从原型过滤器导出的具有带宽π/2的抗混叠过滤器30过滤数字信号。接着，向下取样器28通过使用抽取器32以因数2抽取数字信号而将数字信号从88.2kHz向下取样到44.1kHz。

作为第三实例，控制器18可接收输入取样率为44.1kHz处的数字信号，且确定所述数字信号的所需输出取样频率为22kHz。在此实例中，频率选择器22将中间取样频率选择为66kHz，其是所需输出取样频率的整数倍(即，3f_o)。控制器18接着将向下取样因数选择为等于3，其是与选定中间取样频率相关联的相同整数。向上取样器26将数字信号从44.1kHz向上取样到66kHz。向下取样器28使用从原型过滤器导出的具有带宽π/3的抗混叠过滤器30过滤数字信号。接着，向下取样器28通过使用抽取器32以因数3抽取数字信号而将数字信号从66kHz向下取样到22kHz。

图3是更详细地说明来自图1的频率选择器22的方框图。控制器18内的频率选择器22基于所需输出取样频率f_o和与存储在存储器16中的原型抗混叠过滤器相关联的因数而选择中间取样频率f_m。频率选择器22从控制器18接收数字信号的输入取样频率和所需输出取样频率。另外，频率选择器22检索与存储在存储器16中的原型过滤器相关联的因数。

频率选择器22内的频率确定模块40确定一组中间取样频率，其为所需输出取样频率的整数倍，其中所述整数是与原型过滤器相关联的因数。举例来说，如果原型抗混叠过滤器具有带宽π/N，那么相应因数可为n-2、n-1、n和n+1。频率确定模块40将所述组中间取样频率确定为(n-2)*f_o、(n-1)*f_o、nf_o和(n+1)*f_o。在一些情况下，所确定组的中间取样频率可能不连续。

频率选择器22内的比较模块44接着将数字信号的输入取样频率f_i与来自频率确定模块40的所述组中间取样频率进行比较，以确定所述组中间取样频率中的大于或等于输入取样频率的最低者。频率选择器22接着将所述组中间取样频率中的所述一者选择为数字信号的中间取样频率。举例来说，如果数字信号的输入取样频率f_i大于(n-1)*f_o但小于nf_o，那么频率选择器22将数字信号的中间取样频率f_m选择为等于nf_o。

图4是说明基于选定中间取样率而在数字域中将输入取样率转换为所需输出取样率的示范性操作的流程图。本文将参看来自图1的WCD 10内的控制器18而描述所述操作。可将原型抗混叠过滤器存储在WCD 10的存储器16中(50)。在一些情况下，WCD 10的服务提供商可将原型抗混叠过滤器存储在存储器16中。在其它情况下，可在制造WCD10时将原型抗混叠过滤器存储在存储器16中。原型过滤器可具有带宽π/N，其中N具有多个因数。在一些实施例中，可将两个或两个以上原型抗混叠过滤器存储在存储器16中，其中所述原型过滤器中的每一者具有使用不同相应因数的不同带宽。

控制器18接收以输入取样频率f_i取样的数字信号(52)。控制器18接着基于数字信号的潜在应用而确定数字信号的所需输出取样频率f_o(54)。不同的数字信号应用使用不同的取样频率。因此，特定应用可指定所需要的取样频率，控制器18参考所述取样频率来选择输出取样频率f_o。

控制器18将数字信号的输入取样频率和所需输出取样频率发送到频率选择器22。频率选择器22将数字信号的中间取样频率f_m选择为所需输出取样频率的整数倍(56)。频率选择器22基于所需输出取样频率和与存储在存储器16中的原型抗混叠过滤器相关联的因数而执行所述选择。举例来说，如果原型抗混叠过滤器具有带宽π/12，那么相应因数为2、3、4、6和12。频率选择器22接着将中间频率选择为2f_o、3f_o、4f_o、6f_o和12f_o中的一者。

控制器18接着将向下取样因数选择为与选定中间取样频率相关联的相同整数(58)。继续以上实例，如果选定中间取样频率为3f_o，那么控制器18将向下取样因数选择为3。控制器18将数字信号的选定向下取样因数发送到过滤器产生器24。过滤器产生器24使用抽取从存储在存储器16中的原型抗混叠过滤器针对选定向下取样因数而产生抗混叠过滤器(60)。如果原型抗混叠过滤器具有带宽π/12且选定向下取样因数为3，那么过滤器产生器24通过以因数4抽取原型过滤器来产生具有带宽π/3的抗混叠过滤器。

取样率转换器20内的向上取样器26将输入取样频率f_i处的数字信号向上取样到选定中间取样频率f_m(62)。取样率转换器20内的向下取样器28根据选定中间取样频率使用从存储在存储器16中的原型过滤器导出的抗混叠过滤器30过滤数字信号(64)。向下取样器28接着通过使用抽取器32以选定向下取样因数抽取数字信号而将中间取样频率f_m处的数字信号向下取样到所需输出取样频率f_o(66)。

图5是说明选择中间取样频率以在数字域中将数字信号的输入取样频率转换为所需输出取样频率的示范性操作的流程图。举例来说，所述操作可更详细地包含来自图6的步骤56。本文将参看来自图1的WCD 10的控制器18内的频率选择器22而描述所述操作。

频率选择器22从控制器18接收数字信号的输入取样频率和所需输出取样频率(70)。频率选择器22接着检索与存储在存储器16中的原型抗混叠过滤器相关联的因数(72)。原型过滤器可具有带宽π/N，其中N具有多个因数。在一些实施例中，存储器16可存储两个或两个以上原型抗混叠过滤器，其中所述原型过滤器中的每一者具有使用不同相应因数的不同带宽。

频率选择器22内的频率确定模块40基于数字信号的所需输出取样频率和与原型抗混叠过滤器相关联的因数而确定一组中间取样频率(74)。所述组中间取样频率是所需输出取样频率f_o的整数倍，其中所述整数是与原型过滤器相关联的因数。举例来说，所述原型抗混叠过滤器具有带宽π/12，那么相应因数为2、3、4、6和12。频率确定模块40将所述组中间取样频率确定为2f_o、3f_o、4f_o、6f_o和12f_o。

频率选择器22内的比较模块44接着将数字信号的输入取样频率与所述组中间取样频率进行比较(76)。基于所述比较，比较模块44确定所述组中间取样频率中的大于或等于输入取样频率的最低者(78)。频率选择器22接着选择所述组中间取样频率中的所述一者作为数字信号的中间取样频率(80)。举例来说，如果输入取样频率介于2f_o与3f_o之间，那么频率选择器22选择3f_o作为数字信号的中间取样频率。

图6是说明作为所需输出取样频率f_o的连续整数倍的一组中间取样频率84的曲线图。图6中的横轴表示数字信号的输入取样频率。图6中的纵轴表示数字信号的所述组中间取样频率84。在图6的实例中，所述组中间取样频率84包括2f_o、3f_o、4f_o、5f_o、6f_o、7f_o和8f_o。因此，根据本发明，相关联的原型抗混叠过滤器必须具有使用相应因数2、3、4、5、6、7和8的带宽。

如所述曲线图所示，数字信号的中间取样频率f_m从所述组中间取样频率84中选择，其等于大于或等于数字信号的输入取样频率f_i的所需输出取样频率的最小整数倍。换句话说，如果数字信号的输入取样频率介于所需输出取样频率的连续整数倍的任何者之间，那么将数字信号的中间取样频率选择为大于或等于输入取样频率的整数倍。举例来说，如果(n-1)f_o＜f_i≤nf_o，那么f_m＝nf_o。图6所示的实心点指示当输入频率f_i等于nf_o时，将中间取样频率f_m选择为nf_o。在此情况下，不需要向上取样。

对于所说明组的中间取样频率84，存储在存储器中的原型抗混叠过滤器将需要具有窄带宽以便产生连续的整数倍2f_o、3f_o、4f_o、5f_o、6f_o、7f_o和8f_o。因此，原型过滤器可能相对较长，且占用存储器中的大量存储空间。然而，与针对与原型过滤器相关联的每一因数存储单独的抗混叠过滤器相比，存储单个原型抗混叠过滤器需要显著更少的存储器空间。

图7是说明作为所需输出取样频率f_o的非连续整数倍的另一组中间取样频率86的曲线图。图7中的横轴表示数字信号的输入取样频率。图7中的纵轴表示数字信号的所述组中间取样频率86。在图7的实例中，所述组中间取样频率86包括2f_o、3f_o、4f_o、6f_o和12f_o。因此，根据本发明，相关联的原型抗混叠过滤器必须具有使用相应因数2、3、4、6和12的带宽。在此情况下，原型过滤器可具有带宽π/12。

如所述曲线图所示，数字信号的中间取样频率f_m选自所述组中间取样频率86，其等于大于或等于数字信号的输入取样频率f_i的所需输出取样频率的最小整数倍。换句话说，如果数字信号的输入取样频率介于所需输出取样频率的非连续整数倍的任何者之间，那么将数字信号的中间取样频率选择为大于或等于输入取样频率的整数倍。举例来说，如果4f_o＜f_i≤6f_o，那么f_m＝6f_o。另外，如果6f_o＜f_i≤12f_o，那么f_m＝12f_o。图7所示的实心点指示当输入频率f_i等于所述整数倍中的一者时，将中间取样频率f_m选择为所述整数倍中的相同一者。举例来说，当f_i＝6f_o时，f_m＝6f_o。在此情况下，不需要向上取样。

对于所说明组的中间取样频率86，存储在存储器中的原型抗混叠过滤器可具有带宽π/12(其是相对较宽的带宽)，以便产生非连续的整数倍2f_o、3f_o、4f_o、6f_o和12f_o。因此，原型过滤器可能相对较短，且与图6所示的实例相比，占用存储器中的少量存储空间。

已经描述了许多实施例。然而，可对这些实施例作出各种修改，且本文所呈现的原理也可适用于其它实施例。如本文所述的方法可在硬件、软件和/或固件中实施。此些方法的各种任务可实施为可由一个或一个以上逻辑元件阵列执行的多组指令，所述逻辑元件例如为微处理器、嵌入式控制器或IP核心。在一个实例中，一个或一个以上此些任务经安排以在移动台调制解调器芯片或芯片组内实施，所述芯片或芯片组经配置以控制例如蜂窝式电话等个人通信装置的各种装置的操作。

可在通用微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、复杂可编程逻辑装置(CPLD)或其它等效逻辑装置内实施本发明中所描述的技术。如果在软件中实施，那么所述技术可实施为计算机可读媒体上的指令，所述计算机可读媒体例如为随机存取存储器(RAM)、只读存储器(ROM)、非易失性随机存储器存取存储器(NVRAM)、电可擦除可编程只读存储器(EEPROM)、快闪存储器等。所述指令使一个或一个以上处理器执行本发明中所描述的功能性的某些方面。

作为其它实例，实施例可部分或全部实施作为硬连线电路，作为制造成专用集成电路的电路配置，或作为加载到非易失性存储装置中的固件程序或者作为机器可读代码从数据存储媒体加载或加载到数据存储媒体中的软件程序，此类代码是可由逻辑元件阵列执行的指令，所述逻辑元件例如为微处理器或其它数字信号处理单元。数据存储媒体可为存储元件阵列，例如半导体存储器(其可包括(但不限于)动态或静态RAM、ROM和/或快闪RAM)或者铁电、双向、聚合或相变存储器；或盘媒体，例如磁盘或光盘。

在本发明中，已经描述了各种用于在数字域中执行取样率转换的技术。所述技术包括将具有使用多个因数的带宽的原型抗混叠过滤器存储在存储器中。所述技术进一步包括基于存储在存储器中的原型过滤器的因数而将中间取样频率选择为数字信号的所需输出取样频率的整数倍，以及将向下取样因数选择为与选定中间取样频率相关联的相同整数。

过滤器产生器接着使用抽取基于原型过滤器针对选定向下取样因数而产生抗混叠过滤器。包括向上取样器和向下取样器两者的取样率转换器将输入取样频率处的数字信号向上取样为选定中间取样频率，使用导出的抗混叠过滤器过滤所述数字信号，且接着通过选定向下取样因数将数字信号向下取样为所需输出取样频率。以此方式，可能只需要在存储器中存储一个原型过滤器。此外，所存储的原型抗混叠过滤器可为使用减少数目的因数的相对较短的原型过滤器。

虽然主要参考在无线通信装置中转换数字信号的取样率进行描述，但所述取样率转换技术可在有线通信装置、基于包的通信装置或例如音频回放装置、记录装置和显示装置等可能支持或不支持通信的其它装置中实施。这些和其它实施例属于所附权利要求书的范围内。

Claims (35)

1.一种方法，其包含：

将数字信号的中间取样频率选择为所述数字信号的所需输出取样频率的整数倍；

将输入取样频率处的所述数字信号向上取样到所述选定中间取样频率；以及

将所述选定中间取样频率处的所述数字信号向下取样到所述所需输出取样频率。

2.根据权利要求1所述的方法，其进一步包含基于所述数字信号的应用而确定所述数字信号的所述所需输出取样频率。

3.根据权利要求1所述的方法，其进一步包含将所述数字信号的向下取样因数选择为与所述选定中间取样频率相关联的整数，其中对所述数字信号向下取样包含通过所述选定向下取样因数来抽取所述数字信号。

4.根据权利要求3所述的方法，其进一步包含：

基于原型抗混叠过滤器针对所述数字信号的所述选定向下取样因数而产生抗混叠过滤器；以及

使用针对所述数字信号的所述选定向下取样因数而产生的所述抗混叠过滤器来过滤所述中间取样频率处的所述数字信号。

5.根据权利要求1所述的方法，其中选择所述中间取样频率包含选择大于或等于所述输入取样频率的所述所需输出取样频率的最低整数倍。

6.根据权利要求1所述的方法，其进一步包含从存储器检索原型抗混叠过滤器，其中所述原型抗混叠过滤器具有使用多个因数的带宽，且其中选择所述中间取样频率包含选择所述所需输出取样频率的倍数和与所述原型抗混叠过滤器相关联的所述多个因数中的一者。

7.根据权利要求6所述的方法，其进一步包含：

将所述数字信号的向下取样因数选择为与所述中间取样频率相关联的所述多个因数中的所述一者；

通过抽取所述原型抗混叠过滤器针对所述数字信号的所述选定向下取样因数而产生抗混叠过滤器；以及

使用针对所述数字信号的所述选定向下取样因数而产生的所述抗混叠过滤器来过滤所述选定中间取样频率处的所述数字信号。

8.根据权利要求1所述的方法，其中选择所述中间取样频率包含：

检索与存储在存储器中的原型抗混叠过滤器相关联的因数；

基于所述所需输出取样频率和与所述原型抗混叠过滤器相关联的所述因数而确定一组中间取样频率；以及

选择所述组中间取样频率中的一者作为所述数字信号的所述中间取样频率。

9.根据权利要求8所述的方法，其中选择所述组中间取样频率中的一者包含：

将所述输入取样频率与所述组中间取样频率进行比较；

确定所述组中间取样频率中的大于或等于所述输入取样频率的最低者；以及

选择所述组中间取样频率中的所述一者作为所述数字信号的所述中间取样频率。

10.根据权利要求8所述的方法，其中确定一组中间取样频率包含确定所述所需输出频率的一组倍数和与所述原型抗混叠过滤器相关联的所述因数。

11.根据权利要求8所述的方法，其中与所述原型抗混叠过滤器相关联的所述因数是连续或非连续者中的一者。

12.根据权利要求1所述的方法，其进一步包含以所述输入取样频率对模拟信号取样以产生所述数字信号。

13.一种计算机可读媒体，其包含使可编程处理器执行以下操作的指令：

将数字信号的中间取样频率选择为所述数字信号的所需输出取样频率的整数倍；

将输入取样频率处的所述数字信号向上取样到所述选定中间取样频率；以及

将所述选定中间取样频率处的所述数字信号向下取样到所述所需输出取样频率。

14.根据权利要求13所述的计算机可读媒体，其进一步包含使所述可编程处理器执行以下操作的指令：将所述数字信号的向下取样因数确定为与所述选定中间取样频率相关联的整数，且通过所述选定向下取样因数来抽取所述数字信号。

15.根据权利要求14所述的计算机可读媒体，其进一步包含使所述可编程处理器执行以下操作的指令：

基于原型抗混叠过滤器针对所述数字信号的所述选定向下取样因数而产生抗混叠过滤器；以及

使用针对所述数字信号的所述选定向下取样因数而产生的所述抗混叠过滤器来过滤所述中间取样频率处的所述数字信号。

16.根据权利要求13所述的计算机可读媒体，其中所述指令使所述可编程处理器选择大于或等于所述输入取样频率的所述所需输出取样频率的最低整数倍。

17.根据权利要求13所述的计算机可读媒体，其进一步包含使所述可编程处理器执行以下操作的指令：从存储器检索原型抗混叠过滤器，其中所述原型抗混叠过滤器具有使用多个因数的带宽；以及选择所述所需输出取样频率的倍数和与所述原型抗混叠过滤器相关联的所述多个因数中的一者。

18.根据权利要求17所述的计算机可读媒体，其进一步包含使所述可编程处理器执行以下操作的指令：

将所述数字信号的向下取样因数选择为与所述中间取样频率相关联的所述多个因数中的所述一者；

通过抽取所述原型抗混叠过滤器针对所述数字信号的所述选定向下取样因数而产生抗混叠过滤器；以及

使用针对所述数字信号的所述选定向下取样因数而产生的所述抗混叠过滤器来过滤所述选定中间取样频率处的所述数字信号。

19.根据权利要求13所述的计算机可读媒体，其中所述指令使所述可编程处理器执行以下操作：

检索与原型抗混叠过滤器相关联的因数；

基于所述所需输出取样频率和与所述原型抗混叠过滤器相关联的所述因数而确定一组中间取样频率；以及

选择所述组中间取样频率中的一者作为所述数字信号的所述中间取样频率。

20.根据权利要求19所述的计算机可读媒体，其中所述指令使所述可编程处理器执行以下操作：

将所述输入取样频率与所述组中间取样频率进行比较；

确定所述组中间取样频率中的大于或等于所述输入取样频率的最低者；以及

选择所述组中间取样频率中的所述一者作为所述数字信号的所述中间取样频率。

21.根据权利要求19所述的计算机可读媒体，其中所述指令使所述可编程处理器执行以下操作：确定所述所需输出频率的一组倍数和与所述原型抗混叠过滤器相关联的所述因数。

22.一种包含处理器的装置，所述处理器：

将数字信号的中间取样频率选择为所述数字信号的所需输出取样频率的整数倍；及

在数字域中转换数字信号的取样率，其中所述处理器将输入取样频率处的所述数字信号向上取样到所述选定中间取样频率，且将所述选定中间取样频率处的所述数字信号向下取样到所述所需输出取样频率。

23.根据权利要求22所述的装置，其进一步包含控制器，所述控制器基于所述数字信号的应用而确定所述数字信号的所述所需输出取样频率。

24.根据权利要求22所述的装置，其进一步包含：

控制器，其将所述数字信号的向下取样因数选择为与所述选定中间取样频率相关联的整数；以及

具有向下取样器的取样率转换器，所述向下取样器通过所述向下取样因数来抽取所述数字信号以将所述选定中间取样频率处的所述数字信号向下取样到所述所需输出取样频率。

25.根据权利要求24所述的装置，其进一步包含过滤器产生器，所述过滤器产生器基于存储在所述装置内的存储器中的原型抗混叠过滤器针对所述数字信号的所述选定向下取样因数而在所述向下取样器内产生抗混叠过滤器，其中所述向下取样器使用针对所述数字信号的所述选定向下取样因数而产生的所述抗混叠过滤器来过滤所述中间取样频率处的所述数字信号。

26.根据权利要求22所述的装置，其进一步包含频率选择器，所述频率选择器选择大于或等于所述输入取样频率的所述所需输出取样频率的最低整数倍作为所述数字信号的所述中间取样频率。

27.根据权利要求22所述的装置，其进一步包含存储器，所述存储器存储具有使用多个因数的带宽的原型抗混叠过滤器。

28.根据权利要求27所述的装置，其进一步包含频率选择器，所述频率选择器从所述存储器检索所述原型抗混叠过滤器，且选择所述所需输出取样频率的倍数和与所述原型抗混叠过滤器相关联的所述多个因数中的一者作为所述数字信号的所述中间取样频率。

29.根据权利要求28所述的装置，其进一步包含：

控制器，其将所述数字信号的向下取样因数选择为与所述选定中间取样频率相关联的所述多个因数中的所述一者；以及

过滤器产生器，其通过抽取所述原型抗混叠过滤器针对所述选定向下取样因数而产生抗混叠过滤器；以及

具有向下取样器的取样率转换器，所述向下取样器使用针对所述数字信号的所述选定向下取样因数而产生的所述抗混叠过滤器来过滤所述中间取样频率处的所述数字信号。

30.根据权利要求22所述的装置，其进一步包含：

频率选择器，其检索与存储在所述装置内的存储器中的原型抗混叠过滤器相关联的因数；以及

所述频率选择器内的频率确定模块，其基于所述所需输出取样频率和与所述原型抗混叠过滤器相关联的所述因数而确定一组中间取样频率，其中所述频率选择器选择所述组中间取样频率中的一者作为所述数字信号的所述中间取样频率。

31.根据权利要求30所述的装置，其进一步包含所述频率选择器内的比较模块，所述比较模块将所述输入取样频率与所述组中间取样频率进行比较，且确定所述组中间取样频率中的大于或等于所述输入取样频率的最低者，其中所述频率选择器选择所述组中间取样频率中的所述一者作为所述数字信号的所述中间取样频率。

32.根据权利要求30所述的装置，其中所述频率确定模块确定所述所需输出频率的一组倍数和与所述原型抗混叠过滤器相关联的所述因数。

33.根据权利要求30所述的装置，其中与所述原型抗混叠过滤器相关联的所述因数是连续或非连续者中的一者。

34.根据权利要求22所述的装置，其进一步包含取样器，所述取样器以所述输入取样频率对模拟信号取样以产生所述数字信号。

35.根据权利要求22所述的装置，其中所述装置包含无线通信装置、有线通信装置、基于包的通信装置、音频回放装置、记录装置和显示装置中的一者。

Images