CN101378064B - 动态随机存储器单元及其制造方法 - Google Patents

动态随机存储器单元及其制造方法 Download PDF

Info

Publication number
CN101378064B
CN101378064B CN2007103083345A CN200710308334A CN101378064B CN 101378064 B CN101378064 B CN 101378064B CN 2007103083345 A CN2007103083345 A CN 2007103083345A CN 200710308334 A CN200710308334 A CN 200710308334A CN 101378064 B CN101378064 B CN 101378064B
Authority
CN
China
Prior art keywords
layer
dielectric layer
electrode plates
capacitive electrode
capacitor arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007103083345A
Other languages
English (en)
Other versions
CN101378064A (zh
Inventor
沈载勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101378064A publication Critical patent/CN101378064A/zh
Application granted granted Critical
Publication of CN101378064B publication Critical patent/CN101378064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种动态随机存储器(DRAM)单元与该动态存储器单元的一种制造方法。该动态随机存储器单元至少包含晶体管单元与电容器单元。该电容器单元至少包含第一、第二以及第三介电层，与第一、第二以及第三电容电极板。该第一介电层在第一电容电极板上。该第二电容电极板在该第一介电层的上方。该第二介电层在该第二电容电极板上。该第三电容电极板在该第二介电层上且与漏极电性相连。该第三介电层在该第三电容电极板和栅极之间，用来绝缘该第三电容电极板和该栅极。

Description

动态随机存储器单元及其制造方法
技术领域
本发明涉及一种动态随机存储器单元(DRAM cell)，且特别涉及一种采用了增大的电容器区的动态随机存储器单元及其制造方法。
背景技术
动态随机存储器(DRAM)单元，如嵌入式动态存储器(eDRAM)单元，主要包含金属氧化物半导体场效应晶体管(MOSFET)和电容器单元。在传统的平面嵌入式动态随机存储器中，栅极介电层和栅极多晶硅层作为电容器单元结构，用来储存在电容器介电质之下的反型层电荷(inversion charge)信号。图1是一种传统平面嵌入式动态随机存储器(eDRAM)的图。请参照图1，介电层102，如氧化硅层，形成在硅衬底104上。多晶硅层106形成在介电层102上方，以在多晶硅层106和位于衬底104上的反型层电荷区108间形成电容。图案化该介电层102和多晶硅层106制造出栅极结构110和电容器单元结构112。该电容器单元112具有一电容值，且其电容值与该反型层电荷区108与多晶硅层106之间的接触面面积成正比关系。
近年来，随着科技的进步，单元的尺寸不断的缩小，造成了接触面面积也急剧的缩小。然而，就动态随机存储器的设计角度而言，并不乐于见到因此而造成的动态随机存储器内的电容值减少。但是如果继续采取目前的电容器结构，物理特性上的先天限制将无法避免动态随机存储器内的电容值减少。由于传统平面嵌入式动态随机存储器内的晶体管单元与电容器单元的栅极氧化层厚度有其限制，因此使得传统平面嵌入式动态随机存储器的电容器单元面积受到限制，无法再进一步缩小。这样一来，单元的尺寸没办法缩小到90纳米以下，只能使用基于昂贵的MiM工艺的嵌入式动态随机存储器。
因此陆续提出各种不同做法，以在不改变单元尺寸的前提下，增加嵌入式动态随机存储器的电容值。但是先前的各种改进方法都将单元的结构变的更加复杂，因此难以结合现有的嵌入式动态随机存储器的制造工艺。举例来说，美国专利第4,864,464号揭露了一种用于动态随机存储器的电容器，其增加了额外的介电层和多晶硅层，使得原有设计中的介电层与多晶硅层的上方产生了额外的电容。然而，新增的第三多晶硅层得另外与多个储存点连接。而且，该设计并无法与现有的自动对准金属硅化物技术(SALICIDE)工艺兼容，而需要另外增加专用的动态随机存储器单元制造工艺来达到所需要的效果。
基于前述理由，需要一种可以提供高电容值且保持小单元尺寸的新型动态随机存储器结构及其制造方法。
发明内容
因此本发明所要解决的技术问题在于提供一种动态随机存储器单元，该动态随机存储器单元可以在不增加单元尺寸的情况下，具有较高的电容值。本发明所要解决的另一技术问题在于提供一种上述动态随机存储器单元的制造方法。
为实现上述目的，本发明提供一种动态随机存储器单元，该动态随机存储器单元至少包含晶体管单元和电容器单元。电容器单元至少包含第一、第二以及第三介电层，和第一、第二以及第三电容电极板。第一介电层位于第一电容电极板上。第二电容电极板位于第一介电层的上方。第二介电层位于第二电容电极板上。第三电容电极板则位于第二介电层上，并与漏极电性相连。第三介电层位于第三电容电极板和栅极之间，用以绝缘第三电容电极板与栅极。在本发明的一较佳实施例中，第三电容电极板与第二介电层在第二电容电极板与第三电容电极板之间产生了额外的电容。该额外产生的电容与原来由第一电容电极板与第二电容电极板所形成的电容可以同时存在，使得总电容值为原来的两到三倍。
为实现上述目的，本发明提供一种方法，用于制造动态随机存储器单元，该方法至少包含以下步骤：提供半导体衬底，其上具有第一电极板；形成第一介电层与第一导电层在该衬底上；图案化该第一介电层和该第一导电层，以形成栅极结构和第一电容器结构；于该衬底上的该栅极结构旁形成源区和漏区；形成第二介电层在该栅极结构、该第一电容器结构、和该衬底上；蚀刻该第二介电层，以在该栅极结构与该第一电容器结构之间暴露出该漏区；形成第二导电层在该栅极结构、该第一电容器结构、该源区和该漏区上；图案化该第二导电层和该第二介电层，以暴露出部分的该栅极结构、该源区与部分的该第一电容器结构以形成与漏区电性相连的第二电容器结构；以及形成金属硅化物层在该源区、该栅极结构、该第二电容器结构和该第一电容器结构暴露出的部分上。
此外，原有传统的动态随机存储器单元的自动对准金属硅化物技术(SALICIDE)工艺可以制造出第三电容电极板和第二介电层。这样一来，就不需要为了额外的电容来增加新的工艺，只需要额外的光刻工艺来形成第二电容器结构(其中包括第三电容电极板和第二介电层)就可以得到较高的电容，解决了与原来工艺结合的问题。
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，下面结合附图详细说明。
附图说明
图1是一种传统平面嵌入式动态随机存储器(eDRAM)的图；
图2是经过本发明的第一制造步骤处理后的动态随机存储器单元的剖视图；
图3A和3B是经过本发明的第二制造步骤处理后的动态随机存储器单元的剖视图；
图4是经过本发明的第三制造步骤处理后的动态随机存储器单元的剖视图；
图5是经过本发明的第四制造步骤处理后的动态随机存储器单元的剖视图；
图6A和6B是经过本发明的第五制造步骤处理后的动态随机存储器单元的剖视图；
图7是经过本发明的第六制造步骤处理后的动态随机存储器单元的剖视图；
图8A和8B是经过本发明的第七制造步骤处理后的动态随机存储器单元的剖视图；
图9是经过本发明第八的制造步骤处理后的动态随机存储器单元的剖视图；
图10示出了根据本发明一较佳实施例的一种动态随机存储器单元制造方法的流程图。
【主要器件符号说明】
102：介电层                  214：第一电容器结构
104：硅衬底                  215：第一光刻层
106：多晶硅层                216：源极
108：反型层电荷区            218：漏极
110：栅极结构                220：第二介电层
112：电容器单元结构          222：第二光刻层
200：动态随机存储器单        224：第二导电层
202：半导体衬底              226：第三光刻层
204：第一电容电极板          228：第二电容器结构
206：绝缘结构                230：金属硅化物层
208：第一介电层              232：位线
210：第一导电层              234：金属接点
212：栅极                    236：间隙壁
                             302～318：步骤
具体实施方式
接下来将说明本发明的一较佳实施例，并结合附图说明其示例。在各附图中，相同或相似的部分会采用相同的编号。
请参照图2，所示为经过本发明的第一制造步骤处理后的动态随机存储器单元的剖视图。其中，半导体衬底202上具有第一电容电极板204，该第一电容电极板204形成在绝缘结构206(如浅沟槽绝缘(Shallow Trench Isolation，STI)结构)的旁边。第一电容电极板204是衬底202上的反型层电荷区。浅沟槽绝缘用来绝缘动态随机存储器单元与其它动态随机存储器单元。在这个步骤中，在衬底202的上面依次覆盖第一介电层208与第一导电层210。第一介电层208的材料可为任何可以用来作为晶体管单元的栅极氧化层的材料。而该第一导电层210是多晶硅层。
接下来，请参照图3A与3B，其示出经过本发明第二的制造步骤处理后的动态随机存储器单元的剖视图。在第二步骤中，图案化第一介电层208与第一导电层210来产生栅极结构212与第一电容器结构214。该图案化由光刻工艺来进行。首先，在图3A中，第一光刻层215形成在第一导电层210的上方，并用第一光掩膜对该第一光刻层215进行图案化。然后蚀刻第一导电层210与第一介电层208而形成如图3B所示的结构，产生栅极结构212与第一电容器结构214。蚀刻后的第一导电层210被用来当做第一电容器结构214的第二电容电极板，其中第一电容器结构具有电容X。该电容X的值与第一电容电极板204和第一导电层210(在此被用来当做第二电容电极板)间垂直方向的重叠面积成正比关系。
接下来，请参照图4，其示出经过本发明的第三制造步骤处理后的动态随机存储器单元的剖视图。在第三步骤中，在形成栅极结构212与第一电容器结构214后，将源极216和漏极218形成在栅极结构212旁，以形成动态随机存储器单元200中的晶体管。源极216和漏极218的形成是通过离子注入形成单元轻掺杂漏极(Cell Lightly-Doped Drain，CLDD)后，再进行N型离子(N+)或P型离子(P+)的注入来完成。
然后，请参照图5，其示出经过本发明的第四制造步骤处理后的动态随机存储器单元的剖视图。在这个步骤中，第二介电层220形成在栅极结构212、第一电容器结构214和衬底202上。第二介电层220与第一介电层可具有不同厚度，但是第二介电层220并不一定是栅极氧化层。第二介电层220可以是氧化硅层、氮化硅层、氧化铝层或氧化锆层。不同的介电层材料有不同的介电常数，而其电容器的电容值则与该电容器介电材料的介电常数成正比。举例来说，氧化硅(栅极氧化)的介电常数大约是3.9，而氮化硅的介电常数为7.9，其几乎为氧化硅的介电常数的两倍。可以选择具有理想介电常数的材料作为第二介电层的优点是可以以此增加其在该第二电容电极板与该第三电容电极板之间所产生的电容(如后所述)。
请参照图6A和6B，其示出经过本发明的第五制造步骤处理后的动态随机存储器单元的剖视图。在这个步骤中，将位于栅极结构212和第一电容器结构214之间的部分漏极218暴露出来用于电性连接。首先，如图6A所示，第二光刻层222形成在动态随机存储器单元200的上方，然后通过第二光掩膜对第二光刻层222进行图案化。接着，如图6B所示，蚀刻第二介电层220以暴露出漏极218，再将第二光刻层222移除。
接下来，请参照图7，其示出经过本发明的第六制造步骤处理后的动态随机存储器单元的剖视图。在这个步骤中，在第二介电层220和漏极218的外露部分上方覆盖第二导电层224。其中，第二导电层224是多晶硅层。在第二导电层224覆盖上去之后，图案化第二导电层224以形成第二电容器结构。其中，图案化过后的第二导电层224被用来当作第三电容电极板。
请参照图8A与8B，其示出经过本发明的第七制造步骤处理后的动态随机存储器单元的剖视构造图。在图8A中，在第二导电层224的上方形成第三光刻层226，并以第三光掩膜进行图案化工艺。接下来，蚀刻第二导电层224和第二介电层220以暴露出部分的栅极结构212、源极216和部分的第一电容器结构214。从而，第二电容器结构228可在此步骤中形成，该第二电容器结构228可与漏极电性连接并与第一电容器结构214共享相同的储存结点。第二电容器结构228在该第二导电层224(第三电容电极板)与第一导电层210(第二电容电极板)之间产生一第二电容。且第二电容与第一电容并联，因此动态随机存储器的总电容是第一与第二电容的总和。然而，因为第二介电层220的厚度与材料可能会与该第一介电层208有所不同，使得第二电容的值有可能会比第一电容的大。举例来说，如果第一电容使用氧化硅的介电常数，其值如果是X，第二电容使用氮化硅制造，则第二电容的值会是2X。而动态随机存储器的总电容值会是3X，该电容值将为原来的传统平面动态随机存储器单元的电容值的三倍。
然后，请参照图9，其示出经过本发明的最后的制造步骤处理后的动态随机存储器单元的剖视图。该动态随机存储器单元200的最终结构具有形成在源极216、栅极结构212的外露部分、第二电容器结构228和第一电容器结构214的外露部分上的金属硅化物层230。金属硅化物层230是通过在源极216、栅极结构212的外露部分、第二电容器结构228和第一电容器结构214的外露部分上形成金属层，并移除未反应的金属层加以形成，因此金属硅化物的形成是通过金属与多晶硅的反应而产生。金属硅化物层230可电性连接源极216与动态随机存储器单元200的位线232。此外，金属硅化物层230也可电性连接栅极结构与字线(图中未示)，且第二电容电极板可以被连接到一被施加了板电压的金属接点(plate node)234。因此，由本发明的一较佳实施例所制造出来的动态随机存储器的最终结构至少包含晶体管单元和电容器单元。电容器单元至少包含第一、第二与第三介电层，和第一、第二与第三电容电极板。第一介电层位于第一电容电极板上。第二电容电极板位于第一介电层的顶端。第二介电层位于第二电容电极板上。第三电容电极板位于第二介电层上并与漏极电性连接。第三介电层位于第三电容电极板与栅极之间，用以绝缘第三电容电极板与栅极。
除此之外，最终结构还进一步至少包含间隙壁236。该间隙壁236用来将第二电容器结构228与栅极结构212及第一电容器结构214绝缘，以形成接触蚀刻终止层(Contact Etch Stop Layer，CESL)和层间介电层(Inter-LevelDielectric Layer，ILD Layer)(图中未示)，完成动态随机存储器制造流程。
请参照图10，其示出了依照本发明一较佳实施例的一种动态随机存储器单元制造方法的流程图。首先在步骤302中，提供半导体衬底。其中，该衬底上具有第一电极板。在步骤304中，在衬底上形成第一介电层与第一导电层。第一介电层的材料可为任何可用于作为晶体管器件的栅极氧化层的材料，而该第一导电层是多晶硅层。然后在步骤306中，图案化第一介电层与第一导电层，以形成栅极结构和第一电容器结构。接下来，在步骤308中，在衬底上的栅极结构旁形成源区和漏区。源区和漏区的形成是通过离子注入形成单元轻掺杂漏极(Cell Lightly-Doped Drain，CLDD)后，再进行N型离子(N+)或P型离子(P+)的注入来完成的。
在步骤310中，在栅极结构、第一电容器结构和衬底上形成第二介电层。第二介电层并不一定为栅极氧化层。第二介电层可以是氧化硅层、氮化硅层、氧化铝层或氧化锆层。然后，在步骤312中，蚀刻该第二介电层以暴露出栅极结构与第一电容器结构之间的漏区。接下来，在步骤314中，在栅极结构、第一电容器结构、源区和漏区上形成第二导电层。其中，第二导电层是多晶硅层。
在步骤316中，图案化第二导电层和第二介电层，以暴露出部分的栅极结构、漏区与部分的第一电容器结构以形成与漏区电性相连的第二电容器结构。然后，在步骤318中，在源区、栅极结构、第二电容器结构和第一电容器结构暴露出的部分上形成金属硅化物层。其中，该金属硅化物的形成是通过金属与多晶硅进行反应而产生的。
大体上而言，本发明的动态随机存储器单元只增加了5％的工艺步骤。这是由于本发明虽然增加了额外的电容器结构，但该增加的结构仍可以使用目前的动态随机存储器工艺。因此可很容易就可以将本发明的一较佳实施例与现有工艺结合，并且不需要太多的成本。
任何本领域的技术人员可以在了解之后，随时以本发明的揭露为基础设计出其它工艺或是结构来达到与本实施方法相同的目的或是相同的优点。虽然本发明已经以较佳实施例揭露如上，然而其并非用以限定本发明，任何本领域的技术人员在不脱离本发明的精神和范围内，当可作各种的改变与改进，因此本发明的保护范围以后附的权利要求书的界定为准。

Claims (10)

1.一种动态随机存储器单元，至少包含：
晶体管单元，位于衬底上，该晶体管单元至少包含源极、漏极和栅极结构；以及
电容器单元，该电容器单元至少包含：
第一电容电极板，位于该衬底上且与该漏极电性相连；
第一介电层，位于该第一电容电极板上；
第二电容电极板，位于该第一介电层上，其中该第一电容电极板、该第一介电层、该第二电容电极板形成第一电容器结构；
第二介电层，位于该第二电容电极板上；
第三电容电极板，位于该第二介电层上，其中该第三电容电极板与该漏极电性相连且通过该第二介电层与该第二电容电极板绝缘，其中该第二电容电极板、该第二介电层及该第三电容电极板之间形成第二电容器结构；以及
第三介电层，位于该第三电容电极板和该栅极之间，其中该第三介电层用来绝缘该第三电容电极板和该栅极，其中该第一电容器结构与该第二电容器结构共用该漏极。
2.根据权利要求1所述的动态随机存储器单元，其特征在于，还包含金属硅化物层，位于所述源极与所述栅极结构上。
3.根据权利要求1所述的动态随机存储器单元，其特征在于，所述第一与第二介电层可以是氧化硅层、氮化硅层、氧化铝层或氧化锆层。
4.根据权利要求1所述的动态随机存储器单元，其特征在于，还包含金属硅化物层，位于所述第二电容电极板的外露部分，用以电性连接该电容器单元与金属接点。
5.根据权利要求1所述的动态随机存储器单元，其特征在于，所述第一电容电极板是所述衬底上的反型层电荷区。
6.根据权利要求1所述的动态随机存储器单元，其特征在于，所述第二与第三电容电极板用多晶硅制造。
7.一种制造动态随机存储器单元的方法，至少包含以下步骤：
提供半导体衬底，其上具有第一电极板；
形成第一介电层与第一导电层在该衬底上；
图案化该第一介电层和该第一导电层，以形成栅极结构和第一电容器结构；
在该衬底上的该栅极结构旁形成源区和漏区；
形成第二介电层在该栅极结构、该第一电容器结构、和该衬底上；
蚀刻该第二介电层，以在该栅极结构与该第一电容器结构之间暴露出该漏区；
形成第二导电层在该栅极结构、该第一电容器结构、该源区和该漏区上；
图案化该第二导电层和该第二介电层，以暴露出部分的该栅极结构、该源区与部分的该第一电容器结构以形成与漏区电性相连的第二电容器结构，其中该第一电容器结构与该第二电容器结构共用该漏区；以及
形成金属硅化物层在该源区、该栅极结构、该第二电容器结构和该第一电容器结构暴露出的部分上。
8.根据权利要求7所述的方法，其特征在于，所述第二介电层是氧化硅层、氮化硅层、氧化铝层或氧化锆层。
9.根据权利要求7所述的方法，其特征在于，所述第一与第二导电层是多晶硅层。
10.根据权利要求7所述的方法，其特征在于，还包括在该栅极结构和该第二电容器结构的侧壁上形成多个间隙壁层。
CN2007103083345A 2007-08-31 2007-12-29 动态随机存储器单元及其制造方法 Active CN101378064B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/896,418 US7977726B2 (en) 2007-08-31 2007-08-31 DRAM cell with enhanced capacitor area and the method of manufacturing the same
US11/896,418 2007-08-31

Publications (2)

Publication Number Publication Date
CN101378064A CN101378064A (zh) 2009-03-04
CN101378064B true CN101378064B (zh) 2010-09-08

Family

ID=40406031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103083345A Active CN101378064B (zh) 2007-08-31 2007-12-29 动态随机存储器单元及其制造方法

Country Status (2)

Country Link
US (2) US7977726B2 (zh)
CN (1) CN101378064B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8958037B2 (en) * 2009-05-29 2015-02-17 Sharp Kabushiki Kaisha Liquid crystal display element comprising at least two insulating layers having different dielectric constants and at least two pixel regions which differ in shapes of equipotential lines
CN102081962B (zh) * 2009-11-26 2013-06-12 复旦大学 一种增益单元eDRAM单元、存储器及操作方法
CN102081963B (zh) * 2009-11-26 2013-06-12 复旦大学 带MOS电容的增益单元eDRAM单元、存储器及制备方法
US9793338B2 (en) * 2010-07-16 2017-10-17 X-Fab Semiconductor Foundries Ag Capacitor structures for semiconductor device
US9012966B2 (en) * 2012-11-21 2015-04-21 Qualcomm Incorporated Capacitor using middle of line (MOL) conductive layers
US9997520B2 (en) 2015-07-31 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with capacitor and method for forming the same
CN106876387B (zh) * 2017-02-17 2020-01-10 京东方科技集团股份有限公司 一种阵列基板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385858A (en) * 1992-07-23 1995-01-31 Nec Corporation Method for fabricating semiconductor device having memory cell of stacked capacitor type
US5451537A (en) * 1994-08-12 1995-09-19 Industrial Technology Research Institute Method of forming a DRAM stack capacitor with ladder storage node
CN1378262A (zh) * 2001-03-30 2002-11-06 华邦电子股份有限公司 动态随机存储器电容器的制造方法
US6847076B1 (en) * 2003-10-01 2005-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Enhanced retention time for embedded dynamic random access memory (DRAM)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6423685A (en) * 1987-07-20 1989-01-26 Sony Corp Horizontal deflecting output circuit
JPH1027884A (ja) 1988-07-08 1998-01-27 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US4864464A (en) 1989-01-09 1989-09-05 Micron Technology, Inc. Low-profile, folded-plate dram-cell capacitor fabricated with two mask steps
JP3399432B2 (ja) * 1999-02-26 2003-04-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385858A (en) * 1992-07-23 1995-01-31 Nec Corporation Method for fabricating semiconductor device having memory cell of stacked capacitor type
US5451537A (en) * 1994-08-12 1995-09-19 Industrial Technology Research Institute Method of forming a DRAM stack capacitor with ladder storage node
CN1378262A (zh) * 2001-03-30 2002-11-06 华邦电子股份有限公司 动态随机存储器电容器的制造方法
US6847076B1 (en) * 2003-10-01 2005-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Enhanced retention time for embedded dynamic random access memory (DRAM)

Also Published As

Publication number Publication date
US8084321B2 (en) 2011-12-27
US7977726B2 (en) 2011-07-12
US20090057741A1 (en) 2009-03-05
CN101378064A (zh) 2009-03-04
US20110230023A1 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
CN101378064B (zh) 动态随机存储器单元及其制造方法
EP0112670B1 (en) Semiconductor memory device having stacked capacitor-tape memory cells
US5444653A (en) Semiconductor memory device with stack type memory cell
US5223447A (en) DRAM-cell having an isolation merged trench and its method of manufacture
US5482885A (en) Method for forming most capacitor using poly spacer technique
US7009238B2 (en) Deep-trench capacitor with hemispherical grain silicon surface and method for making the same
US6291286B1 (en) Two-step strap implantation of making deep trench capacitors for DRAM cells
US6251722B1 (en) Method of fabricating a trench capacitor
US5429979A (en) Method of forming a dram cell having a ring-type stacked capacitor
US5492848A (en) Stacked capacitor process using silicon nodules
CN109786381B (zh) 存储器元件及其制作方法
US6080621A (en) Method of manufacturing dynamic random access memory
US5700708A (en) Process for fabricating storage capacitor for DRAM memory cell
US7332390B2 (en) Semiconductor memory device and fabrication thereof
US5867362A (en) Storage capacitor for DRAM memory cell
US20100012996A1 (en) Dynamic random access memory structure
US6797557B2 (en) Methods and systems for forming embedded DRAM for an MIM capacitor
GB2238659A (en) Stack capacitors for dram cells
US7993985B2 (en) Method for forming a semiconductor device with a single-sided buried strap
US6586312B1 (en) Method for fabricating a DRAM capacitor and device made
CN100388419C (zh) 形成沟槽电容于衬底的方法及沟槽电容
US5719419A (en) Capacitor structure for a dynamic random access memory cell
US6376300B1 (en) Process of manufacturing trench capacitor having a hill structure
US6268245B1 (en) Method for forming a DRAM cell with a ragged polysilicon crown-shaped capacitor
CN109427687B (zh) 半导体元件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant