CN101369999A - 递归式离散傅立叶处理器单核心装置及其应用 - Google Patents

递归式离散傅立叶处理器单核心装置及其应用 Download PDF

Info

Publication number
CN101369999A
CN101369999A CNA2007101419741A CN200710141974A CN101369999A CN 101369999 A CN101369999 A CN 101369999A CN A2007101419741 A CNA2007101419741 A CN A2007101419741A CN 200710141974 A CN200710141974 A CN 200710141974A CN 101369999 A CN101369999 A CN 101369999A
Authority
CN
China
Prior art keywords
discrete
centerdot
prime
order
sigma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101419741A
Other languages
English (en)
Inventor
范伦达
林进灯
余远渠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elan Microelectronics Corp
Original Assignee
Elan Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elan Microelectronics Corp filed Critical Elan Microelectronics Corp
Priority to CNA2007101419741A priority Critical patent/CN101369999A/zh
Publication of CN101369999A publication Critical patent/CN101369999A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Complex Calculations (AREA)

Abstract

一种递归式离散傅立叶处理器单核心装置及其应用,该装置用以将一离散输入转换为一离散输出。该转换为以柴比雪夫多项式为基准的改良式高尔赤乐算法来实现,利用精简式输入序列技巧将离散傅立叶转换分解为离散余弦转换与离散正弦转换,进一步化约成可供傅立叶正转换及反转换共享的硬件核心。本发明的单核心装置应用于双声多频检测器可达成高信道密度、低运算周期、低操作频率及低功率消耗。

Description

递归式离散傅立叶处理器单核心装置及其应用
技术领域
本发明有关离散傅立叶转换(DFT),特别是关于一种可正反转共享的递归式离散傅立叶处理器单核心装置。
背景技术
DFT已广泛应用于离散时间信号处理及通信系统的分析、设计与实现,例如双声多频(DTMF)应用。使用直接DFT法需要巨大的电路和巨量的运算,例如对一个长度为N的输入而言,即需要总数约4N2个的加法器和乘法器。为了降低运算复杂度,快速且简单地实现DFT的正转换和反转换变得越来越重要。现有DFT运算的结构可大致分为4类:以递归式算法为基础的架构、以蝴蝶型为基础的架构、以只读存储器(ROM)操作为基础的结构、以乘法器-积分器为基础的结构。建立在蝴蝶型基础上的DFT架构是目前较常见的解决方案,然而蝴蝶模块系统的运算结果都为针对同一窗口下的所有频率作运算,同时其运算窗口点数必须是2的幕次方,这导致在某些应用上浪费过多的硬件面积、计算时间与整体系统的能量损耗。已广为周知的,建立在递归式算法基础上的DFT架构比其它几种方法在实现时更具有面积效率。另一种实现系统的方式应用数字信号处理器,此方式可以保持研发过程的弹性,但是会导致过大的芯片面积及能量耗损。递归式高尔赤乐(Goertzel)结构可以节省运算,同时简化硬件实现的复杂度。快速傅立叶转换(FFT)虽然可以方便地检测音频信号中的单个或多个音调,但在只需检测少数几个频率时,高尔赤乐演算比FFT所需的中央处理器资源更少、运算速度更快。经过z转换,现有的一阶高尔赤乐转移函数为
1 - W k N z - 1 1 - 2 cos θ k z - 1 + z - 2 - - - [ EQ - 1 ]
其中,WN≈e-j(2π/N),N为自然数。对应此高尔赤乐运算的一阶递归式DFT结构需要较大量的乘法运算,如果将公式EQ-1修改为二阶转移函数,则可以图1所示的二阶递归式DFT结构减少一半乘法运算的数量。但是,此高尔赤乐递归式算法有运算周期时间长的缺点,在近代极需高信道运算效能的应用上,将造成瓶颈,且整体系统的能量损耗也是极需改善的重要课题。
中国台湾专利公告编号409212提出一种“功率及面积有效的快速傅立叶转换处理器”,采用大于4点矩阵型蝴蝶模块架构及只读式存储器架构。但此处理器需要消耗较大的芯片面积,同时需要较长的运算瓶颈时间,而且只能应用在2的幕次方输入点数。中国台湾专利公告编号418362提出一种“具有平行格架构的快速傅立叶转换装置”,采用类余弦转换与类正弦转换的平行运算减少对减法器及加法器的硬件需求。但此装置针对同一窗口中的所有频率点数进行运算,需要消耗较大的芯片面积。中国台湾专利公告编号265503提出一种“二维反离散余弦转换装置”,采用N×N矩阵及管线型乘法器以降低运算时钟脉冲周期数。但此装置仍然需要消耗较大的芯片面积,同时需要较长的运算瓶颈时间,而且只能应用在反离散余弦转换。中国台湾专利公告编号522315提出一种“利用离散哈特利转换来计算离散傅立叶转换及其反转换的装置”,采用哈特利转换及矩阵型架构对同一窗口中的所有频率点数作运算,仍然需要消耗较大的芯片面积,同时需要较长的运算瓶颈时间,而且只能应用在2的幕次方输入点数。中国台湾专利公告编号564628提出一种“网际网络上的多方语音通话系统及其方法”,应用声音信息包处理器对网络上的多方语音通话系统作两个以上的信道作传输接口,其系统架构随信道数线性增加。中国台湾专利公告编号I224263号提出一种“管线简易FFT/IFFT处理器”,采用矩阵及管线型乘法器对同一窗口中的所有频率点数作运算,需要消耗较大的芯片面积,同时需要较长的运算瓶颈时间。中国台湾专利公开编号200534121提出一种“快速傅立叶转换架构及方法”,采用蝴蝶矩阵对同一窗口中的所有频率点数作运算,需要消耗较大的芯片面积,同时需要较长的运算瓶颈时间。中国台湾专利公开编号20060107提出一种“快速傅立叶转换处理器及其动态调整方法及基数-8的快速傅立叶转换算法”,采用8点矩阵型蝴蝶模块架构重复运算,需要消耗较大的芯片面积,同时需要较长的运算瓶颈时间。中国台湾专利公开编号200602902提出一种“快速傅立叶转换方法”,仍需较长的运算时间。V.V.Cizek在IEEE Int.Conf.Acoustics,Speech,and Signal Processing中发表的“Recursive calculation ofFourier transform of discrete signal”,虽然采用递归式架构,但其运算时间较长,且无提出硬件实现的应用。T.E.Curtis and M.J.Curtis在IEE Colloquiumon Signal Processing Applications of Finite Field Mathematics中发表的“Recursive implementation of pome radix and composite radix Fouriertransforms”,虽然采用递归式架构,但其运算时间较长,且无提出硬件实现的应用。Z.Wang G.A.Jullien and W.C.Miller在IEEE Signal Proccsing中发表的“Recursive algorithms for the forward and inverse discrete cosine transformwith arbitrary length”,虽然采用递归式架构,但其运算时间较长,且无提出硬件实现的应用。M.F.Aburdene,J.Zheng and R.J.Kozick在IEEE SignalProcesing Lett中发表的“Computation of discrete cosine transform usingClenshaw′s recurrence formula”,虽然采用递归式架构,但其运算时间较长,而且只提出余弦转换硬件实现的应用。J.F.Yang and F.K.Chen在ElsevierScience B.V.,Signal Processing中发表的“Recumve discrete Fourier transformwith unified IlR filter structures”,虽然采用递归式架构,但其运算时间较长,而且只提出离散式傅立叶转换硬件实现的应用,而未提出反转换。C.H.Chen,B.D.Liu,J.F.Yang,and l.L.Wang,在IEEE Trans.Signal Processing中发表的“Efficient recursive structures for forward and inverse discrete cosinetransform”,虽然采用递归式架构,但其运算时间较长。L.D.Van and C.C.Yang在IEEE Int.Symp.Circuits Syst中发表的“High-speed area-efficientrecursive DFT/IDFT architectures”,虽然改善了运算瓶颈时间,但其在相同的运算时间下只达到较少声音信道的运算效能。C.P.Fan and G.A.Su在IEEE Asia-Pacific Corf.Circuits Syst中发表的“Novel recursive discrete FourierTransform with compact architecture”,虽然采用递归式架构,但其运算时间较长,而且只提出离散式傅立叶转换硬件实现的应用,而未提出反转换。S.L.Gay,J.Hanung,and G.L.Smith在IEEE Int.Conf.Acoustics,Speech,andSignal Processing中发表的“Algorithms for muti-channel DTMF detection forthe WE DSP32 family”,虽然提出DTMF电话系统的硬件实现架构,但其采用数字信号处理器的韧体实现方式运算时间较长,消耗能量也较多。J.P.Min,J.L.Sang and U.Y.Dal在The 30th Annual Conf.Of the IEEE IndustrialElectronics Society中发表的“Signal detection and analysis of DTMF detectorwith quick Fourier transform”,虽然提出DTMF电话系统的硬件实现架构,但其采用数字信号处理器的韧体实现方式运算时间较长,消耗能量也较多。
发明内容
本发明的目的之一,在于提出一种执行离散傅立叶转换的装置和方法。
特别地,本发明的目的之一,在于提出一种低运算周期及高能量利用率的递归式离散傅立叶处理器单核心装置及其方法。
本发明的目的之一,也在于提出一种可正反转共享的递归式离散傅立叶处理器单核心装置及其方法。
本发明的目的之一,也在于提出一种可应用于DTMF检测器的离散傅立叶处理器。
本发明的可正反转共享的递归式离散傅立叶处理器核心装置,用以将一离散输入x[n],n=0,1,2,……,N-1,转换为一离散输出X[k],k=0,1,2,……,N-1,N为自然数,所述核心装置包括:一离散余弦转换单元,用以将一第一精简输入 r k [ n ] = x ′ [ n ] + W N - k · x ′ [ N - 1 - n ] 转换为一离散余弦转换输出 X DCT [ k ] = Σ n = 0 N / 2 - 1 ( r k [ n ] ) · cos ( 2 πkn N ) ; 一离散正弦转换单元,用以将一第二精简输入 s k [ n ] = x ′ [ n ] - W N - k · x ′ [ N - 1 - n ] 转换为一离散正弦转换输出 X DST [ k ] = - Σ n = 0 N / 2 - 1 ( s k [ n ] ) · sin ( 2 πkn N ) ; 以及一加法器,用以结合XDCT[k]和XDST[k]产生X[k]=XDCT[k]+jXDST[k], j = - 1 ; 其中,x′[n]与x[n]符合关系式 Σ n = 0 N - 1 x [ n ] · W N kN = Σ n = 0 N / 2 - 1 x ′ [ n ] · W N kn + Σ n = 0 N / 2 - 1 x ′ [ N - 1 - n ] · W N k ( N - 1 - n ) , W N - k ≈ e - j ( 2 πk / N ) .
本发明的可正反转共享的递归式离散傅立叶转换方法,用以将一离散输入x[n],n=0,1,2,……,N-1,转换为一离散输出X[k],k=0,1,2,……,N-1,N为自然数,所述方法包括下列步骤:
(a)转换一第一精简输入 r k [ n ] = x ′ [ n ] + W N - k · x ′ [ N - 1 - n ] 成为一离散余弦转换输出 X DCT [ k ] = Σ n = 0 N / 2 - 1 ( r k [ n ] ) · cos ( 2 πkn N ) ;
(b)转换一第二精简输入 s k [ n ] = x ′ [ n ] - W N - k · x ′ [ N - 1 - n ] 成为一离散正弦转换输出 X DST [ k ] = - Σ n = 0 N / 2 - 1 ( s k [ n ] ) · sin ( 2 πkn N ) ; 以及
(c)结合XDCT[k]和XDST[k]产生X[k]=XDCT[k]+jXDST[k], j = - 1 ;
其中,x′[n]与x[n]符合关系式
Σ n = 0 N - 1 x [ n ] · W N kN = Σ n = 0 N / 2 - 1 x ′ [ n ] · W N kn + Σ n = 0 N / 2 - 1 x ′ [ N - 1 - n ] · W N k ( N - 1 - n ) ,
W N - k ≈ e - j ( 2 πk / N ) .
本发明的可正反转共享的递归式离散傅立叶处理器,用以将一离散输入x[n],n=0,1,2,……,N-1,转换为一离散输出X[k],k=0,1,2,……,N-1,N为自然数,所述处理器包括:一输入单元,用以从x[n]产生x′[n]和x′[N-1-n],其中,x′[n]与x′[N-1-n]符合关系式
Σ n = 0 N - 1 x [ n ] · W N kN = Σ n = 0 N / 2 - 1 x ′ [ n ] · W N kn + Σ n = 0 N / 2 - 1 x ′ [ N - 1 - n ] · W N k ( N - 1 - n ) , W N - k ≈ e - j ( 2 πk / N ) ;
以及一递归式离散傅立叶转换单元,用以执行运算
X [ k ] = Σ n = 0 N / 2 - 1 x ′ [ n ] · W N kn + Σ n = 0 N / 2 - 1 x ′ [ N - 1 - n ] · W N k ( N - 1 - n ) .
本发明的可正反转共享的递归式离散傅立叶处理器,用以将一离散输入序列转换为一离散输出序列,所述处理器包括:一输入单元,用以从所述离散输入序列产生一精简式输入序列;以及一递归式离散傅立叶转换单元,用以从所述精简式输入序列产生所述离散输出序列,所述递归式离散傅立叶转换单元包含一第一递归式运算组件用以利用所述精简式输入序列执行一离散余弦转换,以及一第二递归式运算组件用以利用所述精简式输入序列执行一离散正弦转换;其中,所述递归式离散傅立叶转换单元在正转换时具有一第一转换函数,在反转换时具有一第二转换函数,所述第一及第二转换函数之间具有一比例关系。
根据本发明,一种改良的高尔赤乐结构被用来实现DFT,利用精简式输入减少DFT的运算量,DFT被分解为离散余弦转换(DCT)与离散正弦转换(DST)的组合,以柴比雪夫(Chebyshev)多项式进一步简化DCT和DST的转移函数,对应此二转移函数的硬件经分离技巧得到可正反转共享的递归式离散傅立叶处理器单核心装置。正转换和反转换的转移函数只相差一个尺度比,因此只要单一核心装置即可完成正转换和反转换,大幅缩减应用时的芯片面积。此单核心装置应用于DTMF检测器改善了信道密度、运算时间及功率消耗,同时还降低了实际芯片的操作频率。
附图说明
图1为现有的高尔赤乐转换的硬件实现架构;
图2为本发明的DCT转换硬件实现架构;
图3为本发明的DST转换硬件实现架构;
图4为本发明的DFT正转换硬件实现架构;
图5为本发明的DFT反转换硬件实现架构;
图6为现有DTMF检测器的方块图;
图7为本发明的应用于DTMF检测器的单核心架构;
图8为噪声信道模型;以及
图9绘示现有的二阶高尔赤乐运算架构与本发明的运算架构以图8的噪声信道模型仿真后得到的曲线。
主要组件符号说明:
10    加法器
12    乘法器
14    存储器
20    输入单元
202   多任务器
204   双接口SRAM
22    递归式DFT单元
220   乘法器
222   减法器
224   加法器
226   DST运算组件
228   DCT运算组件
24    控制单元
30    发射器
32    AWGN信道
34    接收器
具体实施方式
一个N点离散傅立叶转换可以定义为
y [ k ] = Σ n = 0 N - 1 x [ n ] · W N kn - - - [ EQ - 2 ]
其中,x[n]为输入,y[k]为输出。运用精简式输入序列,将n=0,......,N-1的序列分为两组n=0,......,N/2-1的序列,进一步分解公式EQ-2成为DCT与DST的组合
y [ k ] = Σ n = 0 N / 2 - 1 x ′ [ n ] · W N kn + Σ n = 0 N / 2 - 1 x ′ [ N - 1 - n ] · W N k ( N - 1 - n )
      = Σ n = 0 N / 2 - 1 ( x ′ [ n ] + W N - k · x ′ [ N - 1 - n ] ) · cos ( 2 πkn N ) + j Σ n = 0 N / 2 - 1 ( - x ′ [ n ] + W N - k · x ′ [ N - 1 - n ] ) · sin ( 2 πkn N )
      = y DCT [ k ] + j y DST [ k ] - - - [ EQ - 3 ]
分别考虑DCT与DST
y DCT [ k ] = Σ n = 0 N / 2 - 1 ( x ′ [ n ] + W N - k · x ′ [ N - 1 - n ] ) · cos ( 2 πkn 20 N )
         = Σ n = 0 N / 2 - 1 r k [ n ] · cos ( 2 πkn N ) = ( - 1 ) k · g N / 2 - 1 ( k )
y DST [ k ] = - Σ n = 0 N / 2 - 1 ( x ′ [ n ] - W N - k · x ′ [ N - 1 - n ] ) · sin ( 2 πkn 25 N )
         = Σ n = 0 N / 2 - 1 r k [ n ] · cos ( 2 πkn N )
其中
r k [ n ] = x ′ [ n ] + W N - k · x ′ [ N - 1 - n ]
g ( N / 2 ) - 1 ( k ) = Σ n = 0 ( N / 2 ) - 1 r k [ ( ( N / 2 ) - 1 - n ] · cos ( 2 πk ( n + 1 ) N )
s k [ n ] = - ( x ′ [ n ] - W N - k · x ′ [ N - 1 - n ] ) - - - [ EQ - 4 ]
h N / 2 - 1 ( k ) = Σ n = 0 N / 2 - 1 s k [ N / 2 - 1 - n ] · sin ( 2 πk ( n + 1 ) N )
以柴比雪夫多项式
cos(rθ)=2cos((r-1)θ)·cosθ-cos((r-2)θ)
sin(rθ)=2sin((r-1)θ).cosθ-sin((r-2)θ)                              [EQ-5]
代入公式EQ-4,化简得到DCT与DST的转移函数
DCT : g ( k , z ) r k ( z ) = cos θ k - z - 1 1 - 2 cos θ k z - 1 + z - 2 - - - [ EQ - 6 ]
DST : h ( k , z ) s k ( z ) = sin θ k 1 - 2 cos θ k z - 1 + z - 2 - - - [ EQ - 7 ]
依据公式EQ-6及EQ-7,得到如图2及图3所示的硬件实现架构。
将图2及图3的乘法器及加法器分别以Tm和Ta表示,运用分离技巧切割图2中的最关键线路2Tm+3Ta,将图2及图3的硬件实现架构整合成图4,使最关键线路减少为Tm+2Ta,再以相同的推导方式得出反转换的硬件实现架构如图5。特别地,在图4及图5的正转换及反转换运算架构中运用离散式存储器架构,在最关键线路插入离散式存储器14作重排,以提升运算速度。
参照图4及图5,可以发现除了输出前的一个尺度比以外,图4和图5的正反转硬件完全一样,因此,此装置只需要一个就可以完成正转换与反转换,在应用时可以缩减实际芯片的尺寸。
此递归式离散傅立叶处理器单核心装置应用在语音信息包(VoP)网络上,可以快速增加信道密度。经实际仿真,使用0.13μm微米制造工艺的芯片,在1.2V的工作电压与20MHz的操作频率下,仅消耗9.77mW,即可达到128信道的数据量,消耗功率远低于传统的信号处理器建构的装置。
在电话线路中,DTMF检测器需提供频带译码给14个不同的运算,包括6个106点时框(frame)和8个212点时框,如图6所示,压缩后的脉码调变信号经指数-线性转换及多声道数字信号流后进入缓冲器,再由各个不同频率的检测群组译码后,经判断逻辑产生检测结果。此DTMF检测器使用现有的高尔赤乐算法,需要2346个时钟脉冲周期才能完成一个完整窗口的运算量。
将前述递归式离散傅立叶处理器单核心装置应用在此DTMF检测器,建立起如图7所示的离散傅立叶处理器,包括输入单元20及递归式DFT单元22,控制单元24根据时钟脉冲Clock、起始信号Start和重设信号Reset操作输入单元20及递归式DFT单元22。输入单元20具有双端口静态随机存储器和多任务器202,信号x[n]进入输入单元20后经多任务器202转换成x’[n],以及经双接口SRAM204延迟成x’[N-1-n],再提供给递归式DFT单元22进行运算,经乘法器220、加法器224和减法器222预运算后,产生sk[n]和rk[n]提供给递归式运算组件(PE),经PEDST 226(如图3)和PEDCT 228(如图2)运算产生y[k]。
以图8的噪声信道模型仿真验证图7的实施例,发射器30发射信号经加成性白色高斯噪声(AWGN)信道32给接收器34,其与现有的二阶Goertzel验证结果绘示于图9。由图9可知,图7的实施例只需7个位就能达到DTMF检测器所要求的规格,比现有的二阶Goertzel架构少1个位,更比软件实现的16位信号处理器架构少了9个位,较详细的比较参照表1。本发明的单核心架构只需1233时钟脉冲周期,即可完成一个完整窗口的运算量,反观传统的高尔赤乐架构却需要2346个时钟脉冲周期。本发明改进了两倍的计算延迟时间,证明本发明比现有的二阶高尔赤乐演算架构更少,运算效果也更好。表1比较了三种现有运算架构与本发明的差异,显然地,与二阶高尔赤乐架构相比,本发明的单核心运算架构仅需一半的周期数便能完成相同的工作。
表1
 
参数 二阶高尔赤乐结构         V-Ys结构(核心型) Y-Cs结构(*FFR-DFT) 本发明结构
每一y[k]或x[n]的周期数     N N N N/2
N点DFT/IDFT的周期数    N2 N2 N2 N2/2
最大信道密度(TSMC 0.13μm) 64 64 64 128
时钟脉冲周期 Tm+3Ta Tm+2Ta 2Tm+5Ta Tm+2Ta
实数乘法器 6 4 6 6
*FFR-DFT:快速固定系数递归式DFT
前述离散傅立叶处理器可适用于非2的幂次方点的递归式运算,可应用在仅需要计算部分固定频率能量结果的场合,例如正交频率多任务的多滤波器与信道均衡器、心跳脉搏监视器及车速检测系统。
以上说明书有关于详细技术内容及其发明特征。熟习此领域的人士可基于所述的本发明的说明书及建议进行许多修改及替代而不脱离其特征。然而,虽然此等修改及替代并未在以上说明中完全揭示,但其实质上已涵盖在权利要求范围内。

Claims (10)

1.一种可正反转共享的递归式离散傅立叶处理器核心装置,用以将一离散输入x[n],n=0,1,2,……,N-1,转换为一离散输出X[k],k=0,1,2,……,N-1,N为自然数,所述核心装置包括:
一离散余弦转换单元,用以将一第一精简输入
r k [ n ] = x ′ [ n ] + W N - k · x ′ [ N - 1 - n ] 转换为一离散余弦转换输出
X DCT [ k ] = Σ n = 0 N / 2 - 1 ( r k [ n ] ) · cos ( 2 πkn N ) ;
一离散正弦转换单元,用以将一第二精简输入
s k [ n ] = x ′ [ n ] - W N - k · x ′ [ N - 1 - n ] 转换为一离散正弦转换输出
X DST [ k ] = - Σ n = 0 N / 2 - 1 ( s k [ n ] ) · sin ( 2 πkn N ) ; 以及
一加法器,用以结合XDCT[k]和XDST[k]产生X[k]=XDCT[k]+jXDST[k], j = - 1 ;
其中,x′[n]与x[n]符合关系式
Σ n = 0 N - 1 x [ n ] · W N kN = Σ n = 0 N / 2 - 1 x ′ [ n ] · W N kn + Σ n = 0 N / 2 - 1 x ′ [ N - 1 - n ] · W N k ( N - 1 - n ) ,
W N - k ≈ e - j ( 2 πk / N ) .
2.如权利要求1所述的核心装置,其中所述离散余弦转换单元包含:
一转移函数为 cos θ k - z - 1 1 - 2 cos θ k z - 1 + z - 2 ;
二乘法器及三加法器,配置成可执行g(k,z)的运算而产生 X DCT ′ [ k ] = X DCT [ k ] / ( - 1 ) k ; 以及
一离散式存储器,用以执行对
Figure A200710141974C000210
重排时序以加速运算。
3.如权利要求1所述的核心装置,其中所述离散正弦转换单元包含:
转移函数为 sin θ k 1 - 2 cos θ k z - 1 + z - 2 ;
二乘法器及二加法器,配置成可执行h(k,z)的运算而产生XDST[k];以及
一离散式存储器,用以执行对XDST[k]重排时序以加速运算。
4.如权利要求1所述的核心装置,其中所述离散余弦转换单元与离散正弦转换单元协同执行一傅立叶正转换或可协同执行一傅立叶反转换。
5.一种可正反转共享的递归式离散傅立叶转换方法,用以将一离散输入x[n],n=0,1,2,……,N-1,转换为一离散输出X[k],k=0,1,2,……,N-1,N为自然数,其中所述方法包括下列步骤:
(a)转换一第一精简输入 r k [ n ] = x ′ [ n ] + W N - k · x ′ [ N - 1 - n ] 成为一离散余弦转换输出 X DCT [ k ] = Σ n = 0 N / 2 - 1 ( r k [ n ] ) · cos ( 2 πkn N ) ;
(b)转换一第二精简输入 s k [ n ] = x ′ [ n ] - W N - k · x ′ [ N - 1 - n ] 成为一离散正弦转换输出 X DST [ k ] = - Σ n = 0 N / 2 - 1 ( s k [ n ] ) · sin ( 2 πkn N ) ; 以及
(c)结合XDCT[k]和XDST[k]产生X[k]=XDCT[k]+jXDST[k], j = - 1 ;
其中,x′[n]与x[n]符合关系式
Σ n = 0 N - 1 x [ n ] · W N kN = Σ n = 0 N / 2 - 1 x ′ [ n ] · W N kn + Σ n = 0 N / 2 - 1 x ′ [ N - 1 - n ] · W N k ( N - 1 - n ) ,
W N - k ≈ e - j ( 2 πk / N ) .
6.如权利要求5所述的方法,其中步骤(a)包括依据转移函数 cos θ k - z - 1 1 - 2 cos θ k z - 1 + z - 2 进行运算;其中步骤(b)包括依据转移函数
Figure A200710141974C00041
进行运算;其中步骤(a)及(b)协同执行一傅立叶正转换;其中步骤(a)及(b)协同执行一傅立叶反转换。
7.一种可正反转共享的递归式离散傅立叶处理器,用以将一离散输入x[n],n=0,1,2,……,N-1,转换为一离散输出X[k],k=0,1,2,……,N-1,N为自然数,其中所述处理器包括:
一输入单元,用以从x[n]产生x′[n]和x′[N-1-n],其中,x′[n]与x′[N-1-n]符合关系式
Σ n = 0 N - 1 x [ n ] · W N kN = Σ n = 0 N / 2 - 1 x ′ [ n ] · W N kn + Σ n = 0 N / 2 - 1 x ′ [ N - 1 - n ] · W N k ( N - 1 - n ) ,
W N - k ≈ e - j ( 2 πk / N ) ; 以及
一递归式离散傅立叶转换单元,用以执行运算
X [ k ] = Σ n = 0 N / 2 - 1 x ′ [ n ] · W N kn + Σ n = 0 N / 2 - 1 x ′ [ N - 1 - n ] · W N k ( N - 1 - n ) .
8.如权利要求7所述的递归式离散傅立叶处理器,其中所述输入单元包括:
一多任务器,用以接收x[n]及输出x′[n];以及
一存储器,用以接收x[n]及输出x′[N-1-n]。
9.如权利要求7所述的递归式离散傅立叶处理器,其中所述递归式离散傅立叶转换单元包括:
一乘法器,用以将x′[N-1-n]乘上
Figure A200710141974C00045
产生信号m[N-1-n];
一第一加法器,用以将x′[n]加上m[N-1-n]产生
r k [ n ] = x ′ [ n ] + W N - k · x ′ [ N - 1 - n ] ;
一第二加法器,用以将x′[n]减去m[N-1-n]产生
s k [ n ] = x ′ [ n ] - W N - k · x ′ [ N - 1 - n ] ;
一离散余弦转换单元,用以将 r k [ n ] = x ′ [ n ] + W N - k · x ′ [ N - 1 - n ] 转换为一离散余弦转换输出 X DCT [ k ] = Σ n = 0 N / 2 - 1 ( r k [ n ] ) · cos ( 2 πkn N ) ;
一离散正弦转换单元,用以将 s k [ n ] = x ′ [ n ] - W N - k · x ′ [ N - 1 - n ] 转换为一离散正弦转换输出 X DST [ k ] = - Σ n = 0 N / 2 - 1 ( s k [ n ] ) · sin ( 2 πkn N ) ; 以及
一第三加法器,用以结合XDCT[k]和XDST[k]产生X[k]=XDCT[k]+jXDST[k], j = - 1 .
10.一种可正反转共享的递归式离散傅立叶处理器,用以将一离散输入序列转换为一离散输出序列,其中所述处理器包括:
一输入单元,用以从所述离散输入序列产生一精简式输入序列;以及
一递归式离散傅立叶转换单元,用以从所述精简式输入序列产生所述离散输出序列,所述递归式离散傅立叶转换单元包含一第一递归式运算组件用以利用所述精简式输入序列执行一离散余弦转换,以及一第二递归式运算组件用以利用所述精简式输入序列执行一离散正弦转换;
其中,所述递归式离散傅立叶转换单元在正转换时具有一第一转换函数,在反转换时具有一第二转换函数,所述第一及第二转换函数之间具有一比例关系;其中所述第一转换函数为
Figure A200710141974C00056
A为常数。
CNA2007101419741A 2007-08-17 2007-08-17 递归式离散傅立叶处理器单核心装置及其应用 Pending CN101369999A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007101419741A CN101369999A (zh) 2007-08-17 2007-08-17 递归式离散傅立叶处理器单核心装置及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101419741A CN101369999A (zh) 2007-08-17 2007-08-17 递归式离散傅立叶处理器单核心装置及其应用

Publications (1)

Publication Number Publication Date
CN101369999A true CN101369999A (zh) 2009-02-18

Family

ID=40413623

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101419741A Pending CN101369999A (zh) 2007-08-17 2007-08-17 递归式离散傅立叶处理器单核心装置及其应用

Country Status (1)

Country Link
CN (1) CN101369999A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104102137A (zh) * 2013-04-10 2014-10-15 罗伯特·博世有限公司 模型计算单元、控制设备以及用于计算基于数据的函数模型的方法
CN108982962A (zh) * 2018-04-26 2018-12-11 南京合智电力科技有限公司 适于接入多间隔电气量的保护、测量一体化系统及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104102137A (zh) * 2013-04-10 2014-10-15 罗伯特·博世有限公司 模型计算单元、控制设备以及用于计算基于数据的函数模型的方法
US10146248B2 (en) 2013-04-10 2018-12-04 Robert Bosch Gmbh Model calculation unit, control unit and method for calibrating a data-based function model
CN108982962A (zh) * 2018-04-26 2018-12-11 南京合智电力科技有限公司 适于接入多间隔电气量的保护、测量一体化系统及方法
CN108982962B (zh) * 2018-04-26 2020-11-20 南京合智电力科技有限公司 适于接入多间隔电气量的保护、测量一体化系统及方法

Similar Documents

Publication Publication Date Title
US6917955B1 (en) FFT processor suited for a DMT engine for multichannel CO ADSL application
CN100390782C (zh) 一种实时快速傅立叶变换电路
CN110765709A (zh) 一种基于fpga的基2-2快速傅里叶变换硬件设计方法
CN102025676A (zh) 一种1536点的fft/ifft实现方法及装置
Chang et al. An OFDM-specified lossless FFT architecture
Patil et al. Fpga implementation radix-2 dit fft using fixed point arithmetic and reduced arithmetic complexity
CN101369999A (zh) 递归式离散傅立叶处理器单核心装置及其应用
US7246143B2 (en) Traced fast fourier transform apparatus and method
CN110620566B (zh) 基于随机计算与余数系统相结合的fir滤波系统
KR100892292B1 (ko) 병렬 구조 및 파이프라인 방식을 이용한 Radix 2의4승 고속 푸리에 변환 프로세서
CN108628805A (zh) 一种低功耗的蝶形运算单元及处理方法、fft处理器
Wenqi et al. Design of fixed-point high-performance FFT processor
KR100762281B1 (ko) 고속 푸리에 변환 시스템의 메모리 주소 생성 방법 및 그를이용한 트위들 팩터 생성 장치
Vergara et al. A 195K FFT/s (256-points) high performance FFT/IFFT processor for OFDM applications
CN112597432A (zh) 基于fft算法的复序列互相关在fpga上的加速实现方法及系统
TW201227351A (en) Recursive modified discrete cosine transform and inverse discrete cosine transform system with a computing kernel of RDFT
Yuan et al. A 256-point dataflow scheduling 2× 2 MIMO FFT/IFFT processor for IEEE 802.16 WMAN
KR100576520B1 (ko) 반복 연산 기법을 이용한 가변 고속 푸리에 변환프로세서
Lai et al. High-performance RDFT design for applications of digital radio mondiale
CN110069746A (zh) 一种应用于td-lte中点数可变的ifft处理装置
CN107454030B (zh) 一种电力线宽带载波半并行发射机及其实现方法
CN206147622U (zh) 一种SoC系统中通用可配置加速单元的IP电路
TW200900962A (en) Single core device for recursive discrete Fourier processor capable of forward and inverse transforming and its application using the same
Jing et al. A configurable FFT processor
Venkatakanakadurga et al. Development of SDC–SDF Architecture for Radix-2 FFT

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090218