CN101364209A - 将数据屏蔽位传送到存储器装置的系统、方法和设备 - Google Patents

将数据屏蔽位传送到存储器装置的系统、方法和设备 Download PDF

Info

Publication number
CN101364209A
CN101364209A CNA2008101096580A CN200810109658A CN101364209A CN 101364209 A CN101364209 A CN 101364209A CN A2008101096580 A CNA2008101096580 A CN A2008101096580A CN 200810109658 A CN200810109658 A CN 200810109658A CN 101364209 A CN101364209 A CN 101364209A
Authority
CN
China
Prior art keywords
frame
byte
writing
memory device
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101096580A
Other languages
English (en)
Other versions
CN101364209B (zh
Inventor
K·S·贝恩斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101364209A publication Critical patent/CN101364209A/zh
Application granted granted Critical
Publication of CN101364209B publication Critical patent/CN101364209B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Storage Device Security (AREA)

Abstract

本发明的实施例一般涉及用于将数据屏蔽位传送到存储器装置的系统、方法和设备。在一些实施例中，一种集成电路包括用来将部分写命令发给易失存储器装置的逻辑。此外该集成电路可包括在N位宽的数据总线上将写帧传送到易失存储器装置的逻辑，其中所述写帧包括要在N位宽的数据总线上传送的一个或多个数据屏蔽位。

Description

将数据屏蔽位传送到存储器装置的系统、方法和设备
技术领域
本发明的实施例一般涉及集成电路领域，并且更具体而言，涉及用于将数据屏蔽位传送到存储器装置的系统、方法和设备。
背景技术
主机(如存储器控制器)可对其中屏蔽了一个或多个写数据字节的动态随机存取存储器装置(DRAM)执行部分写。在常规系统(如双数据速率(DDR)1、DDR2和DDR3)中，一个或多个专用的数据屏蔽引脚用来传送数据屏蔽位。通常，数据屏蔽引脚以与(例如在数据总线上的)数据引脚相同的频率转换(toggling)。常规的系统通常每数据字节通道使用一个数据屏蔽信号。因此，x4或x8装置可具有一个数据屏蔽引脚，而x16装置可具有两个数据屏蔽引脚。
发明内容
附图说明
在附图的图中通过示例而非限制的方式说明了本发明的实施例，在附图中相似的附图标记指相似的元件。
图1是说明了根据本发明的实施例实现的计算系统中的选择方面的高层框图。
图2说明了根据本发明的实施例的部分写帧格式的一个示例。
图3-5说明了其中屏蔽一个字节的部分写帧的三个示例。
图6-8说明了其中屏蔽至少两个字节的部分写帧的三个示例。
图9是说明了根据本发明的实施例在存储器装置中实现以支持部分写帧的逻辑的选择方面的电路图。
图10是说明了根据本发明的实施例用于将数据屏蔽位传送到存储器装置的方法的选择方面的流程图。
图11说明了根据本发明的实施例的用于x16装置的部分写帧格式的一个示例。
具体实施方式
本发明的实施例一般涉及用于将数据屏蔽位传送到存储器装置的系统、方法和设备。在一些实施例中，一个或多个数据屏蔽位被结合进入部分写帧并经由数据总线传送到存储器装置。因为数据屏蔽位经由数据总线传送，所以系统不需要(昂贵的)数据屏蔽引脚。此外，数据屏蔽位能由保护数据位的相同循环冗余校验(CRC)码覆盖。
图1是说明了根据本发明的实施例实现的计算系统中的选择方面的高层框图。在说明的实施例中，系统100包括主机110(如存储器控制器)和存储器装置120(如动态随机存取存储器装置或DRAM)。在备选实施例中，系统100可包括更多的元件、更少的元件和/或不同的元件。
命令/地址(C/A)通道102提供用于将命令和地址发送到存储器装置120的多个通道。DQ通道104提供双向读/写数据总线。CRC通道106提供双向总线以传送CRC校验和位。在备选实施例中，DQ通道104和/或CRC通道106可以是单向的。为描述简单起见，本发明的实施例参考x8存储器装置来进行描述。然而，应当理解，本发明的实施例可包括诸如x4、x16、x32等的其他装置数据宽度。
主机110控制往返于存储器装置120的数据传送。主机110包括部分写逻辑112(或为描述简单起见，逻辑112)。逻辑112使得主机110能在写数据帧中传送一个或多个数据屏蔽位。为说明简单起见，逻辑112作为单个逻辑块来说明。然而，应当理解，逻辑112提供的功能可通过不必配置在主机110上的逻辑来执行。
在一些实施例中，主机110在写帧包括数据屏蔽位时对部分写命令(例如Wm)进行编码，而在写帧不包括数据屏蔽位时对“正常”写(例如W)进行编码。术语“部分写帧”指的是包括一个或多数据屏蔽位以屏蔽该“部分写帧”的至少一部分的写帧。主机110不需要数据屏蔽引脚(或多个引脚)，因为数据屏蔽位通过数据总线(例如104)与部分写帧一起传递。此外，因为数据屏蔽位与数据位一起传递，所以他们可以由保护数据位的循环冗余校验(CRC)校验和而被保护。部分写数据帧的示例还将参考图2-8被进一步讨论。在一些实施例中，主机110作为一个或多个处理器而被集成到相同的管芯上。
主机110可包括CRC发生器114。在支持CRC使用的系统中，CRC发生器114生成本地CRC，该本地CRC可与来自存储器装置120的CRC校验和进行比较以确定被发送的数据是否已被破坏。此外，CRC被生成用于写事务并用写帧发送到存储器装置(在支持CRC使用的系统中)。
存储器装置120提供系统100的主系统存储器(的至少一部分)。在一些实施例中，存储器装置120是动态随机存取存储器装置(DRAM)。存储器装置120除了别的以外包括输入/输出(I/O)电路122和部分写逻辑124(或为引用简单起见，逻辑124)。I/O电路122包括适合于在一个或多个互连(诸如C/A 102、DQ 104和/或CRC106)上接收和/或发送信号的电路。为说明简单起见，I/O电路122作为单个逻辑块来说明。然而，应当理解，I/O电路122提供的功能可以通过不必配置在存储器装置120上的逻辑来执行。
逻辑124使得存储器装置120能将正常写帧(例如没有数据屏蔽位)或部分写帧(例如具有数据屏蔽位)写到核126。逻辑124可将事务解码为正常写(W)或部分写(Wm)。如果事务是Wm，则逻辑124使用由部分写帧提供的数据屏蔽位来屏蔽在部分写帧内的选择的数据位。逻辑124的选择方面还将参考图9进一步讨论。
图2说明了根据本发明的实施例的部分写帧格式的一个示例。在所示的实施例中，数据总线是八位宽度(例如DQ[7:0])并且各写帧具有八个用户间隔(UI)传送(例如UI0-UI7)。在备选实施例中，数据总线可具有不同的宽度(例如4、16、32等)和/或帧200可具有不同数量的UI。
在一些实施例中，在部分写事务期间，可在帧200中传送的数据的八个字节中的至少一个字节不需要在帧200中传送。这就是说，帧200的UI中的一个UI可用来传递数据屏蔽位，因为它不需要传递数据位(因为位被屏蔽)。在一些实施例中，第一UI(例如UI0)用来传递数据屏蔽位(例如八个数据屏蔽位)。让DMn表示一般的数据屏蔽位，则在DMn等于1时相应的字节-n被屏蔽。将数据屏蔽位映射到部分写帧的字节的示例还将参考图3-8进一步讨论。
在一些实施例中，部分写逻辑(例如图1所示的主机部分写逻辑112)实现了一个或多个关于部分写帧的字节的字节映射的规则。关于字节映射的规则可被选择以对实现规则的逻辑进行简化和/或优化。字节映射规则的示例将参考图3-8进行讨论。然而，应当理解，在备选实施例中，可使用不同的字节映射规则。
示例字节映射规则1
在一些实施例中，如果帧(如帧200)的字节中的一个字节被屏蔽，则剩余的字节(例如在具有八个字节的帧中的剩余的七个字节)按相继的顺序(例如按UI1至UI7)被指配。图3-5说明了其中屏蔽了一个字节的部分写帧的三个示例。参考图3，在帧300的UI0中，DM0被设置为一。因此，字节0被屏蔽并且字节1至7按相继的顺序被映射到UI1至UI7。
图4说明了其中DM1被设置为一的帧400。因为DM1被设置为一，所以字节1被屏蔽。因此，字节0被映射到UI1，并且字节2至7顺序地被映射到UI2至UI7。参考图5，在帧400的UI0中，DM2被设置为一。因此，字节0和字节1分别被映射到UI1和UI2。此外，字节3至7按相继的顺序被映射到UI3至UI7。
示例字节映射规则2
在一些实施例中，如果两个或两个以上字节被屏蔽(例如，如果设置两个或两个以上DM位时)，则被屏蔽字节的最低顺序的字节不被指配到帧中。剩余的字节(在所示示例中的剩余七字节)按相继的顺序被指配到UI1至UI7。该相继的顺序从UI1至UI7递增。
图6-8说明了其中屏蔽了至少两个字节的部分写帧的三个示例。参考图6，在帧600的UI0中，DM0、DM1和DM6设置为一。因此，字节0不被指配到帧600，字节1被指配到UI1并且字节6被指配到UI6。字节1至7按相继的顺序映射到UI1至UI7。在一些实施例中，指配给帧的屏蔽字节的位被设置为零(例如帧600中的字节1和6)。
图7说明了其中DM0和DM6设置为一的帧700。因此，字节0不被指配到帧700，并且字节1至7按相继的顺序映射到UI1至UI7。屏蔽的字节6的位设置为零，如UI6中所示。参考图8，在帧800的UI0中，DM1和DM7设置为一。因此，字节1不被指配到帧800。字节0至7(跳过未指配的字节1)按相继的顺序映射到UI1至UI7。在备选实施例中，可使用不同的规则将字节映射到部分写帧。
图9是说明了根据本发明的实施例在存储器装置中实现以支持部分写帧的逻辑的选择方面的电路图。逻辑900使得存储器装置(例如DRAM)能够在数据无论是按正常写帧还是按部分写帧到达时将数据适当地写到存储器核。在一些实施例中，以下的逻辑通过逻辑900实现。对于正常写帧，字节n被指配到UIn。对于部分写帧，字节n被指配到UIn或者UI(n+1)。在备选实施例中，逻辑900可实现不同的逻辑。在一些实施例中，存储器装置包括用于写帧中的数据的各字节的逻辑900的实例(例如在其中写帧包括八个字节的数据的实施例中的八个逻辑900的实例)。
逻辑900包括2:1复用器902。复用器902包括UIn输入(904)和UI(n+1)输入(906)。AND门(“与”门)908的输出为复用器902来选择输入。在一些实施例中，存储器装置将事务解码为W或Wm。如果事务是W，则DM_en等于零并且AND门908的输出为零。因此在帧为正常写帧时选择输入UIn。
如果事务为Wm，则DM_en等于一。如果所有小于“n”的DM位设置为零，则输入UI(n+1)被选择。如果一个或多个DM位设置为一，则输入UIn被选择。在备选实施例中，DRAM可实现不同的逻辑。
图10是说明了根据本发明的实施例用于将数据屏蔽位传送到存储器装置的方法的选择方面的流程图。参考过程框1002，主机(例如图1所示的主机110)将部分写命令(例如Wm)发给存储器装置(例如图1所示的存储器装置120)。在一些实施例中，主机为存储器控制器而存储器装置为DRAM。
参考过程框1004，主机在N位宽的数据总线(例如图1所示的DQ 104)上将部分写帧传送到易失存储器装置。在一些实施例中，部分写帧包括一个或多个数据屏蔽位以在部分写帧中屏蔽至少一些数据位。在一些实施例中，主机实现诸如以上参考图3-8所讨论的规则，以便确定数据字节的字节映射。此外，存储器装置包括适当地处理正常写帧和部分写帧的逻辑(例如图9所示的逻辑900)。
图11说明了根据本发明的实施例的用于x16装置的部分写帧格式的一个示例。帧1100包括八个UI(UI0至UI7)，其通过16位宽的数据总线传送。UI0包括DM位DM0至DM15。DM0至DM7覆盖通过DQ0至DQ15传送的数据位。类似地，DM8至DM15覆盖通过DQ8至DQ15传送的数据位。因此，在一些实施例中，用于x16装置的帧格式基本上相同于将两个x8帧堆叠，一个位于另一个之上。即，根据上述参考图3-8描述的规则，通过DQ0至DQ7传送的字节的字节映射通过DM0至DM7的值来确定。类似地，根据上述规则，通过DQ8至DQ15传送的字节的字节映射通过DM8至DM15的值来确定。在备选实施例中，用于x16装置的部分写帧格式可以不同。
本发明的实施例的元件还可作为用于存储机器可执行指令的机器可读介质来提供。机器可读介质可包括但不限于闪存、光盘、光盘-只读存储器(CDROM)、数字化视频光盘(DVD)ROM、随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁卡或光卡、传播媒体或用于存储电子指令的其他类型机器可读媒体。例如，本发明的实施例可作为计算机程序下载，该计算机程序可通过在载波或其他传播介质中体现的数据信号经由通信链路(例如调制解调器或网络连接)从远程计算机(例如服务器)传送到请求计算机(例如客户机)。
应当理解，整篇说明书中，对“一个实施例”或“实施例”的引用意味着结合实施例描述的具体特征、结构或特性包括在本发明的至少一个实施例中。因此，应当强调和理解，在本说明书的各种部分中对“实施例”或“一个实施例”或“备选实施例”的两个或两个以上引用不必指相同的实施例。而且，所述具体特征、结构或特性可以适当地结合在本发明的一个或多个实施例中。
类似地，应当理解，在前述对本发明的实施例的描述中，有时将各种特征集中在单个实施例、图或其描述中，以便简化公开内容，有助于对各种发明方面中的一个或多个方面进行理解。然而，该公开方法不能被解释为反映所要求的主题需要比各权利要求中清楚记载的特征更多的特征的意图。相反，如后附权利要求所反映的那样，发明方面要少于单个前述公开实施例的所有特征。因此，随说明书的具体实施方式所附的权利要求据此清楚地合并到说明书的具体实施方式部分中。

Claims (20)

1.一种集成电路，其包括：
将部分写命令发给易失存储器装置的逻辑；以及
在N位宽的数据总线上将写帧传送到所述易失存储器装置的逻辑，其中所述写帧包括要在所述N位宽的数据总线上传送的一个或多个数据屏蔽位。
2.如权利要求1所述的集成电路，其中所述写帧包括M个用户间隔(UI)传送，UI 0至UI M-1，并且所述一个或多个数据屏蔽位在UI0期间传送。
3.如权利要求2所述的集成电路，其中N等于八并且各UI传送包括一个字节的数字信息。
4.如权利要求3所述的集成电路，其中，如果所述字节中一个字节被屏蔽，则剩余的字节按相继的顺序被指配给所述写帧。
5.如权利要求4所述的集成电路，其中，如果两个或两个以上字节被屏蔽，则最低顺序的字节不被指配给所述写帧，并且剩余的字节按相继的顺序被指配给所述写帧。
6.如权利要求5所述的集成电路，其中M为八。
7.如权利要求2所述的集成电路，其中字节n被指配给UIn或UI(n+1)。
8.如权利要求1所述的集成电路，其中所述集成电路包括存储器控制器。
9.如权利要求1所述的集成电路，其中所述存储器装置为动态随机存取存储器装置。
10.一种易失存储器装置，其包括：
输入/输出电路，其接收来自N位数据总线的写帧，其中所述写帧包括一个或多个数据屏蔽位，而且，所述写帧包括M个用户间隔(UI)传送，UI 0至UI M-1，并且所述一个或多个数据屏蔽位在UI 0期间被传送；以及
对于各UI，2:1复用器用来将所述写帧解码为正常写帧或部分写帧。
11.如权利要求10所述的易失存储器装置，其中所述2:1复用器包括UIn输入和UI(n+1)输入。
12.如权利要求11所述的易失存储器装置，其中如果所述写帧为正常写帧，则选择所述UIn输入。
13.如权利要求11所述的易失存储器装置，其中如果所述写帧为部分写帧，则选择所述UI(n+1)输入。
14.如权利要求11所述的易失存储器装置，其中所述易失存储器装置包括动态随机存取存储器(DRAM)装置。
15.一种方法，其包括以下步骤：
将部分写命令发给易失存储器装置；以及
在N位宽的数据总线上将部分写帧传送到所述易失存储器装置，其中所述部分写帧包括一个或多个数据屏蔽位。
16.如权利要求15所述的方法，其中所述写帧包括M个用户间隔(UI)传送，UI 0至UI M-1，并且所述一个或多个数据屏蔽位在UI0期间被传送。
17.如权利要求16所述的方法，其中N等于八并且各UI传送包括一个字节的数字信息。
18.如权利要求17所述的方法，其中，如果所述字节中一个字节被屏蔽，则剩余的字节按相继的顺序被指配给所述写帧。
19.如权利要求17所述的方法，其中，如果两个或两个以上字节被屏蔽，则最低顺序的字节不被指配给所述写帧，并且剩余的字节按相继的顺序被指配给所述写帧。
20.如权利要求17所述的方法，其中M为八。
CN2008101096580A 2007-06-05 2008-06-05 用于传送数据屏蔽位的系统和方法 Expired - Fee Related CN101364209B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/758248 2007-06-05
US11/758,248 US8386676B2 (en) 2007-06-05 2007-06-05 Systems, methods, and apparatuses for transmitting data mask bits to a memory device

Publications (2)

Publication Number Publication Date
CN101364209A true CN101364209A (zh) 2009-02-11
CN101364209B CN101364209B (zh) 2012-07-18

Family

ID=40095751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101096580A Expired - Fee Related CN101364209B (zh) 2007-06-05 2008-06-05 用于传送数据屏蔽位的系统和方法

Country Status (5)

Country Link
US (1) US8386676B2 (zh)
KR (1) KR101035158B1 (zh)
CN (1) CN101364209B (zh)
DE (1) DE102008025196B4 (zh)
TW (1) TWI385525B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104471645A (zh) * 2012-03-26 2015-03-25 英特尔公司 采用检错编码的事务的存储器设备的定时优化

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9119094B2 (en) * 2008-08-12 2015-08-25 Koninklijke Philips N.V. Method for communicating in a network, radio stations and a system therefor
US9311206B2 (en) 2014-04-15 2016-04-12 Freescale Semiconductor, Inc. Method and apparatus for monitoring general purpose input output, GPIO, signals
US10063474B2 (en) 2015-09-29 2018-08-28 Keysight Technologies Singapore (Holdings) Pte Ltd Parallel match processing of network packets to identify packet data for masking or other actions
KR20200070686A (ko) * 2018-12-10 2020-06-18 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306298A (en) * 1979-10-09 1981-12-15 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
JPS5930156A (ja) * 1982-08-09 1984-02-17 Sharp Corp マイクロコンピユ−タシステム
JPH09204243A (ja) * 1996-01-29 1997-08-05 Fujitsu Ltd データ転送方法
US6718444B1 (en) * 2001-12-20 2004-04-06 Advanced Micro Devices, Inc. Read-modify-write for partial writes in a memory controller
US6714460B2 (en) 2002-02-21 2004-03-30 Micron Technology, Inc. System and method for multiplexing data and data masking information on a data bus of a memory device
US6880026B2 (en) * 2002-05-16 2005-04-12 International Business Machines Corporation Method and apparatus for implementing chip-to-chip interconnect bus initialization
JP2004164579A (ja) * 2002-09-24 2004-06-10 Sharp Corp データバス幅変換装置およびデータ処理装置
US20050120265A1 (en) * 2003-12-02 2005-06-02 Pline Steven L. Data storage system with error correction code and replaceable defective memory
US7531203B2 (en) * 2005-01-06 2009-05-12 The Hong Kong Polytechnic University Method for the production of conductive flexible textile arrays
US20070061494A1 (en) * 2005-08-30 2007-03-15 Paul Wallner Semiconductor memory system, semiconductor memory chip, and method of masking write data in a semiconductor memory chip
US7676730B2 (en) * 2005-09-30 2010-03-09 Quantum Corporation Method and apparatus for implementing error correction coding in a random access memory
KR100726438B1 (ko) * 2005-10-10 2007-06-11 삼성전자주식회사 예비 비트를 이용한 오류 제어 방법 및 장치
US8429356B2 (en) 2005-11-02 2013-04-23 Ati Technologies Ulc Write data mask method and system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104471645A (zh) * 2012-03-26 2015-03-25 英特尔公司 采用检错编码的事务的存储器设备的定时优化
US9619316B2 (en) 2012-03-26 2017-04-11 Intel Corporation Timing optimization for memory devices employing error detection coded transactions
CN104471645B (zh) * 2012-03-26 2017-04-12 英特尔公司 采用检错编码的事务的存储器设备的定时优化装置和方法

Also Published As

Publication number Publication date
TWI385525B (zh) 2013-02-11
KR101035158B1 (ko) 2011-05-17
DE102008025196B4 (de) 2017-04-20
DE102008025196A1 (de) 2009-03-12
US8386676B2 (en) 2013-02-26
TW200905485A (en) 2009-02-01
KR20080107290A (ko) 2008-12-10
US20080304330A1 (en) 2008-12-11
CN101364209B (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
EP2136295B1 (en) Systems, methods, and apparatuses to transfer data and data mask bits in a common frame with a shared error bit code
US7451273B2 (en) System, method and storage medium for providing data caching and data compression in a memory subsystem
EP2324478B1 (en) Systems, methods, and apparatuses for in-band data mask bit transmission
TWI430085B (zh) 具有分離循環冗餘碼訊框之有效率帶內可靠性技術的方法、積體電路與系統以及動態隨機存取記憶體裝置
KR101031436B1 (ko) 메모리 기술에 대한 신뢰성, 가용성 및 서비스편의성 해결책
CN110083555A (zh) 具有独立接口路径的存储器设备的通用管芯实现
KR101879708B1 (ko) 통합된 데이터 마스킹, 데이터 포이즈닝, 및 데이터 버스 반전 시그널링
CN101364209B (zh) 用于传送数据屏蔽位的系统和方法
KR102662417B1 (ko) 반도체장치
CN108091355A (zh) 数据反相电路
CN114556475A (zh) 用于将数据写入到存储器的设备及方法
JP2009157515A (ja) 半導体メモリコントローラおよび半導体メモリ
CN104471645B (zh) 采用检错编码的事务的存储器设备的定时优化装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20210605

CF01 Termination of patent right due to non-payment of annual fee