CN101361272B - 用于分析开关电源转换器的操作的系统及方法 - Google Patents

Abstract

一种用于分析开关电源转换器的操作的系统包括数字控制器，该数字控制器用于接收代表电源转换器的输出直流电压的模拟信号以便与期望的输出电压电平相比较，并且产生开关控制信号以控制电源的操作从而把输出直流电压调节为所述输出电压电平。在数字控制器内的控制回路的至少一部分在第一操作模式下可以切换到控制回路中，并且在第二操作模式下切换到控制回路外。微控制器在第二操作模式期间模拟控制环路的所述至少一部分的操作。

Description

用于分析开关电源转换器的操作的系统及方法

相关申请的交叉参考

本申请要求于2005年9月30日提交的美国专利申请No.11/240,249(Atty.Dkt.No.CYGL-27，3321)的利益或优先权，并且涉及于2005年3月31日提交的标题为“DIGITAL PWMCONTROLLER”的美国专利申请No.11/096,597(Atty.Dkt.No.CYGL-27，074)，其全部内容通过参考结合于此。 

技术领域

本发明涉及DC-DC电源转换器，并且更具体地说，涉及一种用来分析数字PWM控制器的操作的系统和方法。 

背景技术

DC-DC电源转换器被用在其中一种DC电压被转换成另一种DC电压的情形下。在一种与基于PC的系统相关的应用中，处理器需要相当低的电压和相当大的电流。不是把进来交流电压转换成降至非常低的DC电压并且然后在PC板两端传送低DC电压，而是由电源输出较高DC电压，传送到PC板上的各种元件周围并且然后靠近处理器，电压被转换降到1.0V的量级上的非常低的电平。这要求转换装置靠近板上的一个或多个大电流集成电路布置。 

典型的DC-DC转换器使用开关电源构造，该开关电源利用一种开关电感器或电容器配置，其中使输入的DC电压切换成开关电源的输入，其在预置切换频率下操作的周期波形，该周期波形具有变化的占空因数。通过检测输出电压并把它与期望电压相比较，波形的占空因数可被调节以控制供给到电抗性元件上的电流量。这种控制通过负反馈控制回路实现。 

有两种类型的反馈回路，模拟反馈回路和数字反馈回路。模拟反馈回路好理解，并且提供优于其它类型的反馈回路，数字反馈回路，的一些优点。反馈回路中的每一个均具有与其相关的用来检测电源输出电压的电压检测输入、和用来产生用于驱动开关的开关脉冲的脉宽调制器(PWM)。检测的电压在模拟域中与期望的操作DC电压相比较，以在调整下产生减小到基本为零伏特的误差电压。为了补偿回路相移，设有补偿器。这为了回路稳定性在反馈回路中提供某些相位超前。数字反馈回路的数字控制器部分与模拟反馈回路相类似。电压信号检测输入利用模数转换器(ADC)以把输出电压转换成数字值，并且然后把这个值与期望电压相比较以确定差值电压作为误差电压。数字补偿器然后把一些相位超前提供给反馈，以保持控制回路中的稳定性。这种数字误差电压然后被转换成变化的脉冲宽度，用于开关转换器上的驱动开关的输出。这事实是数模转换器。诸如反向(buck)转换器的典型开关转换器可利用单相或多相以促进开关操作。 

总体上，电源转换器的元件的期望操作可以通过例如对传递函数或特定期望元件的或系统的其它操作特性进行数学建模以进行外部分析。这些分析工具的限制源自由于它们只是系统的模型的事实并且固有地包括可能或不可能准确地反映系统的实际操作的某些假设。因而，一种用来更准确地确定电源转换器或其元件的操作的方法是特别期望的。 

发明内容

文中公开和要求保护的本发明在其一个方面包括一种用来分析开关电源转换器的操作的系统和方法。系统包括数字控制器，该数字控制器用于接收代表电源转换器的输出DC电压的模拟信号以便与期望的输出电压电平相比较，该期望的输出电压电平产生开关控制信号以控制电源的操作从而把输出DC电压调节到期望的输出电压电平。数字控制器的控制回路的至少一部分可以在第一操作模式下切换到控制回路中。控制回路的至少一部分可以在第二操作模式下切换到控  制回路外。微控制器在第二操作模式期间模拟控制回路的所述至少一部分的操作。 

具体地，本发明提供一种用于分析开关电源转换器的操作的系统，包括：数字控制器，用于接收代表电源转换器的输出直流电压的模拟信号以便与期望的输出电压电平相比较，并且产生开关控制信号以控制开关电源转换器的操作从而把输出直流电压调节为所述期望的输出电压电平，数字控制器的控制回路的至少一部分在第一操作模式下产生第一信号；微控制器，用于在第二操作模式期间模拟控制回路的所述至少一部分的操作并产生第二信号；以及其中，数字控制器的控制回路的所述至少一部分在第一操作模式下切换到控制回路中并且微控制器在第二操作模式下切换到控制回路中以执行控制回路的所述至少一部分的操作。 

本发明还提供一种用于分析开关电源转换器的操作的系统，包括：差分模数转换器，用于接收代表电源转换器的输出直流电压的模拟信号和基准输出电压电平，并且把其之间的差转换成数字误差信号；数字补偿器，用于在第一操作模式下处理数字误差信号以补偿回路相位偏移，从而提供补偿的数字误差信号；微控制器，在第二操作模式期间响应数字误差信号模拟数字补偿器的操作以产生合成补偿的数字误差信号；脉宽调制器，用于产生用于控制开关电源转换器的操作的切换控制信号以在第一操作模式下响应补偿的数字误差信号和在第二操作模式下响应合成补偿的数字误差信号提供调节的输出电压；第一多路复用器，连接到差分模数转换器的输出上，用于在第一操作模式下把数字误差信号提供给数字补偿器，并且用于在第二操作模式下把数字误差信号提供给微控制器；以及第二多路复用器，连接到脉宽调制器的输入上，用于在第一操作模式下把补偿的数字误差信号提供给脉宽调制器，并且在第二操作模式下把合成补偿的数字误差信号提供给脉宽调制器，其中，数字控制器包括所述差分模数转换器、所述数字补偿器、所述脉宽调制器、所述第一多路复用器和所述第二多路复用器。 

本发明还提供一种用于分析开关电源转换器的操作的方法，包括以下步骤：在第一操作模式下把开关电源转换器的数字控制器的控制回路的至少一部分切换到控制回路中，并且把微控制器切换到控制回 路外；在第一操作模式下利用控制回路的所述至少一部分产生第一信号；在第二操作模式下把开关电源转换器的数字控制器的控制回路的所述至少一部分切换到控制回路外并把微控制器切换到控制回路中；以及在第二操作模式期间在微控制器中模拟控制回路的所述至少一部分的操作以产生第二信号。 

附图说明

为了更完全地理解本发明及其优点，现在参考结合附图的以下描述，在附图中： 

图1示出了用于开关电源的总体框图； 

图2示出了半桥电源的开关部分的示意图； 

图3示出了用于控制脉冲与开关电源的时序图； 

图4示出了结合反向转换器一起使用的数字控制器的示意图； 

图5示出了数字控制器的更详细视图； 

图6示出了数字控制器的微控制器部分的框图； 

图6a示出了利用图4、5及6的实施例的单片电路解决方案的示意图； 

图7示出了Flash(闪烁型)ADC的总体框图； 

图8示出了现有技术的Flash ADC； 

图9示出了本公开的Flash ADC的比较器部分的更详细示图； 

图10和10a示出了比较器串的框图； 

图11示出了比较器操作的操作的时序图； 

图12示出了用于阶梯电阻器(resistor ladder)的偏置电路的示意图； 

图13示出了用于第一比较器部分的示意图； 

图14示出了用于第二比较器部分的示意图； 

图15示出了用于可重新配置锁存器的示意图； 

图16示出了用于可重新配置锁存器的增益响应曲线； 

图17示出了用于动态锁存器的示意图； 

图18示出了PID的简化框图； 

图19示出了PID的更详细的框图； 

图20a和20b示出了幅值和相位的z-域图； 

图21示出了低通滤波器的频率图； 

图22示出了sinc滤波器的频率响应； 

图23示出了PID的一种实施的框图； 

图24示出了由PID和LPF组成的总体数字补偿器的Bode(波德)图； 

图25示出了sinc滤波器的更详细的波形； 

图26是示出了其中可以在数字控制器的微控制器单元内分析和建模的补偿器电路的操作的方式的功能框图； 

图27示出了其中微控制器单元可以合成来自补偿器的用于u(n)值的方式； 

图28a示出了随时间由MCU生成的合成u(n)信号； 

图28b示出了响应于图30(28)a中提供的合成u(n)由控制回路提供的V_SENSE信号； 

图28c示出了可以用通过MCU得到的数据进行建模的传递函数； 

图29示出了在MCU与相关的PC之间的互连，使得由MCU收集的数据可以被分析和处理以提供数字控制器的操作的实际模型； 

图30示出了可以使其参数通过改变数字补偿器的不同系统参数而改变的传递函数； 

图31是示出了用于分析根据文中公开的系统的补偿器的操作的方式流程图；以及 

图32示出了可选实施例，其中，MCU用于对从补偿器的输出连接到其输入上的开环控制的剩余部分的操作进行建模。 

具体实施方式

现在参照图1，示出了用于本实施例的开关电源的顶层示意图，它在该图中示出为半桥电源。电源的主要部分包括初级开关组102，该初级开关组102是可操作的，以接收节点104上的输入电压，这是直流电压并且在节点106上接地。初级开关组102通过隔离变压器108  连接到次级开关组110上。次级开关组110是可操作的，以驱动连接到负载114的一个接线端上的输出电压节点112，次级开关组110在节点116上也具有接地连接，负载114布置在节点112与节点116之间。两个开关组102和110是可操作的，以结合与初级开关组102相关的控制总线118上的不同脉冲输入和结合与次级开关组110相关的控制总线126上的不同脉冲输入一起操作。 

提供数字控制电路124，该数字控制电路124是可操作的，以控制初级开关组102和次级开关组110的操作。节点104和106被提供作为对用于检测初级上的电压和电流的数字控制电路124的输入，数字控制电路124在总线118上产生用于控制初级开关组102的信息。控制电路124必须与次级开关组110隔离。这通过驱动经隔离电路128，如光隔离器的总线126实现以驱动总线120。类似地，控制电路124是可操作的，以通过检测线130检测输出节点112上电压和电流电平，该检测线130通过隔离电路132连接到数字控制电路124上。数字控制电路124也与总线136连接，以接收外部控制/配置信息。这可以借助诸如SMB串行数据总线的串行数据总线实现。 

现在参照图2，示出了初级开关组102、隔离变压器108及次级开关组110的详细示意图。节点104连接到功率开关晶体管202的源极-漏极路径(source-drain path)的一侧上，其另一侧连接到节点204上。节点204连接到隔离变压器108的初级绕组，即，初级绕组206的一侧上。初级绕组206的另一侧连接到节点208上。节点208通过电容器210连接到节点104上。节点106连接到开关晶体管212的源极-漏极路径的一侧上，其另一侧连接到节点204上。节点208通过电容器214连接到节点106上。二极管218使其阳极连接到节点208上，并且使其阴极连接到节点220上，节点220连接到开关晶体管222的源极-漏极路径的一侧上，其另一侧连接到节点204上。 

开关晶体管212由开关脉冲P1控制，开关晶体管202的栅极由开关脉冲P2控制，并且开关晶体管222的栅极由开关脉冲P3控制。开关脉冲P1、P2、和P3都构成总线118的一部分。 

次级开关组110由开关晶体管230组成，该开关晶体管230使其源极-漏极路径连接在节点116与节点232之间，其栅极由开关脉冲P5控制。节点232连接到构成隔离变压器108的次级绕组的一部分的绕组234的一侧上。绕组234的另一侧连接到中间抽头节点236上，节点236连接到绕组238的一侧上，其另一侧连接到节点240上。绕组238和绕组234构成变压器108的次级绕组。 

节点240连接到开关晶体管242的源极-漏极路径的一侧上，其另一侧连接到节点116上，并且其栅极连接到开关脉冲P4上。电感器244连接在节点236与输出节点112之间。输出节点112通过靠近晶体管230的源极-漏极路径的另一侧连接的电容器246连接到接地节点116上，并且通过靠近开关晶体管242的源极-漏极路径的另一侧的电容器248连接到节点116上。 

现在参照图3，示出了用于生成开关脉冲以操作图2的开关的时序图。开关脉冲P1是具有上升沿320的脉宽调制的开关脉冲。上升沿320把电平变到高电平322，该高电平322然后在下降沿324处返回到低电平。开关脉冲P2与下降沿324延迟一延迟t_d1。上升沿326把开关脉冲P2的电平变为高电平328，接着变回到具有下降沿330的低电平。开关脉冲P3在P2的下降沿前经延迟时间t_d2从低电平转到高电平。开关脉冲P3在下降沿334处返回到低电平。 

在输出开关中，开关脉冲P4在上升沿338处从低电平转到高电平336。上升沿338与上升沿320延迟一延迟t_d3。开关脉冲P4在P1的下降沿前的延迟时间t_d3返回到低电平。开关脉冲P5在上升沿344处从低电平转到高电平342，该上升沿344与开关脉冲P2的沿326延迟一延迟t_d3。开关脉冲P5在P3的上升沿前的延迟t_d3返回到低电平。 

可以看出，图2中的开关202和212通过开关脉冲P1和P2控制。延迟t_d1是为晶体管212从导通状态转到非导通状态并且在晶体管202转到导通状态之前所需的持续时间。延迟t_d1是为保证开关完全断开所需的延迟，以使节点204连接到接地节点106并不会使电流  流过晶体管202。这可导致“直通”电流尖峰。依据电路元件和操作频率，可能必须改变这个延迟。类似地，晶体管222可以在切断开关202之前以延迟t_d2被接通，在切断开关202之前使二极管218放置成与初级绕组206相并联。类似地，在输出开关上，必需的是，晶体管242被保持在非导通状态下，直到晶体管212被完全导通，并且节点204被充分接地。此外，必需的是，下降沿346被延迟，直到晶体管222已经完全导通，这需要延迟t_d3。这种计时是常规的，并且依据应用，将调整不同的延迟，这些调整归因于负载的大小、电路特性及操作频率。 

数字控制器-总述 

现在参照图4，示出了图1的数字控制器124的框图。如上所述，开关转换器一般用半桥转换器实现，但在该图中示出了较简单的反向转换器402。这需要用于控制反向转换器402内部的开关的多个相位404。这将允许直流输入电压变换成输出406上的直流输出电压。数字控制器检测输出406上的输出电压作为检测电压V_SENSE，并且把该输出电压输入到差分模数转换器(ADC)408的一个输入上。ADC 408的另一个输入连接到由V_REF发生器410产生的模拟或基准电压上，该V_REF发生器410包括数模转换器(DAC)，这一点将在下文中描述。 

ADC 408的输出是代表在直流输出406上的模拟输出电压与由V_REF发生器410产生的“设置值”之间的差的数字输出。V_REF发生器410的输出通常是期望的输出电压。同样地，控制回路的操作按规定将通常产生ADC 408中的“0”输出。如下文中将描述的那样，这是用于ADC 408的“0”代码。这被输入到数字补偿器412，数字补偿器412是可操作的，以在回路中提供某一相位超前。反向转换器402由形成LC网络的一系列电感器和并联电容器的组合组成，该LC网络提供180°的相位滞后。控制回路将通常由负反馈回路提供，并将导致180°的附加的负相移。如果允许回路以这种方式操作，则这会导致0°总相位变化这将是不稳定回路。同样地，数字补偿器412提供某一相位超前以稳定回路。数字补偿器412的输出为对数字脉宽调制器(DPWM)  416的输入提供数字输出总线414上的数字控制值u(n)。这提供了不同的时钟信号，该时钟信号把开关相位404提供给反向转换器402(或在上文中描述的半桥转换器)。 

ADC 408、数字补偿器412及DPWM 416以硬件实现，使得它们提供相对快速的数字响应，并且一旦操作，就以固定方式操作。然而，ADC 408、数字补偿器412、DPWM 416及V_REF发生器410中的每一个均是可操作的，以被配置并使其操作被监视。V_REF发生器410具有与其相关的用于配置其操作的配置块420，从而可以控制V_REF发生器410的电压。另外，提供用于监视其操作的监视电路422。类似地，ADC 408具有用于配置其操作的配置块424和用于监视其操作的监视块426。数字补偿器412具有用于配置其操作的配置块428和用于监视其操作的监视块430。DPWM 416具有用于配置其操作的配置块432和用于监视其操作的监视块436。 

如下文中将描述的那样，ADC 408是配置有Flash ADC拓扑的并联数据转换器。数字补偿器412配置有用后处理滤波的比例积分微分(PID)补偿器，并且DPWM 416用状态机器实现。PID补偿器是可操作的，以把离散时间PID控制规律应用于信号的离散补偿网络。这些块中的每一个的操作通过关联配置控制并用微控制器440监视各块。微控制器440是对指令操作的基于指令的引擎，该指令可被下载到闪存442，该闪存442是非易失存储器。串行数据输入442允许指令输入到微控制器440，用于存储在存储器442中并用于各种调试和控制操作。另外，由块446提供差错处理，该块446基本供过电流保护和过电压保护之用以在一定条件下防止对反向转换器402的损坏，这一点将在下文中更详细地描述。 

通过提供当操作和被配置时独立于可编程微控制器440操作的数字控制器，数字控制器的功能性主要被嵌在包括ADC块408、数字补偿器412块以及DPWM块416的主要块的电路内。微控制器440基本上是数字控制器的“管家”，其可操作以监视其操作。当数字控制器正在电压规则下操作并且一旦被配置时，非常少的动作需要由微控  制器440进行。然而，当数字控制器被原始配置时，依据环境、利用的开关转换器的类型等等，数字控制器将由用于特定应用的微控制器440配置。即使对于给定应用，也发生一定瞬变，如当转换器被加电时、当短路发生时、当瞬态负载被施加时等等，并因此，不同块的一定参数需要被改变以在DC-DC转换器的操作期间调节这些参数。通过提供基于指令的引擎，如在监视模式和配置模式下的微控制器440，数字控制器的操作可被监视，并且然后如有必要其参数可被临时改变，以说明这种改变。为了实施基于指令的引擎(如DSP)中的整体数字控制器，将需要大量编程操作。通过提供基于硬件的数字控制器作为主块，功能已经由芯片设计者嵌在硬件内。DSP解决方案，一方面，通常利用通用目的DSP，并且数字控制器的值或功能通过编程实现，这可能是复杂的并且通常只用于非常高端的数字控制器。此外，硬件中的主要数字控制的实施供利用电路的更有效设计之用，并且更加功率有效，这在小功率DC-DC转换器中很重要，而不牺牲数字控制的好处。 

现在参照图5，示出了数字控制器的更详细框图。ADC 408是差分Flash ADC，该差分Flash ADC是可操作的，以将直流输出节点406上的电压，即，V_SENSE电压与节点502上的基准电压之间的差确定为数字值。节点502上的这种模拟基准电压由V_REF发生器410产生。这由模拟基准电压发生器504组成，该模拟基准电压发生器504是可操作的，以基于诸如带隙发生器的内部基准产生固定模拟基准电压。带隙发生器是用来产生温度和过程稳定电压的常规电路。这未在图5的说明中描述。V_REF发生器504将产生该基准电压，并且把它作为基准输入提供给常规基准数模转换器506(基准DAC)。这是定标DAC，该定标DAC是可操作的，以在总线508上从由微控制器440控制的基准DAC控制块510接收数字字。这基本上是可以被写入的寄存器以产生基准DAC电压。基准DAC 506是可操作的，以把在总线508上的这个数字值转换成节点502上的模拟电压用于输入到ADC 408的差分输入之一。典型地，由V_REF发生器504产生的电压是1.25V  模拟电压。基准DAC 506的输出包括DC-DC转换器的期望电压。在一个实施例中，这大约是1.0V，常规处理器电压。把在节点502上的基准电压与节点406上的V_SENSE电压相比较，并且当被调整时，这应该基本上是零。在操作的试验模式下，提供一种可操作的以使两个输入一起短路的开关512。这将在下文中描述。 

如将在下文中描述的那样，ADC 408是Flash型的并联ADC。正是窗口ADC，其是可操作的，以当差分输入是“0”时产生零电压输出。 ADC控制块514是可操作的，以把控制输入提供给ADC 408。控制块514把可变LSB输入提供给ADC 408，供其各种特征中的一些使用。ADC对ADC CK时钟信号进行操作，并且也产生转换周期中断EOC1IRQ的结束。这提供何时数据转换操作对于给定采样完成和与模拟采样相关的数字数据准备被输出的指示。数据通过反相电路516输出，用于输入到4输入数字多路复用器518的一个输入，该4输入数字多路复用器518是数字补偿器412的输入接口的一部分。 

数字补偿器412，除通过反相器516接收ADC 408的输出之外，也是可操作的，以接收数字输入总线520上的接地输入；通过总线524来自寄存器522的ADC数据，用于数字产生的ADC数据，主要用于测试目的；以及总线526上的“原始”数据输入。在主要与启动等相关的一种操作模式中，并且该检测电压V_SENSE由另一个ADC确定，其在下文中描述，该ADC是SAR ADC。这是较慢的ADC，并且其输出被存储在特殊功能寄存器V_SENSE/SFR中，该特殊功能寄存器的输出被设在总线528上。在V_SENSE电压的数字表示与对总线508上的基准DAC 506的实际输入之间的差通过数字减法块530确定，该数字减法块530的输出包括总线526。因此，单端SAR可用来旁通ADC 408，并且在启动等等期间确定用于输入到数字补偿器412的值，这在数字域中提供差分操作。然而，在调整期间，ADC 408是优选的输入数据转换器。 

多路复用器518的输出被输入到PID控制器块，该PID控制器块提供比例、积分、微分(PID)控制算法。与设计控制器相关的一  个难点起因于反向转换器的LC谐振。开环频率响应分析表明LC滤波器的截止频率处的谐振峰值。由质量因数(Q)量化的锐峰对用于无损耗功率转换的有效功率转换是期望的。为了简单积分控制，这种谐振峰值在开环频率响应中必须被保持在单位增益之下以保证稳定性。这种控制器配置具有低回路带宽，并且导致低变换响应特性。这种PID块540提供必须的回路稳定性而不牺牲带宽，并且改进了回路的瞬态响应。如将在下文中描述的那样，比例和微分控制块引入把单位增益推到谐振峰值之外的补偿零点，并且消除了要不然由反向转换器的谐振性质施加的带宽限制。设有PID控制器块542，如将在下文中描述的那样，该PID控制器块542通过提供用于PID 540操作的增益常数而控制其操作。操作用时钟输入544上的滤波器时钟FILTCLK计时。PID 540的输入由多路复用器518的输出确定，该多路复用器518由PID输入控制块546控制。时钟频率是10MHz左右，其中，电源的开关频率是500kHz左右。 

到数字控制器的模拟推论具有一个固有的好处，其中，模拟控制器的总体操作具有与其相关的固有低通滤波器功能。另一方面，PID540具有幅值和相位响应，该响应随增加频率而增大，以使其增益在较高频率下变得比较高，并且相位也以一直增加的相位超前方式而增加。为了适应PID的频率响应，要求后处理滤波。这在具有由LPF滤波器块550表示的低通滤波器或sinc滤波器块552的本实施例中实现。PID 540的输出被输入到这些块550和552中的两个，并且其输出用两输入数字多路复用器554选择。sinc滤波器操作552规定由sinc控制块556控制的多个“陷波”，sinc滤波器块552由FILTCLK时钟信号计时。LPF滤波器块550也利用由LPF控制块558设置的可变极点和零点。LPF滤波器块550也由滤波器时钟FILTCLK计时。多路复用器554的输出提供来自数字补偿器412的输出、通过由滤波器选择块560控制的多路复用器554选择的输出。 

来自数字补偿器412的多路复用器554的输出被设在数字数据总线562上。这被输入到用于监视其操作目的的PID数据寄存器564，  以使数字补偿器块412的输出可被监视。多路复用器554的输出也被输入到两输入数字多路复用器566的输入，其另一个输入接收来自PID数据块564的数据，以使可以旁通补偿器412的操作。由DPWM输入控制块568控制多路复用器566。多路复用器566的输出提供u(n)误差信号，该u(n)误差信号在总线570上被输出到DPWM 416上。如上所述，DPWM 416是状态机器，并且由DPWM控制块572控制。如将在下文中描述的那样，DPWM块是可操作的，以接收来自微控制器440中的DPWM控制块572的各种控制信号，并且也是可操作的以产生多个中断(未示出)和接收各种中断。例如，在给定帧的末端处，将有产生的EOFIRQ中断，并且DPWM 416也从误差处理块446接收各种中断，以指示过电流情形或过电压情形。 

现在参照图6，示出了微控制器440的详细框图。这个微控制器440是8051基于指令的引擎，该引擎在2002年9月16日提交的并且标题为“Precision Oscillator for an Asynchronous TransmissionSystem”的美国专利申请No.10/244,344中充分公开，为了所有诸如此类的目的，将其通过参考整体结合于此。微控制器440的中心处是处理核602，该处理核602是8051微处理器引擎。这是基于指令的引擎。设有32K字节闪存块604、256字节IRAM块606及1K字节XRAM块608，为处理核602提供存储器。在时钟线610上以系统时钟SYSCLK的形式将时钟信号提供给核602。这被设在多路复用器612的输出上。多路复用器612是可操作的，以接收其来自20MHz引导振荡器块614的输入、来自提供用于睡眠模式下的80kHz时钟的80kHz低频振荡器块616的输入、或处于向下划分(divide down)25MHz振荡器618形式的较高频率时钟。25MHz振荡器是在核602的操作频率下的主要振荡器，因为核602在高频或低频下操作。然而，在低频处，指令的处理发生在非常低的速率下，并且这种模式通常地用在睡眠模式中。在正常操作模式中，通常利用较高频率的时钟振荡器。该时钟是基于非晶体的时钟，并且具有近似2％的精度。时钟618的输出通过两输入多路复用器620被输入到多路复用器612，如有必要，  多路复用器620的输出通过除法块622以便除以时钟的频率。另外，外部时钟被输入到多路复用器620的另一个输入，以使或者内部产生的25MHz时钟可被利用或者外部时钟可被利用。提供由PLL控制块626控制的锁相环624，并且这把25MHz时钟618用作基准和然后把这个时钟乘到高达400kHz。这提供到多路复用器612一端的输出用于选作SYSCLK。这个PLL 624是可操作的，以产生与数字控制器的操作相关的其它时钟、用于DPWM 416的时钟-PWMCK、滤波器时钟-FILTCLK、以及ADC时钟-ADCCLK。这将在下文中描述。 

核602也是可操作的，以接收块630上的复位(Reset)信号，该块630是可操作的，以当它不处于调试操作模式时产生复位。在调试操作模式下，节点632上的复位输入被输入到调试硬件块634的时钟输入以为其提供时钟信号，其它输入是线635上的串行数据输入。这是在调试模式期间允许非常低的时钟数据输入到核602的两线制串行数据端口。在复位模式下，复位块630把复位信号提供给核602。 

核602通过特殊功能寄存器(SFR)总线630与不同I/O块连接。在文中示出的实施例中，提供四个计时器632。这些计时器中的每一个是可操作的以使其参数被设置和启动，并且它们中的每一个均产生不同的计时器中断TMRXX IRQ信号。另外，设有用于允许不同格式的串行数据接口的多种串行总线配置。这些中的一种在块634中是SMBus/I2C格式。这是传统的串行数据格式。另外，在块636中设有UART功能。设有可编程计数器/计时器阵列(PCA)块638和用于与从其传输和接收数据的端口“0”块642和端口“1”块644连接的多个端口锁存器640。块632-640的全部通过纵横(rossbar)矩阵块646连接，该纵横矩阵块646在2004年5月18日发布的美国专利No.6,738,858中公开，其内容通过参考结合于此。纵横矩阵块是可操作的，以选择性地把块632-640的输出中的任一个连接到与端口驱动器642和644相关的多个输出引脚的任一个上，存在与端口“0”驱动器642相关的八个引脚650和与端口“1”驱动器相关的八个引脚652。这些引脚可用作数字输出、数字输入、或模拟输入。 

为了模拟检测，与端口“1”驱动器相关的八个引脚652的全部对于多输入模拟多路复用器656的模拟输入都是可连接的，该多输入模拟多路复用器656是可操作的以接收八个模拟输入，AIN0、AIN1、...、AIN7，V_SENSE输入及温度输入。输入电压连接到用于对其检测的AIN0输入。单独的专用引脚供V_SENSE输入之用用于多路复用器656的输入。另外的输入由内部温度传感器658提供，该内部温度传感器658检测芯片温度，该芯片温度基本上等同于环境温度，这是到模拟多路复用器656的输入。模拟多路复用器656的输出被输入到以500Ksp的采样时钟下操作的12位SAR ADC 660的输入。这是在总线662上提供数字输出的单端ADC。由ADC控制块664提供用于ADC 660的控制。模拟多路复用器656由自动扫描块666控制，该自动扫描块666是可操作的以便以循环方式扫描过所有输入。在每个转换循环的结束处，产生指示用于ADC 660的转换循环结束的中断EOC0IRQ。这被输入到自动扫描块666，该自动扫描块666然后将把对多路复用器的选择控制增大到下个输入以开始第二或随后的转换操作。对于每个扫描步骤，ADC 660的输出被朝着相关的特殊功能寄存器(SFR)/限制器(LIM)方向“操纵”或导向。这些SFR/LIM块中的每一个是可操作的以存储相关输出，把该输出与可在加电时变化的内部固定上和/或下限相比较，并且如果它超过极限则输出中断。在最初五个SFR/LIM中，设有SFR/LIM块668中的ADC窗口中断、用于V_SENSE 输出的SFR/LIM块670、用于AIN0输出的SFR/LIM块672、用于AIN1输入的SFR/LIM块674、以及用于AIN2输入的SFR/LIM块676中。这些块668-676中的每一个均提供相关中断，ADC0WINTIRQ、VSENSE IRQ、AIN0IRQ、AIN1IRQ、以及AIN2IRQ。由于核602只可处理一定数量的中断，所以剩余输入，AIN3-AIN7及TEMP与相应SFR/LIM块678相关。每个块678的输出把相关中断提供给OR(或)门681。OR门680的输出提供一中断，该中断当由核602识别时，要求核602然后“轮询”SFR/LIM块678的输出，其识别到，SFR/LIM块中的每一个占用核602的地址空间中  的唯一地址，以使其内容可被读取，或者在一定情况下可被写入。每当产生中断时，核602启动用于服务该具体中断的中断子程序，如关于产生的任何中断的情况。 

也提供用于产生比较器中断的比较器功能。提供比较器块680，该比较器块680是可操作的以使一个比较输入与引脚652的偶数输入连接并且使第二输入与其奇数输入连接。这是四比较器块，它由比较器控制块682控制，并且每当相应输入中的任一个超过其中设置的阈值时将产生比较器中断。 

现在参照图6a，示出了集成电路690的示意图，该集成电路690是可操作的以提供用于单个集成电路中的数字控制操作的所有功能。该集成电路690只要求来自引脚692上的V_SENSE的连接、输出引脚693上的开关控制信号、电源引脚694上的电源输入及引脚695上的接地连接。通过这些小数量的引脚，可实现整个数字控制操作。这假定程序被设在存储器442中。如果程序不被“硬编码”，则要求在至少一个引脚696上的某种类型的串行连接，但应该理解，系统中的其它引脚可以在编程中被多路复用，因为编程以非操作模式实现。此外，设有可操作以接收其它检测模拟输入电压的多个引脚697。然而，对于数字控制器的直接操作，要求的全部是V_SENSE输入。需要用于诸如过电压保护和过电流保护和用于检测电压定位的峰值电流的其它输入，这一点将在下文中描述。 

如上所述，数字控制部分是由ADC 408、数字补偿网络412及DPWM 416组成的硬件数字控制部分。一旦这些块被参数化，则它们将提供与其相关的控制功能。内部基准发生器410是可操作的以提供内部基准，用于通过DAC 506转换成模拟信号。因此，所有电压基准信息被包含在集成电路690中。芯片上独立的微控制器提供监视和控制功能，如过电流保护、电压定位等等，并且总的来说，提供所有管家功能以监视硬件数字控制流的操作。独立时钟和板上存储器分别提供由微控制器使用的计时功能和指令。因此，可以看出，本公开的系统提供用于单个单片电路解决方案，该单片电路解决方案由于使用状  态机驱动的数字控制器而是低功率的，从而不需要基于指令系统的功率开销，但仍在由微控制器440提供的监视和重新参数化方面保持基于指令系统的智能。 

FLASH ADC 

现在参照图7，示出了窗口ADC 408的逻辑图。第一基准电压由芯片上带隙发生器产生，即电压V_BG。带隙发生器是结合关于温度稳定的非常稳定电压的常规电路。这个电压被输入到由放大器702组成的电压跟随器电路，该放大器702的输出驱动p沟道晶体管704的栅极。晶体管704的源极/漏极路径连接在V_DD与节点708之间。节点708连接到放大器702的另一个输入上，以使放大器702和晶体管704提供源极跟随器配置。节点708连接到值为“5R”的电阻器串710上。放大器702的输出也驱动电流镜，以使流过电阻器串710的电流被反射到电流镜上。电流镜由p沟道晶体管712和连接到节点714上的其栅极组成，节点714连接到放大器702的输出上。晶体管712的源极/漏极连接在V_DD与节点728之间。节点728连接到n沟道晶体管716的源极/漏极路径的一侧上，其另一侧接地。晶体管716的栅极和漏极一起连接到节点728上以形成二极管连接的结构。节点714也连接到可变宽度p沟道晶体管718上，其源极/漏极路径连接在V_DD与节点720之间。如将在下文中描述的那样，晶体管718由多个并联连接的二进制加权晶体管组成，其连接是可编程的，以使并联连接的晶体管中的一个或全部可以基于选择被并联连接。 

节点720在其一侧上连接到由多个晶体管722组成的电阻器串上。设有具有总电阻值为“R”的这些电阻器722的六十四个，每个均使在其上布置的电压等于ADC的最低有效位(LSB)的电压。这将在下文中更详细地描述。电阻器722的电阻器串的底部连接到节点724上，该节点724在其一侧上连接到可变n沟道晶体管726的漏极上，其源极接地，并且其栅极连接到节点728上的晶体管716的栅极上。晶体管726基本上与晶体管718相同，并且也是可编程的以允许选择连接在一起的晶体管的数量，这将在下文中更详细地描述。 

输入节点730上的电压输入代表负输入电压。这被输入到单位增益放大器732的一个输入，它使其另一个输入连接到节点734上的输出。节点734代表电阻器722的电阻器串的中点，以使上面与下面具有相等数量的电阻器。因而，对于六十四个电阻器722的公开实施例，在点734上面将有三十二个电阻器并且在其下面有三十二个电阻器。单位增益放大器732提供驱动电压节点734，并且把在节点730上的输入电压与其隔离。 

通过电阻器串710的电流与通过晶体管718和726和所有电阻器722的电流比例(ratiometrically)相关。因而，通过流过电阻器串710的电流设置流过电阻器722的电流，该流过电阻器串710的电流由在输入到放大器702的电压(即电压V_BG)设置，以使电流是V_BG/5R。改变电阻器722的电流的唯一途径是通过晶体管718和726的大小与晶体管704的大小的比值。这将在下文中更详细地描述。 

电阻器722中的每一个在其底部处连接到六十四个比较器之一上，作为比较器740的其一个输入。(注意，数量六十四定义了“窗口”，但任何数量的比较器可被用于代表整个Flash ADC窗口)。比较器740中的每一个的另一个输入均连接到节点742上，该节点742连接到正输入电压V_IN+上。因此，如果输入电压低于电阻器抽头电压则相应比较器中的每一个的输出将是“0”，并且如果输入电压高于相关抽头电压则是“1”。使基准输入连接到低于输入电压的电阻器抽头上的所有比较器740的输出将在其输出上具有“1”。这因此代表其输出上的温度计代码。这被输入到解码器746以对温度计代码进行解码并从其中提供数字输出。 

解码器746中的输出电压D_OUT代表节点742上的电压与节点730上的电压之间的差值电压V_IN+-V_IN-。通过把节点742上的正输入电压与节点730上的负输入电压相比较，输出电压V_OUT将具有由电阻器722中的每一个的两端电压定义的分辨率，这是电压的LSB。这个总体电路提供Flash ADC的电路，这是与绝对值ADC相对的“窗口”Flash ADC。当正输入电压节点742上的电压和负输入电压节点  730上的电压之差是“0”时，节点734下面的比较器740将在其输出上具有“1”，并且使其基准输入连接到节点734上的比较器740将在其输出上具有“0”。如将在下文中描述的那样，这代表用于Flash ADC的“0”代码，这是差分输入ADC。当晶体管718和726的尺寸被改变时，这将改变流过电阻器722的电流，并因此改变LSB的大小。然而，“0”代码将不变。事实上，节点730上的负输入电压代表ADC的基准电压输入，而节点742上的正输入电压代表模拟输入电压。 

为了把Flash ADC的当前结构与常规结构区分开，图8的现有技术Flash ADC将被描述。在图8中，描述四比较器Flash ADC。基准电压被定义为是可变的，这是用于改变LSB的大小的目的。这个基准电压被设在由多个抽头电阻器804组成的阶梯电阻器的顶部的节点802上。在抽头中的每一个处，存在为相关比较器806的基准输入设置的输出。比较器806中的每一个上的另一个输入连接到输入节点808上。对于单端输入，节点802上的基准电压将通常连接到电源电压和调节的电阻器804上，从而可提供完全轨至轨电压。在这个实例中，这将只提供电源电压的1/4的分辨率。典型地，将提供与大量电阻器相关的非常大量的比较器806。对于16位Flash ADC，这将需要2¹⁶ 个比较器和对应数量的电阻器。这导致用于比较器中的每一个的显著的功率消耗。然而，对于差分输入信号，仅仅必要的是，解出整个定义范围的正与负输入信号之间的差。因而，可利用较小基准电压，该较小基准电压用相应比较器806中的预定数量的电阻器除。在现有技术的实施例中，差分输入电压由接收正和负输入电压以及在节点808上输出差分电压的差分放大器810确定。该差分电压然后被输入到比较器806中的每一个的输入。当然，为了全范围利用，放大器810的输出必须被集中在等于V_REF/2的某一共用节点电压附近。在一个可选实施例中，图8的现有技术系统可具有由例如10X的因数而改变的LSB，这将要求共用模式电压，V_CM＝V_ref/2，以改变10X的因数。尽管这将提供稳定的零代码，但放大器810的共用模式电压V_CM应该是大约V_CM/2以便具有巨大电压摆动。 

可以看出，如果LSB大小通过基准电压的改变而被改变，则这将使零代码节点上的基准电压变化。如果例如与其基准输入上的从顶部比较器806起第二个相关的节点820代表零代码，其中，正输入电压等于负输入电压，那么，当正输入电压等于负输入电压时，这个比较器将在其输出上具有“0”，上面的比较器将具有“0”输出，并且下面的比较器将具有“1”输出。只要电压差是“0”，并且基准电压不被改变，那么零代码就将不变化，但是，如果电压V_REF被改变，则LSB的大小将改变，并且零代码也将改变，因为零代码现在被“连接”到V_REF 的值上。因此，如果需要改变LSB，那么可以改变与定义零代码的电阻器串相关的抽头。这将在下文中更详细地描述。 

与比较器806的输入中的每一个相关的是分布电容，该分布电容将合计成C_T的总电容，由电容器814代表。可以看出，放大器810在转换操作期间必须驱动电容814。通过减小“窗口”中电容器的数量，除功率消耗之外还可减小C_T的值。然而，放大器810必须仍然驱动具有电容的这个输入。 

现在参照图9，示出了图7的公开ADC的简化图，这用来将其与图8的现有技术实施例相比较。在这个实施例中，可以看出，由电阻器722组成的电阻器串由来自电源电压VDD的上部电流源902驱动，并且电阻器串的底部用下部电流源904驱动。这两个电流源均提供可变的电流I_REF。这个可变电流源改变流过电阻器722的电流，并因此设置LSB的大小，或更具体地说，ADC的分辨率。节点734上的电压是负输入电压，并且这通过结合流过电阻器的电流的电流源902和904提供窗口的中心基准电压，提供向电流源902增大和向电流源904减小的LSB电压增量。当节点734上的电压变化时，节点电阻器722两端的电压不变化，因为该电压由电流源902和904控制。然而，如果电流源902和904的电流值变化，那么LSB电压的大小将变化。 

如将在下文中描述的那样，电流源902和904中的每一个均是相同的，并且由四个分离并联连接的电流源组成，每个均具有通过其的  二进制加权电流，以便可以对其输入二进制字用于定义其值。在公开的实施例中，设有与4位字相关的四个电流源，1x电流源、2x电流源、4x电流源及8x电流源。然而，这不意味着限制可以利用的电流源的数量，和用于改变可利用的电流源的任何类型的可变方法。 

在以下公式中定义了输出电压V_OUT： 

D_OUT＝(V_IN+-V_IN-)G 

G的值与LSB的倒数相关，如下： 

流过电阻器串的电流是比例电流，使得它是乘以比例因数α的流过电阻器串710的电流。因而，由晶体管718和726提供的流过电阻器722的电阻器串的电流是： 

$\frac{V_{\mathrm{BG}}}{5R}\mathrm{\α}$

其中： 

R是阶梯中的六十四个电阻器722的总值；以及 

α是定标或比例因数。 

因而，LSB被定义为流过给定电阻器的电流，并且它将乘以流过电阻器串的电流乘以电阻器R的值，如下： 

$\left(\frac{V_{\mathrm{BG}}}{5R}\mathrm{\α}\right)\frac{R}{K}=\frac{V_{\mathrm{BG}}}{5K}\mathrm{\α}$

其中： 

K是代表电阻器串中的电阻器722的数量的因数，在公开的实施例中有六十四个。 

如上文中提到的那样，比例乘法器是在公开实施例中利用4位字的二进制的加权的乘法器。这将由如下关系定义： 

$\mathrm{LSB}=\left(\frac{V_{\mathrm{BG}}}{5K}\right)\·\left(\frac{2^3\·b3+2^2\·b2+2^1\·b1+2^0\·b0}{2}\right)$

其中： 

$\mathrm{\α}=\left(\frac{2^3\·b3+2^2\·b2+2^1\·b1+2^0\·b0}{2}\right)$

因而，可以看出，从公式除去R的值，以使其中的温度和过程  变化不影响LSB的值。所有必需的是，具有稳定电压，这由带隙电压发生器提供。 

现在参照图10和10a，示出了用于比较器组的逻辑图，每个比较器组均代表比较器740中的每一个。这个比较器串是具有正输入和负输入的差分比较器。正输入连接到节点742上的正输入电压上，该节点742连接到电压V_IN+上。另一个输入连接到是抽头电压V_TAP的节点1002上，这是比较器的基准输入。设有具有节点1006上的基准电压输入和节点1008上的初级输入的第一比较器1004。节点1002连接到开关1010的一侧上，其另一侧连接到节点1006上。类似地，节点742与开关1012的一侧连接，其另一侧连接到节点1008上。节点1002也连接到两个开关1014和1016的一侧上，其另一侧分别连接到节点1008和1006上。开关1010和1012由时钟信号Φ1控制，并且开关1014和1016由时钟信号Φ2控制。 

比较器1004的输出被提供在差分输出1020和1022上。输出1020连接到采样电容器1024的一侧上，并且节点1022连接到采样电容器1026的一侧上，两者都具有“C”值。电容器1024的另一侧连接到节点1028上，该节点1028包括第二比较器1030的一个输入。电容器1026的另一侧连接到节点1032上，该节点1032连接到比较器1030的另一个输入上，比较器1030是差分输入比较器。节点1028连接到开关1034的一侧上，并且其另一侧连接到比较器1030的差分输出节点1036上。类似地，节点1032连接到开关1038的一侧上，其另一侧连接到差分比较器1030的第二差分输出节点1040上。节点1036和1040连接到可重新配置锁存器1042的差分输入上。开关1034和1038由时钟信号Φ1′控制。可重新配置锁存器1042由时钟信号Φ3控制。可重新配置锁存器1042是可操作的以在差分输出1044和1046上提供锁存的输出用于对动态锁存器1048的输入，该动态锁存器1048由时钟信号Φ4控制。这为T锁存器1046的输入提供锁存输出，该T锁存器1046由时钟信号计时以提供数据输出，这是整个比较器740的输出。 

现在参照图11，示出了用于与图10的实施例相关的时钟信号的时序图。将参照这些时钟信号描述比较器组的操作。当Φ1变高时，如由沿1102指示的那样，开关1012和1010将关闭，导致相应节点1020和1022上的相应电压的输出。此后不久，时钟信号Φ1′将在沿1104处变高。这将导致开关1034和1038关闭，因而降低了比较器1030的增益，从而节点1036和1040上的电压基本相同。此时，开关1014和1016断开，因为时钟Φ2此时为低。这是采样操作。此后，Φ1将在沿1106处变低，并且Φ2将在沿1108处变高，因而断开开关742和1010并且关闭开关1014和1016。实际上，这把节点1020和1022置于相同或基本相同的电压处，因而把电容器1024和1026的另一侧“升高”为之前节点1020和1022上的电压。一般地，节点1008、1006上的比较器1004的输入上的电压包括差值电压V_IN+-V_TAP。比较器1004的输出电压将具有与其相关的偏移电压V_OS1。这个偏移电压和差值电压将乘以比较器1004的增益，增益A₁。因此，节点1020和1022上的输出电压将是A₁(V_IN+-V_TAP+V_OS1)。当Φ2在1108处变高时，这代表“保持”操作。因此，这代表采样和保持操作。然而，当开关1014和1016关闭时，节点1020和1022两端的电压是V_OS1，并因此，节点1028和1032两端的电压现在将是(V_IN+-V_TAP)，从而在保持操作中有效地移除与比较器1004相关的偏移电压。 

可进一步看出，比较器1024和1026与节点742和1002隔离。因而，将不需要在节点742上输入的模拟输入电压来驱动大电容。放大器732把节点730上的负输入电压与节点734和与所有随后的抽头电压相隔离。然而，需要节点742上的输入电压来驱动多个比较器740中的每一个的输入。为了将电荷保持预定时间量，采样操作需要较大电容。由于这个较大电容器布置在比较器1004的相对侧上，所以可以看出减小用于驱动非常大电容和保持大电容上的电压的需要，因为驱动到电容器的电荷从内部电路驱动到比较器1004，与节点742相关的驱动电路相反。因而，采样电容器的驱动被分布在所有比较器740中。 

现在参照图12，示出了晶体管718和726的示意图。晶体管718由四个二进制加权晶体管1202、1204、1206及1208组成，这些晶体管中的每一个均是p沟道晶体管，使其源极/漏极路径在其一侧上连接到电源电压V_DD上。其源极/漏极路径的另一侧连接到节点720上。晶体管1202的栅极通过p沟道晶体管1210的源极/漏极路径连接到节点714上，其栅极连接到位b0-Bar上。晶体管1204的栅极通过p沟道晶体管1212的源极/漏极路径连接到节点714上，其栅极连接到位b1-Bar上。晶体管1206的栅极通过p沟道晶体管1214的源极/漏极路径连接到节点714上，其栅极连接到位b2-Bar上。晶体管1208的栅极通过p沟道晶体管1216的源极/漏极路径连接到节点714上，其栅极连接到位b3-Bar上。因此，当各位是逻辑“高”时，那么各栅极晶体管1210-1216将把各晶体管1202-1208的栅极连接到节点714上。晶体管1202-1208在大小方面被二进制加权。为了参照目的，晶体管1202具有1X的大小，晶体管1204具有2X的大小，晶体管1206具有4X的大小，以及晶体管1208具有8X的大小。因此，将流过晶体管的电流的量相应地较大。这提供二进制加权，一种相当传统的加权电流方案。 

当晶体管1202-1208被取消选定时，它们的栅极将被拉高。上拉p沟道晶体管1220使其源极/漏极路径连接在晶体管1202的栅极与电源电压V_DD之间，并使其栅极连接到位b0上。上拉p沟道晶体管1222使其源极/漏极路径连接在V_DD与晶体管1204的栅极之间，并且使其栅极连接到位b1上。上拉p沟道晶体管1224使其源极/漏极路径连接在V_DD与晶体管1206的栅极之间，并且使其栅极连接到位b2上。上拉p沟道晶体管1226使其源极/漏极路径连接在V_DD与晶体管1208的栅极之间，并且使其栅极连接到位b3上。 

晶体管726由使其源极/漏极路径连接在节点724与地之间的四个n沟道晶体管1230、1232、1234及1236组成，并且以与晶体管1202-1208相类似的二进制加权方式定尺寸，从而它们在尺寸上分别与其相同。晶体管1230的栅极通过n沟道晶体管1238连接到节点728上，  其栅极连接到位b0上。晶体管1232的栅极通过n沟道栅极晶体管1240连接到节点728上，其栅极连接到位b1上。晶体管1234的栅极通过n沟道栅极晶体管1242连接到节点728上，其栅极连接到位b2上。晶体管1236的栅极通过n沟道栅极晶体管1244连接到节点728上，其栅极连接到位b3上。因而，通过选择选通晶体管1238-1244的一些，二进制加权晶体管1230-1236可选择性地连接在节点724与地之间。当未被选择时，其栅极分别通过下拉n沟道晶体管1246、1248、1250及1252的源极/漏极路径被拉低。晶体管1246-1252的栅极分别连接到位b0-Bar、b1-Bar、b2-Bar及b3-Bar上。 

现在参照图13，示出了比较器1004的示意图。这是由两个差分输入n沟道晶体管1302和1304组成的差分输入比较器，该差分输入n沟道晶体管1302和1304使其源极以共用源极配置的方式连接到共用源极节点1306上。节点1306通过n沟道晶体管1305的源极/漏极路径接地，其栅极连接到节点1308上的偏置电压上。二极管连接的n沟道晶体管1310使其源极/漏极路径连接在节点1308与地之间，并且其栅极连接到节点1308上。这为晶体管1305提供用于节点1306的偏压。晶体管1302的漏极连接到负输出节点1312上，并且晶体管1304的漏极连接到节点1314-正输出节点上。由在V_DD与节点1312之间连接的p沟道晶体管1316和在V_DD与节点1314之间连接的p沟道晶体管1318组成的交叉连接的p沟道晶体管对被配置成，以使晶体管1316的栅极连接到相对节点，节点1314上，并且晶体管1318的栅极连接到相对节点，节点1312上。二极管连接的p沟道晶体管1320连接在V_DD与节点1312之间，其栅极连接到节点1312上。二极管连接的p沟道晶体管1324连接在V_DD与节点1314之间，其栅极连接到节点1314上。晶体管1302的栅极是正输入，并且晶体管1304的栅极是负输入。 

现在参照图14，示出了比较器1030的示意图。这是由两个差分输入n沟道晶体管1402和1404组成的差分输入比较器，该差分输入n沟道晶体管1402和1404使其源极以共用源极配置的方式连接到共  用源极节点1406上。节点1406通过n沟道晶体管1405的源极/漏极路径接地，其栅极连接到节点1408上的偏置电压上。二极管连接的n沟道晶体管1410使其源极/漏极路径连接在节点1408与地之间，并且其栅极连接到节点1408上。这为晶体管1405提供用于节点1406的偏压。晶体管1402的漏极连接到负输出节点1412上，并且晶体管1404的漏极连接到节点1414，正输出节点上。由在V_DD与节点1412之间连接的p沟道晶体管1416和在V_DD与节点1414之间连接的p沟道晶体管1418的交叉连接的p沟道晶体管对被配置，使得晶体管1416的栅极连接到相对节点，节点1414上，并且晶体管1418的栅极连接到相对节点，节点1412上。二极管连接的p沟道晶体管1420连接在V_DD与节点1412之间，其栅极连接到节点1412上。二极管连接的p沟道晶体管1424连接在V_DD与节点1414之间，其栅极连接到节点1414上。晶体管1402的栅极是正输入，并且晶体管1404的栅极是负输入。这是常规设计。 

使其源极/漏极路径连接在节点1412与1414之间的p沟道晶体管1440为在Φ1′的上升沿之前的短时间段提供短路以防止反冲。晶体管1440的栅极连接到时钟信号Φ1_pre上，以使当被致动时，比较器级1030的增益被充分地降低。这个时钟信号未在图11中示出。 

现在参照图15，示出了可重新配置锁存器1042的示意图。这个锁存器具有两种操作模式。在第一模式中，增益被设置为相对低的增益，并且在第二模式中，增益被充分地增加。由差分输入n沟道晶体管1502和1504的共用源极对提供输入，使其源极连接到共用源极节点1506上。n沟道晶体管1510连接在节点1506与地之间，使其栅极连接到节点1508上的偏置电压上。晶体管1502的漏极连接到负输出节点1512上，并且晶体管1504的漏极连接到节点1514，正输出节点上。提供交叉连接的p沟道晶体管1516和1518对，使晶体管1516的源极/漏极路径连接在V_DD与节点1512之间，并且晶体管1518的源极/漏极路径连接在V_DD与节点1514之间。晶体管1516的栅极连接到节点1514上，并且晶体管1518的栅极连接到节点1512上。p沟道晶  体管1520使其源极/漏极路径连接在节点1514与1512之间，并且其栅极连接到节点1524上。二极管连接的p沟道晶体管1526连接在V_DD与节点1528(p沟道)之间，其栅极连接到节点1528上。第二二极管连接的p沟道晶体管1530连接在节点1528与节点1524之间，其栅极连接到节点1524上。n沟道晶体管1532连接在节点1524与地之间，其栅极连接到节点1508上的偏置电压上。p沟道晶体管1534使其源极/漏极路径连接在V_DD与节点1524之间，其栅极连接到时钟信号Φ3上。一般地，晶体管1520在三极管区被操作，并因此，当接通时，构成电阻器。向晶体管1516的源极和在晶体管1518的源极里面看的输入阻抗等于-1/g_m。当晶体管1520被接通时，它提供电阻R₁₅₂₀，该电阻布置成与这个阻抗并联。最初，这是负阻抗，直到晶体管被接通，在这时它是高于零的阻抗，当被接通时，它导致相对低的增益。当被断开时，增益变高。因而，当Φ3变高时，节点1524被偏置以把晶体管1520置于三极管区。这发生在图11中的波形Φ3上的沿910处。响应于Φ2在沿1108处变高，这发生在开关1014和1016关闭之前。因而，在采样操作之前，锁存器1042被配置用于低增益操作。当Φ2在沿1108处变高时，可重新配置锁存器1042将估计晶体管1502和1504的栅极处的差值电压，该晶体管1502和1504将导致在具有增益为二的输出节点1512和1514两端产生的差值电压。当Φ3在沿1112处变高时，这个值将被锁存在输出上。 

现在参照图16，示出了当Φ3为高时可重新配置锁存器的增益的曲线。可以看出，增益从基本为零的电压输入处的值4.5到100毫伏的电压处的值1.5和输入上的200毫伏的电压处的值1.0变化。 

现在参照图17，示出了用于动态锁存器1048的示意图。设有用于把与其相关的正和负输入连接到相应节点1706和1708上的两个n沟道栅极晶体管1702和1704，晶体管1702和1704的栅极由Φ2时钟信号选通。两个共用源极n沟道晶体管1710和1712使其源极连接到共用源极节点1714上，并且使其漏极分别连接到节点1706和1708上。n沟道栅极晶体管1716连接在节点1714与地之间，并且由Φ4  时钟信号控制。因此，当Φ4是逻辑“高”时，晶体管1710和1712的源极将接地。节点1706与正输出相关联，并且节点1708与负输出相关联。提供两个交叉连接的p沟道栅极晶体管1720和1722，晶体管1720连接在节点1724与节点1706之间，并且晶体管1722连接在节点1724与节点1708之间。晶体管1720的栅极连接到节点1708上，并且晶体管1722的栅极连接到节点1706上。p沟道栅极晶体管1726被设置用于V_DD与节点1724之间的连接，并且其栅极连接到时钟信号Φ4-Bar上。因而，当晶体管1726被接通时，节点1724被连接到V_DD上。 

在操作中，当时钟信号Φ2变高时，可重新配置锁存器的差分输出连接到节点1706和1708上。然而，这个锁存器基本上掉电，直到估计相位完成，并且Φ4在沿114处变高，同时Φ2在负下降沿116处变低。因而，在Φ3的下降沿，下降沿112处提供的可重新配置锁存器的输出将布置在节点1706、和1708上，同时锁存器1048被掉电。当晶体管1702和1704被断开时，那么节点1706和1708上的电压通过接通晶体管1716和1726被“锁存”到锁存器1048中。这提供到传输锁存器846的输出。 

数字补偿器 

现在参照图18，示出了数字控制器和数字补偿器412的简化图。PID块540由用求和结点1802求和的三条路径组成。第一路径借助块1804提供比例关系，第二路径借助积分块1806提供积分功能，及第三路径借助块1808提供微分路径。如上所述，这称作PID控制器。比例块1804具有稳态比例增益K_p，并且提供零相位滞后。积分路径和积分块1806具有积分增益K_i，该积分增益K_i通常减小了稳态误差。存在与这个相关的某一相位滞后。与差分块1808相关的差分路径具有微分增益K_d，该微分增益K_d通过预期未来操作提供某一相位超前。因而，整个PID块540为整个控制回路提供相位补偿。 

如上所述，求和结点1802的输出被输入到低通滤波器550或sinc滤波器552。低通滤波器550由具有两个极点的块1810组成，该块  1810具有与其相关的两极点低通滤波器频率响应。这通过具有与放大相关的另一个系数的放大级1812，这是由微控制器440控制的系数。因而，有控制低通滤波器函数运算的三个系数a₁、a₂及a₃，这些是低通滤波器的系数。sinc滤波器552基本上由求和块或累加块1814组成，该求和块或累加块1814是可操作的以在延迟值的范围内求和，这是抽取型sinc滤波器。增益因数由具有与其相关的系数a₀的放大级1816提供。这个a₀将设置sinc滤波器陷波的位置，这一点将在下文中描述。多路复用器1818是可操作的，以在放大级1812的输出与放大级1816之间选择用于DPWM 406的输入。 

现在参照图19，示出了PID 540及低通滤波器550和sinc滤波器552的更详细框图。块1804的比例路径具有增益因数K_p的与其相关的增益级1902。这由PID控制块542控制。积分块具有积分增益因数K_i的与其相关的增益块1904。这个的输出通过块1906中的传递函数1/(1-z^-1)。这个块的输出被输入到求和结点1802。积分路径和块1808由具有微分增益K_d的增益块1908组成。这个增益块1908的输出被输入到延迟块1910以提供延迟(1-z^-1)。块1910的输出被输入到求和结点1802。另外，设有多路复用器1970，该多路复用器1970使其一个输入连接到输入1901上，并且另一个输入连接到具有值为“0”的数字字上。多路复用器1970的输出被输入到增益块1904的输入。在该误差条件下，可选择“0”值，从而保持积分路径。这将在下文中更详细地描述。 

低通滤波器配置有输入求和结点1912，其输出连接到具有z^-1的延迟的延迟块1914上。延迟块1914的输出连接到节点1916上，该节点1916使与其相关的信号通过具有系数a₂的系数块1918反馈，其输出输入到求和块1912。节点1916也被输入到求和结点1918的一个输入，其输出连接到系数块1920的输入上，其输出在节点1922上提供低通滤波器的输出。延迟块1914的输入也被输入到求和结点1912。节点1916通过具有延迟z^-1的延迟块1924输入，其输出通过具有系数a₁的系数块1926输入到求和结点1912的另一个输入。低通滤波器控  制块558设置系数a₁、a₂及a₃。一般地，这是Butterworth(蝶值)配置低通滤波器，一种相当常规的数字滤波器。 

sinc滤波器由输入求和结点1930组成，其输出通过具有z^-1的延迟的延迟块1932输入，其输出输入到系数块1934，其输出提供sinc滤波器552的输出，系数块1934具有与其相关的系数a₀，这个系数由sinc控制块556提供。延迟块1932的输出也被反馈到求和结点1930的输入以提供累加运算。这个延迟块1932具有与其相关的复位输入，它在预定时间被复位。如上文提到的那样，这是抽取型sinc滤波器。低通滤波器和sinc滤波器的输出都被输入到多路复用器554的相应输入。这提供u(n)误差信号。依据具体应用和应用工程师的期望可选择低通滤波器或sinc滤波器。 

现在参照图20a和20b，将描述PID 540的频率响应。首先，与PID相关的数学式按如下表达： 

${H\left(z\right)}_{\mathrm{PID}}=K_p+\frac{K_i}{1-z^{-1}}+K_d(1-z^{-1})$

$=\frac{K_p(1-z^{-1})+K_i+K_d{(1-z^{-1})}^2}{1-z^{-1}}$

$=\frac{(K_p+K_i+K_d)+(-K_p-2K_d)z^{-1}+Z^{-2}}{1-z^{-1}}$

由以上公式可以看出，在DC下有单个极点，并且有两个零点。此外，可以看出，零点的值是常数K_p、K_i及K_d的函数。通过选择这些常数，可改变零点的值。 

现在参照图20a和20b，示出了用于对PID的频率的响应的频率和相位图。可以看出，在DC下有单个极点，并且响应将滚降直到第一个零点，此时响应将变平直到第二个零点。在第二个零点处，响应以正方式变化，这主要归因于微分器项。然而，可以看出在没有某种类型的滤波的情况下，高频处的增益将相当高。这是在数字控制器与模拟控制器之间的差别，其中，模拟控制器在较高频率处具有固有低通滤波器。可以看出，相位也呈现类似特性，其中，相位初始是90°，并且稍微下降到第一个零点，在该处它变正并且然后在第二个点零处继续增大。在高频处，相位在本质上显著超前。通过使用低通波器，  如图21中陈述的那样，PID响应的高频部分可被控制。然而，低通滤波器的拐角频率不能太低，或者与其相关的相位将引起回路中的不稳定性。典型地，开关频率是大约500KHz。将期望的是，滤除与开关频率相关的任何噪声，并因此，从滤波观点看期望的将是，把低通滤波器的拐角频率改变到这个频率处或其之下。然而，这会引起控制回路中的显著的相位不稳定性。这正是sinc滤波器有益的地方。具有图22中示出的响应的sinc滤波器，在采样频率的多倍处产生多个“陷波”，以使陷波可被放置在电源的开关频率处。 

如上文提到的那样，sinc滤波器是抽取型滤波器。抽取比例被定义为控制器的采样频率除以电源的开关频率(期望的陷波)的比率。如果采样频率f_s被设置为10MHz，并且电源的开关频率f_sw等于500kHz，则该求和比例等于f_s/f_sw，这产生开关频率的整数倍处的零点。这等于(10×10⁶)/(500×10³)，这产生20的抽取比例。因此，陷波在500kHz、1MHz、1.5MHz处及最后在5MHz，f_s/2处存在。因此，累加器降累加20个采样值并且然后被复位，此时它提供输出。 

现在参照图23，示出了数字补偿器412的更详细实施图。PID的输入1901沿三条路径被输入，如上文提到的那样。比例路径利用乘法器2302，该乘法器2302使一个输入连接到节点1901上，并且其另一个输入用来接收数字值K_p，并且在输出上提供用于第一求和结点2304输入的结果。积分路径具有与其相关的乘法器2306，该乘法器2306使其一个输入连接到输入1901上，并且其另一个输入用于与AND(与)门2308的输出相乘。AND门的一个输入通过反相器节点连接到积分保持使能信号INTHLDEN上，并且其另一个输入连接到K_i积分常数上。乘法器2306的输出被提供给求和结点2308的输入用于与反馈延迟块2310的输出求和，该反馈延迟块2310是可操作的以反馈自节点2312的输出。求和节点2308的输出通过饱和块2314传到节点2312。节点2312被输入到求和结点2304的另一个输入。求和结点2304的输出被输入到求和结点2316。微分器块具有求和节点2318，该求和节点2318用于在其一个输入上接收节点1901上的值，  并且在其另一个输入上接收由延迟块2320延迟的节点1901上的值，这输入到负输入，以使块2318是差值块。差值块2318的输出被输入到乘法块2322，用于把求和块2318的输出与常数K_d相乘。乘法块2322的输出被输入到求和块2316。求和块2316被输入到求和块2324，这可操作以在其输入上接收由可编程抖动寄存器2326产生的可编程抖动信号。通过改变这个可编程抖动的值，可改变由求和结点2316输出的值。 

求和结点2324的输出包括PID输出。这被输入到两个滤波器。低通滤波器被配置有AND门2330，一个输入连接到PID输出上，并且其另一个输入连接到滤波器选择信号FILTERSEL-EAR上。使能门2330的输出被输入到求和结点2332。求和结点2332的输出被输入到求和结点2334的输入，其输出通过饱和块2336连接到节点2338上用于延迟块2340的输入，其输出连接到节点2342上。节点2342被输入到乘法块2344的一个输入上，其另一个输入连接到系数a₁上用于与其相乘。乘法块2344的输出通过过截断块2346以截断从其输出的值，用于输入到其负输入上的求和结点2334的另一个输入以通过求和结点2334提供减法运算。节点2342的输出也通过延迟块2348被输入到乘法块2350的输入用于与a₂系数相乘。乘法块2350的输出用截断块2352截断用于输入到求和结点2332上的负输入，使得减法运算由求和结点2332进行。求和结点2358是可操作的以对节点2342的输出和节点2338的输出求和，其输出输入到乘法块2360以便与a₃ 系数相乘。乘法块2360的输出被输入到用于截断和饱和的块2362，并且然后输入到多路调制器554的输入。 

sinc滤波器用输入选择AND门2364实现，该AND门2364使一个输入连接到PID输出上，并且另一个输入连接到滤波器选择信号FILTERSEL上。门2364的输出，使能门，被输入到求和结点2366的一个输入，其输出通过饱和块2368连接到节点2370上。节点2370通过延迟块2372连接到AND门2374的输入上。AND门2374的输出被输入到求和结点2366的另一个输入。节点2370也被输入到乘法  块2376用于与sinc滤波器系数a₀相乘，其输出连接到饱和和截断块2378上用于输出到多路复用器554的另一个输入。 

当sinc滤波器被选择时，不同的时钟信号被用来延迟输出。延迟2380设在多路复用器554的输出上。多路复用器2382选择用于延迟2380的控制信号以调节其延迟。这或者可能是原始时钟信号或者是借助于除法块2384除以因数“N”的原始时钟信号。时钟信号被输入到多路调制器2382的一个输入，和通过除法块2384的其另一个输入以提供向下划分信号。向下划分时钟信号也通过在使能门2374上的反相节点把第二输入提供给使能门2374。因而，除法比例为累加运算提供“复位”，累加运算在滤波器时钟速率下运算。向下划分比例“N”设置在复位之前将允许发生的累加数量，此时将提供数据输出。 

现在参照图24，示出了具有低通滤波器的数字补偿器的Bode图。可以看出，在DC下，存在一个极点，并且PID的第一个零点出现在Fz1处且第二个零点出现在Fz2处。响应将在第二零点处增大，直到低通滤波器的第一极点出现在Fp1处，并且第二极点稍后出现在极点Fp2处。因而，可以看出，通过把低通滤波器的拐角频率从开关频率和PID的零点移出，将存在由PID输出的信号的某种增大。当然，PID的两个零点可能是相同的，并且低通滤波器的两个极点可能靠得更近。 

现在参照图25，示出了频域中sinc滤波器操作的频率图。可以看出，在上文中关于实例描述的实施例中，其中滤波器的采样频率是10MHz并且电源的开关频率是500kHz，存在接近500kHz开关频率位置的陷波2502。注意，这个陷波对于用来实现sinc滤波器、抽取比例、采样频率及开关频率的系数的使用是可编程的。通过调节这些值，陷波可被编程成位于在电源的开关频率处。这将产生非常安静的电源，从而把开关频率有效地滤出控制回路。 

现在参照图26，设有结合电源2606使用的数字控制器的功能框图。模数转换器(ADC)408连接成接收来自电源2606的输出、指示电源2606的输出电压的V_SENSE信号。ADC 408另外从由参考图5描  述的基准DAC 506和基准发生器504组成的基准发生器410中接收基准电压V_REF。ADC 408的输出被提供给连接到ADC 408的输出上的1到2多路复用器2602的单个输入。多路复用器2602被配置成在标准操作模式下操作，其中，多路复用器2602的输出将第一线2608上的电压误差信号的输出提供给数字补偿器412，如上文描述的那样。当在该操作模式下时，补偿器412如之前描述的那样仅进行其正常的补偿功能，并且产生补偿电压误差信号。在分析操作模式下，多路复用器2602，不是把输出提供给补偿器412，而是经输出线2610把输出提供给微控制器440。当在分析操作模式下时，微控制器440在软件内对补偿器412的操作建模。因而，响应于由ADC 408提供的电压误差信号，MCU 440可产生是u(n)的相同值的u(n)的合成形式，如果电压误差信号直接提供给补偿器412的输入，则该u(n)设在补偿器412的输出处。多路复用器2602响应于来自MCU 440的控制信号在标准模式与分析模式之间切换。 

u(n)的这个合成值经线2612提供给多路复用器2604的第一输入。多路复用器2604是2到1多路复用器，其中，两个输入中的第一个来自线2612上的MCU 440。多路复用器2604的另一个输入直接由线2614上的补偿器412提供。类似于多路复用器2602，多路复用器2604具有标准操作模式和分析操作模式。在标准操作模式中，多路复用器2604把u(n)的输出值(补偿电压误差信号)直接从补偿器412提供给数字PWM 416。然而，在分析操作模式期间，多路复用器2604把u(n)的合成形式从MCU 440提供给DPWM 416。多路复用器2604响应于来自MCU 440的控制信号在标准操作模式与分析操作模式之间切换。多路复用器2604的输出被提供给DPWM 416，该DPWM416产生提供给开关电源2606的适当开关控制信号。反馈回路将从电源2606检测的电压输出提供给ADC 408的输入，如文中之前描述的那样。 

多路复用器2602和2604可以包括关于图5描述的多路复用器518、554或556中的任一个，或者可选择地，可以包括位于电路的适  当输入/输出上的另外新的多路复用器。如果使用图5中描述的多路复用器518、554或556中的任一个，则这些多路复用器将必须依据其在系统内的位置重新配置成具有另外的输入或输出，或者配置成把其输出提供给适当的MCU 440或如果适当的话提供给数字PWM 416。 

现在参照图27，示出了微控制器440产生u(n)的合成值的方式。由于MCU 440在MCU 440的软件内可准确地对补偿器412的操作建模，所以微控制器440可产生u(n)值作为输出u(n)_REF。u(n)的这个偏置值然后可以与软件产生的正弦信号相混合以在电压范围内改变u(n)的值。当组合时，这些信号提供用于u(n)的合成值。u(n)不是ADC 408的输出的函数，并因而在数字控制器内提供开环操作。 

与软件产生的正弦信号相组合的u(n)的偏置值产生用于u(n)的输出，如图28a中示出的那样。通过偏置u(n)值偏移正弦信号2802所选的距离2804。这个信号响应与软件产生的正弦信号在第一和第二电平之间变化。u(n)的这个合成值提供来自电源2606的输出，以使V_SENSE信号表现为波形2806，如在图28b中示出的那样。这个信号与提供的u(n)的值类似地变化，但与图28a中示出的信号2802相位偏移。利用提供回ADC 408的输出V_SENSE信号，当u(n)应用于DPWM416时，MCU 440可以存储指示从u(n)的具体值接收的具体电压响应的多个数据点。 

以这种方式，如在图28c中示出的那样，可以建立用于补偿器412的传递函数的模型。不同于用于具体电路的传递函数的数学模型或估计，以上文描述的方式产生的并且在图28c中示出的传递函数将是补偿器412的实际传递函数，并且不仅仅是其具有一定假设和固有的不准确性的数学模型。利用这些实际传递函数，补偿器412内的各种参数可以改变，以实现具体期望的传递函数，这一点将马上更充分地描述。 

现在参照图29，通过使用例如个人计算机2902或其它类型的处理装置与MCU 440连接实现提供给MCU 440的数据分析。个人计算机2902可以通过UART接口2904与MCU 440连接。然而，应该认  识到，任何类型的计算装置和接口可以用于与MCU 440互连。唯一具体要求是，通过对MCU 440的建模所产生和存储的用于接收的电压误差信号和合成的u(n)信号的数据点能够通过某种类型的接口2904下载到计算装置，该计算装置可以利用数据来分析数字控制器的操作和功能性以实现具体期望的响应。 

现在参照图30，示出了包括不同零点3002和极点3004的传递函数。图30的传递函数可以代表将从数字控制器得到的期望的传递函数。当在分析模式下时，用户可以改变由MCU 440提供给补偿器412的各种硬件参数，以便利用附加的计算装置调节补偿器412内的极点和零点。这些参数的调节在MCU 440内基于在MCU 440内实施的补偿器412的功能模型进行。以这种方式，通过改变各种参数，在分析模式下可以确定在补偿器412内由变化的参数值提供的对于传递函数的影响，而不用实际改变硬件内的那些补偿器值412。可以对参数建模，直到实现具体传递函数，如在图30中示出的传递函数。一旦在分析模式中已经确定各种参数，MCU 440就可用这些参数重新配置补偿器412，以使补偿器将在分析模式内以最近已经建模的方式操作。因而，不是仅仅着眼于由装置提供的传递函数，信号可以被施加到装置的模型上，以看到对基于通过MCU 440对于参数进行各种变化的传递函数会发生什么。 

现在参照图31，更充分地示出了流程图，该流程图示出了对于图26描述的系统可以用来分析补偿器412的各种操作参数的方式。过程在步骤3100处启动以开始系统分析，在步骤3102处进入分析模式，从而从控制环移除补偿器412的硬件，并且MCU 440开始对补偿器412的操作进行建模。在步骤3104处，用对补偿器的操作进行建模的MCU 440测量系统的开环响应。在步骤3106处，在MCU 440的软件内模拟初始组的PID参数。这些参数可以在步骤3108处被改变，以实现不同的开环响应输出。询问步骤3110分析新的开环响应，以确定是否已经实现期望的开环响应。如果没有实现，则控制返回到步骤3108，并且参数可以被再次改变，以实现可能具有更希望的开环  响应结果的不同响应。一旦通过询问步骤3110检测希望的开环响应，则提供给补偿器412的硬件参数可以在步骤3112处按照分析被调节，并且在步骤3114处数字控制器返回到操作模式。一旦这个过程已经被完成，数字控制器的开环响应就应该以期望的开环响应操作，因为在分析模式期间补偿器已经被配置成提供具体响应。 

现在参照图32，示出了本发明的可选实施例，其中，MCU 440，不是在MCU 440的软件内对补偿器412的操作建模以把u(n)的合成值提供给DPWM 416，而是接收从补偿器412提供的u(n)的实际值，并且响应于提供的u(n)值产生由ADC 408提供的电压误差信号的合成值。在这种情况下，微控制器单元440在其软件内对DPWM 416、电源2606、在电源2606与ADC 408之间的反馈回路、ADC 408及基准发生器410的操作建模。仍然包括在控制回路内的电路的唯一真实硬件是补偿器412。 

多路复用器3202包括来自ADC 408的第一输入3204，它当在操作模式下时，基于来自ADC 408的V_SENSE将电压误差信号直接提供给补偿器412。然而，在分析操作模式下，多路复用器3202而是基于来自MCU 440的V_SENSE将电压误差信号的合成形式提供给补偿器412。在MCU 440的软件内产生基于V_SENSE的误差电压的合成值，并且可以以任何期望的方式变化。第二多路复用器3208从补偿器412接收u(n)的产生值。在标准操作模式期间，多路复用器3208把u(n)的输出值提供给DPWM 416。然而，当多路复用器3208正在分析模式下操作时，u(n)的值被提供给MCU 440。如前所述，系统的各种操作特性可以被建模，并且用于建模装置的参数可以在MCU 440的软件内被改变以在确定具体期望结果的努力中实现多个结果。与由DPWM 416、电源2606、ADC 408及基准发生器410组成的硬件装置相关的参数中的任一个可以在分析模式期间在MCU 440的软件内被改变，以利用MCU 440或外部计算装置搜索期望的输出结果。当实现这些结果时，然后可以将对应参数值提供给实际硬件元件以实现该期望结果。多路复用器3202和3208可以包括分别应用于补偿器412  的输入和输出的另外的多路复用器，或者可以包括已经与补偿器412相关的多路复用器，该多路复用器被重新配置成把它们的输入或输出提供给MCU 440，如文中描述的那样。多路复用器3202、3208响应于来自MCU 440的控制信号在标准模式与分析模式之间切换。 

上述系统可以包括用来配置数字控制器的操作以提供特别期望的传递函数或操作特性的多种实施方式。这些期望结果可以人工地实现，其中用户把计算装置连接到MCU 440上(如图29中示出的那样)以便以预定方式配置数字控制器的操作。另外，MCU 440和附加处理装置可被配置成定期和自动地运行一定诊断或分析功能，以便实现特别期望的编程结果。这种类型的实施在例如随温度变化的系统中有用，其中，宽范围变化温度可以剧烈地影响依赖于系统的当前温度的数字控制器的操作特性。如果数字控制器被配置成定期地进入分析模式，则控制器的操作参数可配置成与控制器的当前操作温度相一致以实现预选结果。 

尽管已经详细地描述了优选实施例，但应该理解，在不脱离由所附权利要求书限定的本发明的范围的情况下，可以进行各种变化、替代及变更。 

Claims (27)

1.一种用于分析开关电源转换器的操作的系统，包括：

数字控制器，用于接收代表电源转换器的输出直流电压的模拟信号以便与期望的输出电压电平相比较，并且产生开关控制信号以控制开关电源转换器的操作从而把输出直流电压调节为所述期望的输出电压电平，数字控制器的控制回路的至少一部分在第一操作模式下产生第一信号；

微控制器，用于在第二操作模式期间模拟控制回路的所述至少一部分的操作并产生第二信号；以及

其中，数字控制器的控制回路的所述至少一部分在第一操作模式下切换到控制回路中并且微控制器在第二操作模式下切换到控制回路中以执行控制回路的所述至少一部分的操作。

2.根据权利要求1所述的系统，其中，控制回路的第二部分能在第三操作模式下切换到控制回路外，所述控制回路的所述第二部分产生第三信号。

3.根据权利要求2所述的系统，其中，微控制器在第三操作模式期间切换到控制回路中并模拟控制回路的所述第二部分的操作。

4.根据权利要求1所述的系统，其中，数字控制器还包括：

差分模数转换器，用于接收模拟信号和期望的输出电压电平，并且将其之间的差转换成数字误差信号；

数字补偿器，用于处理数字误差信号来补偿回路相位偏移，从而提供补偿的数字误差信号；

脉宽调制器，用于产生作为所述补偿的数字误差信号的函数的所述开关控制信号；

第一多路复用器，连接到差分模数转换器的输出上，用于在第一操作模式下把数字误差信号提供给数字补偿器，并且用于在第二操作模式下把数字误差信号提供给微控制器；

第二多路复用器，连接到脉宽调制器的输入上，用于在第一操作模式下把补偿的数字误差信号提供给脉宽调制器，并且在第二操作模式下把来自微控制器的合成补偿的数字误差信号提供给脉宽调制器。

5.根据权利要求4所述的系统，其中，第一和第二多路复用器响应于来自微控制器的控制信号进入第一和第二操作模式。

6.根据权利要求4所述的系统，其中，微控制器包括用于提供对于在微控制器中接收的数字误差信号和在微控制器中产生的合成补偿的数字误差信号的访问的接口。

7.根据权利要求4所述的系统，其中，微控制器存储接收到的数字误差信号和产生的合成补偿的数字误差信号。

8.根据权利要求4所述的系统，其中，微控制器把产生的基准补偿的数字误差信号与软件产生的正弦信号相组合以产生合成补偿的数字误差信号。

9.根据权利要求4所述的系统，其中，所述微控制器是可操作的，以根据接收到的数字误差信号和产生的合成补偿的数字误差信号的分析的结果改变控制数字控制器的操作的参数。

10.根据权利要求4所述的系统，其中，连接到差分模数转换器的输出上的第一多路复用器在第三操作模式期间把合成的数字误差信号提供给补偿器，并且连接到脉宽调制器的输入上的第二多路复用器在第三操作模式期间把补偿的数字误差信号提供给微控制器。

11.根据权利要求10所述的系统，其中，在第三操作模式期间，微控制器接收补偿的数字误差信号，并且对数字控制器中除数字补偿器、第一多路复用器和第二多路复用器外的剩余元件和相关电源的操作建模以产生合成的数字误差信号。

12.一种用于分析开关电源转换器的操作的系统，包括：

差分模数转换器，用于接收代表电源转换器的输出直流电压的模拟信号和基准输出电压电平，并且把其之间的差转换成数字误差信号；

数字补偿器，用于在第一操作模式下处理数字误差信号以补偿回路相位偏移，从而提供补偿的数字误差信号；

微控制器，在第二操作模式期间响应数字误差信号模拟数字补偿器的操作以产生合成补偿的数字误差信号；

脉宽调制器，用于产生用于控制开关电源转换器的操作的切换控制信号以在第一操作模式下响应补偿的数字误差信号和在第二操作模式下响应合成补偿的数字误差信号提供调节的输出电压；

第一多路复用器，连接到差分模数转换器的输出上，用于在第一操作模式下把数字误差信号提供给数字补偿器，并且用于在第二操作模式下把数字误差信号提供给微控制器；以及

第二多路复用器，连接到脉宽调制器的输入上，用于在第一操作模式下把补偿的数字误差信号提供给脉宽调制器，并且在第二操作模式下把合成补偿的数字误差信号提供给脉宽调制器，

其中，数字控制器包括所述差分模数转换器、所述数字补偿器、所述脉宽调制器、所述第一多路复用器和所述第二多路复用器。

13.根据权利要求12所述的系统，其中，第一和第二多路复用器响应于来自微控制器的控制信号进入第一和第二操作模式。

14.根据权利要求12所述的系统，其中，微控制器包括用于提供对于在微控制器中接收的数字误差信号和在微控制器中产生的合成补偿的数字误差信号的访问的接口。

15.根据权利要求12所述的系统，其中，微控制器存储接收到的数字误差信号和产生的合成补偿的数字误差信号。

16.根据权利要求12所述的系统，其中，微控制器把产生的基准补偿的数字误差信号与软件产生的正弦信号相组合以产生合成补偿的数字误差信号。

17.根据权利要求12所述的系统，其中，所述微控制器是可操作的，以根据接收到的数字误差信号和产生的合成补偿的数字误差信号的分析的结果改变控制数字控制器的操作的参数。

18.根据权利要求12所述的系统，其中，连接到差分模数转换器的输出上的第一多路复用器在第三操作模式期间把合成的数字误差信号提供给补偿器，并且连接到脉宽调制器的输入上的第二多路复用器在第三操作模式期间把补偿的数字误差信号提供给微控制器。

19.根据权利要求18所述的系统，其中，在第三操作模式期间，微控制器接收补偿的数字误差信号，并且对数字控制器中除数字补偿器、第一多路复用器和第二多路复用器外的剩余元件和相关电源的操作建模以产生合成的数字误差信号。

20.一种用于分析开关电源转换器的操作的方法，包括以下步骤：

在第一操作模式下把开关电源转换器的数字控制器的控制回路的至少一部分切换到控制回路中，并且把微控制器切换到控制回路外；

在第一操作模式下利用控制回路的所述至少一部分产生第一信号；

在第二操作模式下把开关电源转换器的数字控制器的控制回路的所述至少一部分切换到控制回路外并把微控制器切换到控制回路中；以及

在第二操作模式期间在微控制器中模拟控制回路的所述至少一部分的操作以产生第二信号。

21.根据权利要求20所述的方法，其中，切换步骤还包括响应于来自微控制器的控制信号在第一操作模式和第二操作模式之间切换的步骤。

22.根据权利要求20所述的方法，其中，模拟步骤还包括以下步骤：

从控制回路接收误差信号；以及

响应于接收到的误差信号产生合成补偿的数字误差信号。

23.根据权利要求22所述的方法，还包括存储从控制回路接收的误差信号和产生的合成补偿的数字误差信号的步骤。

24.根据权利要求22所述的方法，其中，产生第二信号的步骤还包括把产生的基准补偿的数字误差信号与软件产生的正弦信号相组合以产生合成补偿的数字误差信号的步骤。

25.根据权利要求20所述的方法，其中，模拟步骤还包括改变控制所述控制回路的所述至少一部分的操作的参数的步骤。

26.根据权利要求20所述的方法，还包括在第三操作模式下把控制回路的第二部分切换到控制回路外的步骤。

27.根据权利要求20所述的方法，其中，模拟步骤还包括在第三操作模式期间模拟控制回路的第二部分的操作的步骤。

Images