CN101359649B - 可编程通孔器件及其制造方法和集成逻辑电路 - Google Patents

可编程通孔器件及其制造方法和集成逻辑电路 Download PDF

Info

Publication number
CN101359649B
CN101359649B CN2008101441097A CN200810144109A CN101359649B CN 101359649 B CN101359649 B CN 101359649B CN 2008101441097 A CN2008101441097 A CN 2008101441097A CN 200810144109 A CN200810144109 A CN 200810144109A CN 101359649 B CN101359649 B CN 101359649B
Authority
CN
China
Prior art keywords
dielectric layer
heater
programmable via
separator
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101441097A
Other languages
English (en)
Other versions
CN101359649A (zh
Inventor
陈冠能
L·克鲁辛-艾保姆
丹尼斯·M·纽恩斯
萨姆帕斯·普鲁肖萨曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101359649A publication Critical patent/CN101359649A/zh
Application granted granted Critical
Publication of CN101359649B publication Critical patent/CN101359649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供可编程通孔器件及其制造方法和集成逻辑电路。在一个方面中，提供一种可编程通孔器件。该可编程通孔器件包括：第一介电层；加热器，在第一介电层上；气隙，将加热器的至少一部分与第一介电层分开；隔离层，在第一介电层上，覆盖加热器的至少一部分；覆盖层，在隔离层的与第一介电层相对侧上；至少一个可编程通孔，延伸穿过覆盖层和隔离层的至少一部分，并与加热器接触，可编程通孔包括至少一种相变材料；导电覆盖，在可编程通孔上；第二介电层，在覆盖层与隔离层相对侧上；第一导电通孔和第二导电通孔，每一个都延伸穿过第二介电层、覆盖层和隔离层的至少一部分，并与加热器接触；和第三导电通孔，延伸穿过第二介电层，并与导电覆盖接触。

Description

可编程通孔器件及其制造方法和集成逻辑电路
技术领域
本发明涉及可重构电路，更具体地，涉及可编程通孔器件及其制造方法。
背景技术
可重构电路已经广泛用在半导体行业中，用于现场可编程门阵列(FPGA)以及用于缺陷存储元件的修复。FPGA在一个阵列中包括带有可重新安排逻辑块之间互连的散置开关的一组简单的、可配置的逻辑块。
还期望可重构电路在当前正在开发的三维集成技术中扮演重要角色。三维集成制造可形成具有不同功能的单个芯片组合的多层结构。在这种多层(和多功能)系统中，典型地需要可重构电路连接提供可控制的逻辑功能、存储器修复、数据加密以及其他功能。
可编程通孔是一种使能(enabling)技术，用于高性能可重构逻辑应用，而无需在低逻辑门密度和功率中权衡。相变材料是对于这种应用的很好选择，但是目前，作为对闪存的可能的替代品，已经引起半导体存储器开发商的广泛注意。
某些相变材料可以通过改变热供应在导电和高阻状态之间转换。具有包含相变材料的可编程通孔的可重构电路可采用加热元件来影响这种变化。然而，由于相变材料转换的精度、效力和效率直接影响可重构电路的性能，所以使加热元件与可编程通孔相配合仍旧存在挑战。
因此，期望出现可提高转换精度、效力和效率的可编程通孔技术。
发明内容
本发明提供可编程通孔器件及其制造方法。在本发明的一个方面中，提供一种可编程通孔器件。所述可编程通孔器件包括：第一介电层；加热器，在所述第一介电层上；气隙，用于将所述加热器的至少一部分与所述第一介电层分开；隔离层，在所述第一介电层上，覆盖所述加热器的至少一部分；覆盖层，在所述隔离层的与所述第一介电层相对侧上；至少一个可编程通孔，延伸穿过所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触，所述可编程通孔包括至少一种相变材料；导电覆盖，在所述可编程通孔上；第二介电层，在所述覆盖层的与所述隔离层相对侧上；第一导电通孔和第二导电通孔，每一个都延伸穿过所述第二介电层、所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触；和第三导电通孔，延伸穿过所述第二介电层，并且与所述导电覆盖接触。
在本发明的另一个方面中，提供一种在半导体芯片的器件层上的可编程通孔器件的制造方法。该方法包括以下步骤。在所述器件层上淀积第一介电层。在所述第一介电层的与所述器件层相对侧上形成加热器。形成用于将所述加热器的至少一部分与所述第一介电层分开的气隙。在所述第一介电层的与所述器件层相对侧上淀积隔离层，以覆盖所述加热器的至少一部分。形成每一个都延伸穿过所述隔离层的一部分并且与所述加热器接触的第一导电通孔和第二导电通孔。在所述隔离层的与所述第一介电层相对侧上淀积覆盖层。形成延伸穿过所述覆盖层和所述隔离层的至少一部分并且与所述加热器接触的至少一个可编程通孔，所述可编程通孔包括至少一种相变材料。在所述可编程通孔上形成导电覆盖。在所述覆盖层的与所述隔离层相对侧上淀积第二介电层。将所述第一导电通孔和所述第二导电通孔的每一个都延伸穿过所述覆盖层和穿过所述第二介电层。形成延伸穿过所述第二介电层并且与所述导电覆盖接触的第三导电通孔。
在本发明的另一个方面中，提供一种实现逻辑功能的方法。该方法包括以下步骤。提供可编程通孔器件。该可编程通孔器件包括：第一介电层；加热器，在所述第一介电层上；气隙，用于将所述加热器的至少一部分与所述第一介电层分开；隔离层，在所述第一介电层上，覆盖所述加热器的至少一部分；覆盖层，在所述隔离层的与所述第一介电层相对侧上；至少一个可编程通孔，延伸穿过所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触，所述可编程通孔包括至少一种相变材料；导电覆盖，在所述可编程通孔上；第二介电层，在所述覆盖层的与所述隔离层相对侧上；第一导电通孔和第二导电通孔，每一个都延伸穿过所述第二介电层、所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触；和第三导电通孔，延伸穿过所述第二介电层，并且与所述导电覆盖接触。当所述可编程通孔处于导电状态时，OFF切换脉冲经过所述加热器，所述OFF切换脉冲被配置为使所述可编程通孔中的所述相变材料的至少一部分非晶化，以将所述可编程通孔切换到高阻状态；和/或当所述可编程通孔处于高阻状态时，ON切换脉冲经过所述加热器，所述ON切换脉冲被配置为对所述可编程通孔中的所述相变材料的至少一部分退火，以将所述可编程通孔切换到导电状态。
在本发明的另一个方面中，提供一种集成逻辑电路。该集成逻辑电路包括：多个逻辑块；和将所述逻辑块中的两个或多个互连的至少一个可编程通孔器件。所述可编程通孔器件包括：第一介电层；加热器，在所述第一介电层上；气隙，用于将所述加热器的至少一部分与所述第一介电层分开；隔离层，在所述第一介电层上，覆盖所述加热器的至少一部分；覆盖层，在所述隔离层的与所述第一介电层相对侧上；至少一个可编程通孔，延伸穿过所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触，所述可编程通孔包括至少一种相变材料；导电覆盖，在所述可编程通孔上；第二介电层，在所述覆盖层的与所述隔离层相对侧上；第一导电通孔和第二导电通孔，每一个都延伸穿过所述第二介电层、所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触；和第三导电通孔，延伸穿过所述第二介电层，并且与所述导电覆盖接触。
在本发明的另一个方面中，提供一种半导体芯片。该半导体芯片包括：器件层；和至少一个可编程通孔器件。所述可编程通孔器件包括：第一介电层，在所述器件层上；加热器，在所述第一介电层与所述器件层相对的一侧上；气隙，用于将所述加热器的至少一部分与所述第一介电层分开；隔离层，在所述第一介电层上，覆盖所述加热器的至少一部分；覆盖层，在所述隔离层的与所述第一介电层相对侧上；至少一个可编程通孔，延伸穿过所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触，所述可编程通孔包括至少一种相变材料；导电覆盖，在所述可编程通孔上；第二介电层，在所述覆盖层的与所述隔离层相对侧上；第一导电通孔和第二导电通孔，每一个都延伸穿过所述第二介电层、所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触；和第三导电通孔，延伸穿过所述第二介电层，并且与所述导电覆盖接触。
参照以下详细说明书和附图可获得本发明的更完整的理解，以及本发明的其他特点和优点。
附图说明
图1是示出根据本发明实施例的示例性半导体芯片的示图，所述半导体芯片具有在器件层上的可编程通孔器件；
图2A-F是示出根据本发明实施例的用于制造在半导体芯片的器件层上的可编程通孔器件的示例性方法的示图；
图3是示出根据本发明实施例的几种热绝缘体的热传导值的表；
图4A-图4C是示出根据本发明实施例的相变材料操作的曲线图；
图5是示出根据本发明实施例的通过图1的可编程通孔器件实现逻辑功能的示例性方法的示图；
图6是示出根据本发明实施例的将图1的可编程通孔器件切换到OFF状态的电阻-电流(R-I)特征的曲线图；
图7是示出根据本发明实施例的将图1的可编程通孔器件切换到ON状态的R-I特征的曲线图；
图8是示出根据本发明实施例的在室温下实现的图1的可编程通孔器件的持久性测试的循环数据的曲线图；和
图9是示出根据本发明实施例的示例性集成逻辑电路的示图。
具体实施方式
图1是示出示例性半导体芯片100的示图。半导体芯片100包括位于其后段工艺(BEOL)级(level)中，即器件层102上的可编程通孔器件101。根据这种教导，将可编程通孔器件101配置为可以与半导体芯片的BEOL级集成的。
这里使用的术语“BEOL”一般表示在首次金属化之后半导体芯片的制造阶段。同样地，这里使用的术语“BEOL级”一般表示在首次金属化之后与半导体芯片相关的部分，即级和/或层。此外，在这里，制造半导体芯片的任意部分，即级和/或层，以及包括首次金属化(也被认为是前端工艺“FEOL”级)共同称作“器件层”。将可编程通孔器件放置在芯片的BEOL级中是有利的，因为这样防止芯片的硅组件被可编程通孔器件材料(例如，加热器和相变材料)污染。
可编程通孔器件101包括：介电层104、气隙105、加热器106、隔离层108、覆盖层110、介电层112、可编程通孔114、导电覆盖116和导电通孔118、120和122。具体地，介电层104出现在器件层102上。由于，如上所述，可编程通孔器件101位于芯片的BEOL级中，所以介电层104包括BEOL介电材料，包括但不限于，氢化碳氧化硅(SiCOH)。根据示例性实施例，如以下详细所述，介电层112也可以包括BEOL介电材料，例如SiCOH，从而BEOL介电层围绕可编程通孔器件的每一侧。
加热器106出现在介电层104的与器件层102相对侧。为了实现电热转换(即，从加热器到可编程通孔)的最佳效率，根据示例性实施例，加热器106包括难熔材料的薄层，其具有在大约5纳米(nm)到大约100纳米之间的厚度，以及在大约100欧姆厘米(Ωcm)到大约10,000Ωcm之间(例如，在大约500Ωcm到大约3,000Ωcm之间)的相对高电阻率。适当的难熔材料包括但不限于，氮化钽(TaN)和具有化学式TaxSiyNz的金属，其中x，y和z均在0和大约1之间。
气隙105将加热器106的至少一部分与介电层104分离。如下文所述，可通过在加热器106下方的介电层104中的凹槽限定气隙105。以下，将结合图2的说明来描述气隙的形成。
为了提高可编程通孔器件的性能，可在加热器周围使用热绝缘体，以最小化在操作期间的热损失。热损失会不期望地增加器件的运行功率和/或导致切换错误。可使用例如热氧化硅和高温淀积氧化硅的材料。例如，见2006年12月19日提交的由代理人编号YOR920060626US1指定的题为“Programmable Via Structure andMethod of Fabricating Same”的序号11/612,631的美国申请。在此引用上述申请的内容作为参考。然而，根据这种教导，可以看出，空气具有更低的热传导率，因此是比氧化硅更好的热绝缘体。在图3(下面描述)中高亮显示空气与氧化硅(SiO2)和SiCOH相比的热传导率。
此外，如上所述，介电层104和112可包括SiCOH。SiCOH是基于有机硅网络聚合物的材料，其可被材料(例如从加热器扩散出来的金属和/或从可编程通孔扩散出来的相变材料)污染。为了防止这种污染，将可编程通孔器件101配置为具有与介电层104和112隔离的加热器106和可编程通孔114。例如，为了防止金属固体(例如，加热器金属)从加热器106扩散到介电层104中，气隙105将加热器106与介电层104隔离。
根据示例性实施例，气隙105具有大约50nm到大约500nm之间，例如大约100nm到大约300nm之间的深度105a。如图1所示，气隙105具有的长度105b小于加热器106的长度106b。如下面将要描述的，例如，结合图2的说明，在形成气隙105之后，介电层104的一部分残留在加热器106下方，以支持在气隙105上方的加热器106。由于这种叠加引起的从加热器106到介电层104的污染量尽可能最小。
加热器和可编程通孔还通过出现在介电层104的与器件层102相对侧的隔离层108与介电层104和112隔离。隔离层108覆盖加热器106，并围绕可编程通孔114，因此防止加热器金属和/或可编程通孔相变材料扩散到介电层104和112中。
隔离层108可包括用以阻止加热器和/或可编程通孔相变材料扩散的任意扩散阻挡材料。适当的扩散阻挡材料包括但不限于，非晶的氢化碳氮化硅(例如加拿大Santa Clara的Applied Materials公司制造的NBlok)、低温氧化物、氮化硅(SiN)和非晶硅中的一个或多个。有利地，例如，可根据BEOL工艺的温度需求使用这些扩散阻挡材料中的每一个，使得BEOL介电材料没有任何退化。
可以在小于大约400摄氏度(℃)的温度下通过等离子体增强化学气相淀积(PECVD)为BEOL结构(例如，隔离层108)淀积在各个BEOL工艺期间可用于阻止铜(Cu)扩散的非晶氢化碳氮化硅。根据这种教导，低温氧化物包括在小于大约500℃的温度下淀积的氧化物材料(例如，SiO2)，其可以在小于大约500℃的温度下通过使用低压化学气相淀积(LPCVD)被淀积。可以在大约400(℃)或更低温度下使用PECVD淀积在各个BEOL工艺期间同样可用于阻止Cu扩散的SiN作为BEOL结构，例如隔离层108。除了防止加热器和/或可编程通孔相变材料的扩散之外，隔离层108也可防止在制造工艺期间以及在使用中外部环境气体(例如氧气)和湿气进入BEOL和可编程通孔结构。
覆盖层110出现在隔离层108的与介电层104相对侧上。根据示例性实施例，覆盖层110包括SiN。由于SiN的介电属性和在制造期间作为刻蚀阻挡的效力，所以SiN是优选的覆盖材料(见以下描述)。
可编程通孔114延伸穿过覆盖层110以及穿过隔离层108的一部分，并且与加热器106接触。可编程通孔114包括相变材料。适合的相变材料包括但不限于，锗(Ge)、锑(Sb)和碲(Te)的三元合金(GST)(例如Ge2Sb2Te5)、GeSb、GeSb4、SbTe，和它们的通过其他元素(例如，氮(N)和Si)的置换/增加形成的掺杂衍生物中的一个或多个。同样，见2006年3月30日提交的由代理人编号YOR920060022US1指定的题为“Programmable Via Structure forThree Dimensional Integration Technology”的序号11/393,270的美国申请。在此引用上述申请的内容作为参考。具有可编程通孔的可重构器件还在以下文献中被描述，包括：2007年6月28日提交的由代理人编号YOR920070282US1指定的题为“CMOS-Process-Compatible Programmable Via Device”的序号11/770,455的美国申请、2007年7月11日提交的由代理人编号YOR920070283US1指定的题为“Four-Terminal ReconfigurableDevices”的序号11/776,295的美国申请、与此同一天2007年8月3日提交的由代理人编号YOR920070288US1指定的题为“ProgrammableVia Devices in Back End of Line Level”的序号11/833,321的美国申请。在此引用上述申请的内容作为参考。
导电覆盖116出现在可编程通孔114上方。导电覆盖116横向延伸的距离超过可编程通孔114，以在可编程通孔114上提供足够的覆盖，但是不与导电通孔118或120中任一个接触。根据示例性实施例，导电覆盖116包括氮化钛-钛合金(TiN/Ti)。TiN/Ti在导电通孔122和可编程通孔114中的相变材料之间提供了较好的扩散阻挡，以及在导电通孔122和可编程通孔114中的相变材料之间提供了较好的附着力和导电性。
介电层112出现在覆盖层110的与隔离层108相对侧上。介电层112可具有与介电层104相同的组成，或与介电层104不同的组成。根据示例性实施例，介电层112可具有与介电层104相同的组成，即SiCOH。
导电通孔118和120中的每一个都延伸穿过介电层112、穿过覆盖层110、穿过隔离层108的一部分，并且与加热器106接触。导电通孔118和120每一个都包括导电材料。例如，导电通孔118和120每一个都可包括任意适合标准互补金属氧化物半导体(CMOS)工艺的金属，包括但不限于，钨(W)、钽(Ta)、TaN、钛(Ti)、氮化钛(TiN)和Cu中的一个或多个。导电通孔122延伸穿过介电层112，并且与导电覆盖116接触。导电通孔122也包括导电材料。类似于导电通孔118和120，导电通孔122可包括任意适合标准CMOS工艺的金属，包括但不限于，W、Ta、TaN、Ti、TiN和Cu中的一个或多个。
图2A-F是示出用于制造在半导体芯片100的器件层102上的可编程通孔器件101的示例性方法200的示图。例如，前面结合图1的说明描述了具有可编程通孔器件101和器件层102的半导体芯片100。这里提供的制造步骤是可与CMOS工艺兼容的，使得该技术可以实际地和经济地实现，以及有利于按比例缩小技术的需求。
在步骤202，在器件层102上淀积介电层104。根据示例性实施例，介电层104包括SiCOH(如上所述)，并且使用任意适合的淀积工艺，包括但不限于化学气相淀积(CVD)，在器件层102上淀积。
在步骤204，在介电层104的与器件层102相对侧上淀积加热器材料层240。根据示例性实施例，加热器材料层240包括难熔材料(如上所述)，并且使用反应溅射、CVD技术(例如LPCVD)和原子层淀积(ALD)中的一种或多种方法在介电层104上淀积。在步骤206，对加热器材料层240图案化，以形成加热器106。根据示例性实施例，使用光刻对加热器材料层240图案化，其中将光致抗蚀剂淀积在加热器材料层240上，并使用加热器106的占用面积(footprint)来掩蔽和图案化。然后以介电层104作为刻蚀阻挡，使用传统干法刻蚀，例如反应离子刻蚀(RIE)形成加热器106。
在步骤208，形成气隙105。通过在加热器106一部分的下方的介电层104中形成凹槽的方式形成气隙105。可以以多种方式形成所述凹槽。根据示例性实施例，在形成加热器106之后，使用光刻来形成凹槽，其中首先将光致抗蚀剂淀积在介电层104/加热器106上，并使用气隙105的占用面积和位置来掩蔽和图案化。光致抗蚀剂的图案具有一个开孔区域，其长度小于加热器106的长度，其宽度大于加热器106的宽度，从而将导致气隙105具有小于加热器106长度的对应长度和大于加热器106宽度的对应宽度(如下所述)。提供其宽度大于加热器宽度的开孔区域允许对加热器下方的介电层进行刻蚀。即，随后使用选择性刻蚀介电层104的各向同性等离子体刻蚀工艺来刻蚀在光致抗蚀剂的开孔区域中以及加热器106下方的介电层104，以形成限定气隙105的凹槽。可通过控制刻蚀的时间来控制刻蚀的深度，即通过使用介电层104的伴随样品实现的刻蚀速率标定来确定。可选择地，例如，如果介电层104包括氧化硅以提供具有期望深度的凹槽，则可以使用湿法刻蚀工艺，例如稀释的氢氟酸(DHF)，代替各向同性等离子体刻蚀。
根据另一示例性实施例，在介电层104上淀积加热器材料层240之前(在步骤204之前，如上所述)，使用光刻形成凹槽，其中首先将光致抗蚀剂淀积在介电层104上，并使用气隙105的占用面积和位置来掩蔽和图案化。然后使用定时的RIE来刻蚀介电层104，以形成限定气隙105的凹槽。如上所述，可控制刻蚀时间，以提供具有期望深度的凹槽。一旦形成加热器106，则气隙105的宽度将大于加热器106的宽度。这允许位于气隙中用以在加热器形成期间保护气隙的填充材料在加热器形成之后被去除。具体地，在凹槽中淀积填充材料，以在加热器形成期间保护凹槽。使用例如化学机械抛光(CMP)对填充材料平坦化，使得填充材料与介电层104共面。一般地，基于其填充凹槽和通过刻蚀容易去除的能力来选择使用的填充材料(对于加热器106/介电层104可选择的)。仅作为实例，如果介电层104包括SiCOH(如上所述)，则填充材料可包括通过PECVD淀积的或旋涂并固化形成的氧化硅。可以填充氧化硅然后通过在SiCOH表面能有效停止的CMP来平坦化氧化硅。进一步，随后可去除氧化硅(如下所述)，而不影响，即使退化，加热器106/介电层104的材料。
在淀积加热器材料层240/形成加热器106(分别为步骤204/206)之后，可通过RIE、各向同性等离子体刻蚀或使用DHF的湿法化学刻蚀来去除填充材料，以露出在加热器106下方的限定气隙105的凹槽。各向同性等离子体刻蚀和使用DHF的湿法化学刻蚀将不影响加热器106/介电层104的材料。
通过两种方法中的任一种，形成气隙105，其长度105b小于加热器106的长度106b(以提供对气隙105上方的加热器106的支持)，其宽度105c大于加热器106的宽度106c。例如，见步骤208的顶视图208a。例如，如下面将要结合步骤210的说明描述的，宽度105c优选地仅略微大于宽度106c，以防止隔离层材料在气隙中淀积。
在步骤210，在介电层104的与器件层102相对侧上淀积隔离层108，以覆盖加热器106。根据示例性实施例，隔离层108包括非晶的氢化碳氮化硅、低温氧化物、SiN和非晶硅中的一个或多个(如上所述)，并使用例如LPCVD或PECVD在介电层104上淀积。如下面将要描述的，根据示例性实施例，使用非一致淀积CVD技术(例如PECVD)来防止隔离层材料淀积到气隙中。如步骤210所示，隔离层108呈现出在介电层104/气隙105上的加热器106的形状。
如上所述，例如，结合步骤208的说明，气隙105具有的宽度105c大于加热器106的宽度106c。然而，优选地，气隙105的宽度105c仅略微大于加热器106的宽度106c，例如，宽度105c超过宽度106c最多是等于107d和107e(它们可以彼此相同或可以彼此不同)之和，其中107d和107e每一个都小于或等于大约500nm，例如小于或等于大约300nm。例如，见步骤208的顶视图208a。使气隙宽度超过加热器宽度的量最小化可有助于限制在步骤210中在气隙中淀积的隔离层材料的量。此外，可使用非一致淀积技术(例如PECVD)来进一步限制在该步骤中在气隙中淀积的隔离层材料的量。无论如何，不经意淀积到气隙中的隔离材料的量将不出现在加热器的下方，因此保护在加热器下方的气隙。
根据上文的示例性过程，气隙105将包括通过隔离层108捕获在加热器106下方的环境空气。然而，由于气体经过器件的各个材料扩散到气隙105中和/或从气隙105扩散出，所以气隙105的组成可以随时间改变。这种气体的交换不影响气隙105作为热绝缘体/扩散阻挡的功能。
在步骤212，穿过隔离层108的一部分形成通孔242和244。根据示例性实施例，使用光刻形成通孔242和244，其中首先将光致抗蚀剂淀积在隔离层108上，并使用每一个通孔掩蔽和图案化。然后，利用加热器106作为刻蚀阻挡使用RIE形成通孔242和244。
在步骤214，通孔242和244(上面在步骤212中形成的)用适合的标准CMOS工艺金属填充，包括但不限于，W、Ta、TaN、Ti、TiN和Cu中的一个或多个(如上所述)，金属与加热器106接触。然后，使用CMP对通孔242/244和隔离层108平坦化。
在步骤216，在隔离层108的与介电层104相对侧上淀积覆盖层110。根据示例性实施例，覆盖层110包括SiN(如上所述)，并且使用CVD被淀积在隔离层108上。
在步骤218，穿过覆盖层110以及穿过一部分隔离层108形成通孔246。用以形成通孔246的工艺可根据隔离层108的组成而改变。例如，根据隔离层108包括低温氧化物的实施例，结合两步刻蚀工艺使用光刻形成通孔246。首先，将光致抗蚀剂淀积在覆盖层110上，并使用通孔掩蔽和图形化。然后利用隔离层108作为刻蚀阻挡，使用氮化物选择性RIE形成穿过覆盖层110的通孔246。然后，利用加热器106作为蚀刻阻挡，使用氧化物选择性RIE形成穿过隔离层108的通孔246。
在步骤220，用相变材料(如上所述)填充通孔246(上面在步骤218中形成的)，相变材料与加热器106接触。然后，利用覆盖层110作为刻蚀阻挡，使用CMP平坦化在通孔246中的相变材料。由此，可编程通孔114被形成，并且与加热器106接触。
在步骤222，在覆盖层110的与隔离层108相对侧上淀积导电覆盖层248。根据示例性实施例，导电覆盖层248包括TiN/Ti(如上所述)，并且使用CVD被淀积在覆盖层110上。
在步骤224，将导电覆盖层248图案化，以形成覆盖并水平延伸距离超过可编程通孔114的导电覆盖116，从而在可编程通孔114上提供足够的覆盖。根据示例性实施例，使用光刻形成导电覆盖116，其中将光致抗蚀剂淀积在导电覆盖层248上，并使用导电覆盖116的占用面积和位置来掩蔽和图案化。然后，利用覆盖层110作为刻蚀阻挡，使用RIE形成导电覆盖116。
在步骤226，在覆盖层110的与隔离层108相对侧上淀积介电层112。根据示例性实施例，介电层112包括与介电层104相同的组成，即SiCOH(如上所述)，并使用CVD被淀积在覆盖层110上。
在步骤228，穿过介电层112形成通孔250，以及穿过介电层112和覆盖层110形成通孔252和254。根据示例性实施例，介电层112包括SiCOH，覆盖层110包括SiN，并使用两步刻蚀工艺形成通孔250、252和254。即，将光致抗蚀剂淀积在介电层112上，并使用每一个通孔来掩蔽和图案化。然后分别利用导电覆盖116和覆盖层110作为刻蚀阻挡，使用氧化物选择性RIE刻蚀穿过介电层112的通孔250和252/254。然后，使用氮化物选择性RIE刻蚀穿过覆盖层110的通孔252/254。
在步骤230，上面在步骤228中形成的通孔250用适合的标准CMOS工艺金属填充，包括但不限于，W、Ta、TaN、Ti、TiN和Cu中的一个或多个(如上所述)，金属与导电覆盖116接触。上面在步骤228中形成的通孔252和254中的每一个也都用适合的标准CMOS工艺金属填充，包括但不限于，W、Ta、TaN、Ti、TiN和Cu中的一个或多个(如上所述)。由于分别与通孔242和244(在步骤212和214中形成的)关联的通孔252和254将组成器件的导电通孔，所以优选地使用相同的金属填充通孔252/242和通孔254/244。
然后，利用介电层112作为刻蚀阻挡，使用CMP平坦化在每一个通孔250、252和254中的金属。结果，导电通孔122被形成，并且与导电覆盖116接触，通孔252是通孔242的延伸，以形成导电通孔118，通孔254是通孔244的延伸，以形成导电通孔120。由此形成可编程通孔器件101。
图3是示出空气、SiO2和SiCOH的热传导率值(以瓦特每米开氏温度(W/mK)为单位)的表300。如表300所示，空气是比SiO2或SiCOH更好的热绝缘体(即，空气具有更低的热传导率)。
图4A-C是示出相变材料(例如，结合上述图1的说明所述的可编程通孔器件101的可编程通孔114中使用的相变材料)的操作的曲线图。图4A是示出Ge2Sb2Te5的晶体结构在加热时(温度以℃为单位)从非晶态(没有线)到面心立方(fcc)到六方紧密堆积(hcp)的2θ(度)(x光衍射)演变。在图4A中，在室温下(例如，大约27℃)，一直到适当升高的温度(例如，一直到大约400℃到大约500℃之间)，材料稳定在两种相态，一个中等良导体(即，大约200微欧姆厘米(μΩcm))的晶相，和一个绝缘的非晶相。图4B是示出两个相变材料样品，即Ge2Sb2Te5和掺杂的SbTe，的(以μΩcm测量的)电阻率(以μΩcm为单位)与温度(以℃为单位)相比的曲线图，其示出不同相态的不同电阻率。所述相态可通过热循环互相转换。
图4C是示出作为温度和时间函数的相变材料的示例性SET(设置)和RESET(重置)处理的热循环的曲线图。这里使用的术语“SET”和术语“RESET”旨在一般地表示将器件切换到两个相反状态中的一个。例如，术语“SET”可用于描述将器件从非晶态(OFF)切换到晶态(ON)，术语“RESET”可用于描述将器件从晶态(ON)切换到非晶态(OFF)，反之亦然。根据图4C所示的示例性实施例，热循环包括“RESET”(或OFF)脉冲和“SET”(或ON)脉冲。“RESET”(或OFF)脉冲涉及从晶态到非晶态的转换。在这个步骤中，将温度提升到熔点以上，随后在时间t1内快速急冷，结果保持在熔化物中原子的无序排列。“SET”(或ON)脉冲涉及在更长时间t2以更低温度退火，从而使得非晶态能够晶化。
图5是示出通过例如结合上述图1说明的可编程通孔器件101实现逻辑功能的示例性方法500的示图。在可编程通孔114中使用的相变材料可通过以下方式在高阻(OFF非晶态)和导电(ON晶态)状态之间切换，所述方式为传递经过与可编程通孔114的一部分接触的加热器106电流脉冲。
具体地，在步骤502，可编程通孔器件101处于ON状态。在步骤504，突变的(例如，10纳秒(ns)上斜坡、50ns平稳状态和2ns下斜坡)、高电流的(例如大于1毫安(mA))脉冲经过加热器106，以熔化和急冷/非晶化与加热器邻近的相变材料的薄区域。以下，结合图6的说明详细描述OFF切换脉冲。另一示例性OFF切换脉冲可包括大于1mA电流的19ns上斜坡、20ns平稳状态和2ns下斜坡。
如上所述，这里使用的术语“SET”和术语“RESET”旨在一般地表示将器件切换到两个相反状态中的一个。因此，步骤504可以是SET切换处理或RESET切换处理。仅作为实例，如果考虑步骤504是SET切换处理，则步骤508(以下描述)是RESET切换处理。类似地，如果考虑步骤504是RESET切换处理，则步骤508是SET切换处理。
在步骤506，可编程通孔器件101现在处于高阻(OFF非晶态)状态，并且可保持OFF状态直到再次切换。在步骤508，通过施加经过加热器106的相对低电流的(例如，小于或等于大约0.5mA)、更长的脉冲(例如200ns上斜坡、1000ns平稳状态和200ns下斜坡)来实现ON切换操作，以将非晶相变材料退火成晶态。以下结合图7的说明来详细描述ON切换脉冲。可编程通孔器件101现在处于导电(ON晶态)状态。可通过导电通孔120和122读取可编程通孔器件101的状态，即高阻还是导电。
图6是示出将结合上述图1的说明所述的可编程通孔器件101切换到OFF状态的电阻-电流(R-I)特征的曲线图600。根据示例性实施例，从ON状态向加热器106施加具有逐渐增加功率的50ns脉冲。具体地，采用10ns上斜坡、50ns平稳状态和2ns下斜坡。在每一脉冲之后，将可编程通孔器件101切换ON状态。当脉冲电流达到大约2mA时，可编程通孔电阻开始增加，并最终达到OFF状态。
图7是示出将结合上述图1的说明所述的可编程通孔器件101切换到ON状态的R-I特征的曲线图700。从OFF状态开始，向加热器106施加具有逐渐增加功率的1微秒(μs)脉冲，最终实现该器件到ON状态的切换。具体地，采用200ns上斜坡、1000ns平稳状态和200ns下斜坡。
图8是示出在室温下在结合上述图1的说明所述的可编程通孔器件101上执行的持久性测试的循环数据曲线图800。持久性测试的结果显示在ON/OFF循环中没有明显衰减的稳定的敏感容限。
图9是示出示例性集成逻辑电路900的示图。集成逻辑电路900包括通过其中的如结合上述图1的说明所述的可编程通孔器件101的可编程通孔器件与逻辑块904相关联的逻辑块902。逻辑块902和904可代表在半导体芯片100的器件层102(例如，结合上述图1的说明所述的)中出现的某些组件。根据示例性实施例，集成逻辑电路900包括现场可编程门阵列(FPGA)。
如上所述，可编程通孔器件101可以在导电状态和高阻状态之间切换。因此，当可编程通孔器件101处于导电状态时，逻辑块902连接至逻辑块904。相反，当可编程通孔器件101处于高阻状态时，切断在逻辑块902和904之间的连接。集成逻辑电路900可包括多个可编程通孔器件101，以提供多种(可重构)电路结构。
尽管这里已经描述了本发明的示意性实施例，但是可以理解，本发明不限于这些精确的实施例，在不脱离本发明的范围的情况下，可以由本领域普通技术人员进行各种其他变化和修改。

Claims (22)

1.一种可编程通孔器件，包括：
第一介电层；
加热器，在所述第一介电层上；
气隙，用于将所述加热器的至少一部分与所述第一介电层分开；
隔离层，在所述第一介电层上，覆盖所述加热器的至少一部分；
覆盖层，在所述隔离层的与所述第一介电层相对的一侧上；
至少一个可编程通孔，延伸穿过所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触，所述可编程通孔包括至少一种相变材料；
导电覆盖，在所述可编程通孔上；
第二介电层，在所述覆盖层的与所述隔离层相对的一侧上；
第一导电通孔和第二导电通孔，每一个都延伸穿过所述第二介电层、所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触；和
第三导电通孔，延伸穿过所述第二介电层，并且与所述导电覆盖接触。
2.如权利要求1所述的器件，其中所述气隙包括在加热器下方的所述第一介电层中的凹槽。
3.如权利要求1所述的器件，其中所述气隙具有的深度在100纳米到300纳米之间。
4.如权利要求1所述的器件，其中所述气隙具有的长度小于所述加热器的长度。
5.如权利要求1所述的器件，其中所述第一介电层和所述第二介电层中的一个或多个包括氢化碳氧化硅。
6.如权利要求1所述的器件，其中所述隔离层包括非晶的氢化碳氮化硅、低温氧化物、氮化硅和非晶硅中的一个或多个。
7.如权利要求1所述的器件，其中所述加热器包括至少一种难熔材料。
8.如权利要求7所述的器件，其中所述难熔材料包括氮化钽和具有化学式TaxSiyNz的金属化合物中的一个或多个，其中x，y和z均在0和1之间。
9.如权利要求7所述的器件，其中所述难熔材料具有在500欧姆厘米到3000欧姆厘米之间的电阻率。
10.如权利要求1所述的器件，其中所述加热器具有的厚度在5纳米到100纳米之间。
11.如权利要求1所述的器件，其中所述覆盖层包括氮化硅。
12.如权利要求1所述的器件，其中所述相变材料包括锗Ge、锑Sb和碲Te的三元合金GST，GeSb，GeSb4，SbTe，和它们掺杂有氮和硅中的一个或多个的衍生物中的一个或多个。
13.如权利要求12所述的器件，其中所述三元合金是Ge2Sb2Te5。
14.如权利要求1所述的器件，其中所述导电覆盖包括氮化钛-钛合金。
15.如权利要求1所述的器件，其中所述第一导电通孔、所述第二导电通孔和所述第三导电通孔中的每一个都包括钨、钽、氮化钽、钛、氮化钛和铜中的一个或多个。
16.一种在半导体芯片的器件层上制造可编程通孔器件的方法，该方法包括以下步骤：
在所述器件层上淀积第一介电层；
在所述第一介电层的与所述器件层相对的一侧上形成加热器；
形成用于将所述加热器的至少一部分与所述第一介电层分开的气隙；
在所述第一介电层的与所述器件层相对的一侧上淀积隔离层，以覆盖所述加热器的至少一部分；
形成每一个都延伸穿过所述隔离层的一部分并且与所述加热器接触的第一导电通孔和第二导电通孔；
在所述隔离层的与所述第一介电层相对的一侧上淀积覆盖层；
形成延伸穿过所述覆盖层和所述隔离层的至少一部分并且与所述加热器接触的至少一个可编程通孔，所述可编程通孔包括至少一种相变材料；
在所述可编程通孔上形成导电覆盖；
在所述覆盖层的与所述隔离层相对的一侧上淀积第二介电层；
将所述第一导电通孔和所述第二导电通孔中的每一个都延伸穿过所述覆盖层和穿过所述第二介电层；和
形成延伸穿过所述第二介电层并且与所述导电覆盖接触的第三导电通孔。
17.如权利要求16所述的方法，其中形成所述气隙的步骤还包括以下步骤：
在所述加热器和第一介电层上提供用于所述气隙的图案，所述图案包括开孔区域，该开孔区域的宽度大于所述加热器的宽度，长度小于所述加热器的长度；
利用各向同性等离子体刻蚀和湿法化学刻蚀中的一种或多种，使用所述图案的开孔区域在所述加热器下方的所述第一介电层中形成凹槽。
18.如权利要求16所述的方法，其中形成所述气隙的步骤还包括以下步骤：
在形成所述加热器之前，在所述第一介电层中形成凹槽；
用填充材料填充所述凹槽；
对所述填充材料平坦化；和
在形成所述加热器之后，通过反应离子刻蚀、各向同性等离子体刻蚀和湿法化学刻蚀中的一种或多种从所述凹槽去除所述填充材料。
19.如权利要求18所述的方法，其中所述填充材料包括氧化硅。
20.一种实现逻辑功能的方法，该方法包括以下步骤：
提供可编程通孔器件，其包括：
第一介电层；
加热器，在所述第一介电层上；
气隙，用于将所述加热器的至少一部分与所述第一介电层分开；
隔离层，在所述第一介电层上，覆盖所述加热器的至少一部分；
覆盖层，在所述隔离层的与所述第一介电层相对的一侧上；
至少一个可编程通孔，延伸穿过所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触，所述可编程通孔包括至少一种相变材料；
导电覆盖，在所述可编程通孔上；
第二介电层，在所述覆盖层的与所述隔离层相对的一侧上；
第一导电通孔和第二导电通孔，每一个都延伸穿过所述第二介电层、所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触；和
第三导电通孔，延伸穿过所述第二介电层，并且与所述导电覆盖接触；以及
使以下脉冲中的一个或多个经过所述加热器，所述脉冲包括：
经过所述加热器的OFF切换脉冲，当所述可编程通孔处于导电状态时，所述OFF切换脉冲被配置为使所述可编程通孔中的所述相变材料的至少一部分非晶化，以将所述可编程通孔切换到高阻状态；和
经过所述加热器的ON切换脉冲，当所述可编程通孔处于高阻状态时，所述ON切换脉冲被配置为对所述可编程通孔中的所述相变材料的至少一部分退火，以将所述可编程通孔切换到导电状态。
21.一种集成逻辑电路，包括：
多个逻辑块；和
将所述逻辑块中的两个或多个互连的至少一个可编程通孔器件，所述可编程通孔器件包括：
第一介电层；
加热器，在所述第一介电层上；
气隙，用于将所述加热器的至少一部分与所述第一介电层分开；
隔离层，在所述第一介电层上，覆盖所述加热器的至少一部分；
覆盖层，在所述隔离层的与所述第一介电层相对的一侧上；
至少一个可编程通孔，延伸穿过所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触，所述可编程通孔包括至少一种相变材料；
导电覆盖，在所述可编程通孔上；
第二介电层，在所述覆盖层的与所述隔离层相对的一侧上；
第一导电通孔和第二导电通孔，每一个都延伸穿过所述第二介电层、所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触；和
第三导电通孔，延伸穿过所述第二介电层，并且与所述导电覆盖接触。
22.一种半导体芯片，包括：
器件层；和
至少一个可编程通孔器件，所述可编程通孔器件包括：
第一介电层，在所述器件层上；
加热器，在所述第一介电层与所述器件层相对的一侧上；
气隙，用于将所述加热器的至少一部分与所述第一介电层分开；
隔离层，在所述第一介电层上，覆盖所述加热器的至少一部分；
覆盖层，在所述隔离层的与所述第一介电层相对的一侧上；
至少一个可编程通孔，延伸穿过所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触，所述可编程通孔包括至少一种相变材料；
导电覆盖，在所述可编程通孔上；
第二介电层，在所述覆盖层的与所述隔离层相对的一侧上；
第一导电通孔和第二导电通孔，每一个都延伸穿过所述第二介电层、所述覆盖层和所述隔离层的至少一部分，并且与所述加热器接触；和
第三导电通孔，延伸穿过所述第二介电层，并且与所述导电覆盖接触。
CN2008101441097A 2007-08-03 2008-07-29 可编程通孔器件及其制造方法和集成逻辑电路 Active CN101359649B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/833,354 2007-08-03
US11/833,354 US7659534B2 (en) 2007-08-03 2007-08-03 Programmable via devices with air gap isolation

Publications (2)

Publication Number Publication Date
CN101359649A CN101359649A (zh) 2009-02-04
CN101359649B true CN101359649B (zh) 2010-06-23

Family

ID=40332047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101441097A Active CN101359649B (zh) 2007-08-03 2008-07-29 可编程通孔器件及其制造方法和集成逻辑电路

Country Status (2)

Country Link
US (2) US7659534B2 (zh)
CN (1) CN101359649B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646006B2 (en) 2006-03-30 2010-01-12 International Business Machines Corporation Three-terminal cascade switch for controlling static power consumption in integrated circuits
US7772120B2 (en) * 2007-01-09 2010-08-10 International Business Machines Corporation Chemical vapor deposition method for the incorporation of nitrogen into materials including germanium and antimony
US7687309B2 (en) * 2007-06-28 2010-03-30 International Business Machines Corporation CMOS-process-compatible programmable via device
US7772582B2 (en) * 2007-07-11 2010-08-10 International Business Machines Corporation Four-terminal reconfigurable devices
US7659534B2 (en) * 2007-08-03 2010-02-09 International Business Machines Corporation Programmable via devices with air gap isolation
US7633079B2 (en) * 2007-09-06 2009-12-15 International Business Machines Corporation Programmable fuse/non-volatile memory structures in BEOL regions using externally heated phase change material
US20090111263A1 (en) * 2007-10-26 2009-04-30 Kuan-Neng Chen Method of Forming Programmable Via Devices
US8105859B2 (en) 2009-09-09 2012-01-31 International Business Machines Corporation In via formed phase change memory cell with recessed pillar heater
FR2962595B1 (fr) 2010-07-06 2015-08-07 Commissariat Energie Atomique Dispositif microélectronique a niveaux métalliques d'interconnexion connectes par des vias programmables
US8878071B2 (en) 2011-01-20 2014-11-04 International Business Machines Corporation Integrated device with defined heat flow
US11227997B1 (en) 2020-07-07 2022-01-18 International Business Machines Corporation Planar resistive random-access memory (RRAM) device with a shared top electrode
US20220181275A1 (en) * 2020-12-08 2022-06-09 International Business Machines Corporation Integrated circuit security using programmable switches
US11711989B2 (en) 2021-03-23 2023-07-25 International Business Machines Corporation Phase change memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795338B2 (en) 2002-12-13 2004-09-21 Intel Corporation Memory having access devices using phase change material such as chalcogenide
US6839263B2 (en) 2003-02-05 2005-01-04 Hewlett-Packard Development Company, L.P. Memory array with continuous current path through multiple lines
US6967344B2 (en) 2003-03-10 2005-11-22 Energy Conversion Devices, Inc. Multi-terminal chalcogenide switching devices
DE60328960D1 (de) 2003-04-16 2009-10-08 St Microelectronics Srl Selbstausrichtendes Verfahren zur Herstellung einer Phasenwechsel-Speicherzelle und dadurch hergestellte Phasenwechsel-Speicherzelle
US7057923B2 (en) 2003-12-10 2006-06-06 International Buisness Machines Corp. Field emission phase change diode memory
KR100663348B1 (ko) 2004-09-02 2007-01-02 삼성전자주식회사 몰딩막 및 형성막 패턴 사이에 개재된 상전이막 패턴을갖는 피이. 램들 및 그 형성방법들.
US7646630B2 (en) 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
US7365355B2 (en) 2004-11-08 2008-04-29 Ovonyx, Inc. Programmable matrix array with phase-change material
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7494849B2 (en) 2005-11-03 2009-02-24 Cswitch Inc. Methods for fabricating multi-terminal phase change devices
US8183551B2 (en) 2005-11-03 2012-05-22 Agale Logic, Inc. Multi-terminal phase change devices
US7579616B2 (en) * 2007-04-10 2009-08-25 International Business Machines Corporation Four-terminal programmable via-containing structure and method of fabricating same
US7659534B2 (en) * 2007-08-03 2010-02-09 International Business Machines Corporation Programmable via devices with air gap isolation

Also Published As

Publication number Publication date
US7659534B2 (en) 2010-02-09
US7977203B2 (en) 2011-07-12
US20090305460A1 (en) 2009-12-10
CN101359649A (zh) 2009-02-04
US20090033360A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
CN101359649B (zh) 可编程通孔器件及其制造方法和集成逻辑电路
CN100590861C (zh) 可编程通孔器件及其制造方法以及集成逻辑电路
US8053752B2 (en) Four-terminal reconfigurable devices
US9659998B1 (en) Memory having an interlayer insulating structure with different thermal resistance
US7910907B2 (en) Manufacturing method for pipe-shaped electrode phase change memory
CN109860387A (zh) 具有选择器件的pcram结构
CN100568569C (zh) 半导体结构及其制造方法
US7811933B2 (en) CMOS-process-compatible programmable via device
US8525144B2 (en) Programmable via devices
US20100301303A1 (en) Forming Phase-Change Memory Using Self-Aligned Contact/Via Scheme
CN101136426A (zh) 半导体器件及其制造方法
US20100140580A1 (en) Phase Change Memory
US20230189672A1 (en) Pcm cell with nanoheater surrounded with airgaps
US11316105B2 (en) Phase change material switch and method of fabricating same
US11605779B2 (en) Memory cell, method of forming the same, and semiconductor die

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171117

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171117

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210408

Address after: Hsinchu City, Taiwan, China

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Grand Cayman Islands

Patentee before: GLOBALFOUNDRIES INC.

TR01 Transfer of patent right