CN101357066A

CN101357066A - 探测器阵列和系统

Info

Publication number: CN101357066A
Application number: CNA2008101302094A
Authority: CN
Inventors: A·伊赫列夫; F·赛义德
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 2007-06-16
Filing date: 2008-06-16
Publication date: 2009-02-04
Anticipated expiration: 2028-06-16
Also published as: DE102008002887A1; CN101357066B; US7620143B2; US20080310585A1

Abstract

本发明公开了一种探测器阵列和系统，和用于CT探测器光学掩模。该掩模插在CT探测器的光电二极管阵列与闪烁体阵列之间。光学掩模沿着一个或多个轴延伸并有差别地吸收和/或反射从二极管阵列的光电二极管边缘的闪烁体发出的光，平铺芯片的边缘比芯片中心部分的吸收或反射少。通过选择性的吸收和/或反射，空间上改变从闪烁体到与相邻闪烁体相关联的光电二极管的可见光子迁移，部分地补偿了相邻光电二极管对/闪烁体单元间串扰信号的空间差。差分串扰的减小减少了描述受验者内部部分的重现数据的伪影，提高数据的诊断价值。

Description

探测器阵列和系统

技术领域

本发明通常涉及用于成像技术的探测器阵列，尤其涉及一种信号探测能力得以改善的探测器阵列以及引入该探测器阵列的计算断层摄影(computed tomography，CT)X射线系统。

背景技术

许多医学诊断、手术以及介入性程序依靠成像工具来提供描述视觉感知到的表征患者的局部或器官的状况的信息。部分是由于医疗器械通常日益精密，尤其是成像设备，因此各种类型的成像设备适合于应用在医疗诊断和医疗程序环境中。

在许多情况下，能够提供器官或组织的图像的医疗器械具有很大效用，并已适用于为各种医疗需要提供便利。这些应用导致了全部范围内的专业成像工具的发展，包括X射线、CT和荧光检查(fluoroscopic)可视化辅助设备和许多不同类型的光学成像设备。

在许多成像应用中，越来越多地使用像素化的探测器来实现图像数据的电子数字表征。一些类型的系统使用闪烁单元阵列和由片状的半导电材料形成的光电二极管关联阵列，其中在每个单元中所述闪烁材料将入射的X光辐射转换成可见光子，适于被用作光耦合至那个单元的所述阵列中的一个二极管所检测。那些降低来自所述二极管阵列的信号质量的机制可引起设备间数据的不稳定、降低测量或成像的再现性，并且当使用它来形成一可视图像时，可引起导致成像缺陷的数据失真，如结果数据中的环状伪影、条或污迹，或在组织的自动化特性方面产生不精确和/或降低的可再现性。

其次，数字技术提供了很大的成像灵活性，例如，不同时间的视图和不同方面的可以迅速重叠或直接比较。例如，在手术室情况下，为了与反应同一组织当前状况的图像进行比较，可以实时获得手术前的图像。现在还可实现许多其它类型专用目的的增强。在某些情况下，向对象或患者体内引入成像辅助设备，如对比增强剂以辅助增加从成像技术或所利用的技术所获得的数据内容。

然而，随着管理改革，日益复杂的测量需要和其它因素组合起来对用于计算断层摄影应用及其它应用的像素化探测器提出了新的要求。近来希望甚至进一步减小输送至所述对象的X光辐射的总剂量，减小基于每个光子的X射线的能量以及获得更多结果图像的对比参数，共同要求应用在这种显像工具中的光电探测器阵列具有更大的线性度和灵敏度，并具有更少的图像噪声和各种类型的伪影。

由于光电探测器阵列自身所引起的信号伪影也可对整体的系统性能施加一些基本限制。公知的潜在地引起串扰伪影的机制的实例包括：(i)一个二极管中产生的电荷载流子经由载流子扩散和/或二极管间电容，会在另一二极管中导致信号；(ii)将X射线从一个闪烁体单元散射到相邻闪烁体单元，随后转换成光子，并通过耦合到所述相邻单元的二极管探测那个光子；(iii)从闪烁体单元向与另一闪烁体单元相关的光电二极管漏光；以及(iv)将在目标闪烁体单元中产生的光子通过单元间的隔片散射到相邻闪烁体单元中，进而到与所述相邻单元相关联的光电二极管中。在许多情况下，光电二极管被共同制造在公共衬底上，载流子从一个光电二极管到另一光电二极管的扩散对二极管间串扰贡献主要部分。

依次地，这些不同的伪影表现出随着X射线的流量和工作参数呈线性和非线性变化的特性。此外，实现闪烁体单元阵列与光电二极管阵列对准在制造时存在困难，在那个过程中由于剩余的不精确性，将出现与之相关联的不期望的信号特性或伪影。

由于上述原因及下面将要讨论的其它原因，对于本领域技术人员而言，在阅读和理解本发明的基础上，将变得显而易见的是：本领域中存在提供改进的光电二极管/闪烁体光电探测器的需要，以支持例如医学成像等环境中日益严格和精密的性能和经济标准。

发明内容

这里提出了上面提到的缺点、不利条件和问题，通过阅读和学习如下发明将会理解。

一个方面，一种计算断层摄影探测器系统包括光电二极管阵列，其由多个棋盘格状芯片(die)形成，其中每一个都具有形成于其上的多个光电二极管，以及闪烁体阵列，其由多个被隔片分开的闪烁单元构成。所述多个闪烁单元中的每一个与多个光电二极管中的对应的一个相关联以构成探测器元件。光学掩模插入在所述光电二极管阵列和闪烁体阵列之间，在空间上不同程度地改变着从多个单元中的每一个到多个光电二极管中对应相关联的一个的光传输。所述光学掩模在每个芯片的边界处与在芯片的中心部分对探测器元件提供不同的光传输改变。

另一方面，一种计算断层摄影成像系统包括患者台、置于所述患者台一侧的X射线照明源，以及探测器组件，其包括置于患者台的相对一侧并朝向所述X射线照明源定位的多个探测器元件。所述成像系统还包括计算机控制系统，其控制着患者台的运动以及通过患者的多个X射线的暴露(exposure)并通过从所述探测器组件获得的数据形成对患者内部状况的空间描述。所述成像系统进一步包括形成于所述探测器组件内的光学调制器。所述光学调制器在空间上有区别地改变从与一个探测器元件关联的闪烁单元到相邻探测器元件的光电二极管的光传输。

又一方面，用于降低光电探测器阵列的差分串扰的方法包括光学掩蔽第一光电二极管的第一边缘到第一程度。所述第一边缘构成位于共同芯片上的相邻光电二极管的边界。所述方法还包括光学掩蔽第二光电二极管的第二边缘到第二程度，所述第二程度小于第一程度。所述第二边缘位于芯片的边界处。

又一方面，描述了用于降低光电探测器元件阵列的差分串扰的方法。所述阵列由多个光电二极管构成，每一个光电二极管都与多个闪烁体单元中的一个闪烁体单元相关联。所述方法包括抑制光载流子在芯片内横跨两个光电二极管边界的横向扩散。所述过程还包括光学耦合形成在相邻芯片上的相邻光电二极管从而平衡光生(optically induced)串扰与光载流子产生(photocarrier induced)的串扰。

又一方面，光电探测器元件阵列包括多个平铺的芯片，每一个包括多个光电探测器，以及闪烁体阵列，包括由不透明隔片隔开的多个闪烁体单元。多个闪烁体单元中的每一个与多个光电探测器中相应的一个探测器相关联。所述阵列还包括与所述多个平铺芯片相关联的串扰改变栅格，以有差别地调制形成在多个平铺芯片的中心部分的光电探测器元件间的串扰和形成在所述多个平铺芯片中不同的芯片中相邻光电探测器元件间的串扰。

此处描述了不同范围的系统和过程。除了在该发明内容中描述的特征和优点外，通过参照附图和阅读以下详细描述，其它方面和优点也将变得清晰。

附图说明

图1是系统的整体方框图，该系统被配置用来改善成像装置的图像显示。

图2为一简化方框图，示出了用于图1所示系统的像素化探测器系统。

图3为一简化方框图，示出了用于图2所示的像素化探测器系统的探测器元件；

图4为一曲线图，示出了串扰在横跨平铺芯片间边界处时如何改变，其中每个平铺芯片包括光电二极管阵列。

图5是一简化方框图，根据本发明主题的教导示出了四个平铺的光电二极管芯片阵列和与所述平铺光电二极管芯片相关的光学掩蔽。

图6至9是简化的侧视图，根据本发明的主题的教导局部地描述了沿图5示出的剖面线剖开的光电探测器组件的简化方框图或能够应用在图1所示系统的子组件。

具体实施方式

在如下详细描述中，参照附图，其构成了描述的一部分，且借助于说明，示出了可以实施的具体实施例。对这些实施例进行了充分描述以使得本领域技术人员能够实施所述实施例，并且应当理解也可应用其它实施例，以及在不偏离实施例范围的情况下，可对其做逻辑的、机械的、电气的和其它的改变。

此处描述的参数值的范围被理解为包括落入其中的所有子范围。因此，以下详细描述不应理解为限制性的。

详细描述分为四个部分。在第一部分中，提供了一系统级综述。在第二部分中，描述了一像素化光电二极管阵列的实例。在第三部分中，描述了对平铺探测器组件改进的实施例。第四部分提供了一结论，其回顾了详细描述前述部分所包括的技术方案的多个方面。此处描述的系统和过程的技术效果包括降低了串扰引起的图像伪影，该图像是由于使用光电二极管/闪烁体组件的棋盘状阵列所形成。I.系统综述

图1为一变形系统100整体的简化框图，该系统被配置用于改善X射线的成像操作。所述系统100选择性地包括机架(gantry)102或用于照明源104(例如X射线照明源)的其它支撑架，该照明源能够提供照明106，例如X射线或其它非破坏性内部成像照明，并且所述系统100选择性地包括试验对象支撑架108，支撑架108对于所述照明106是透射的且位于闪烁体109和二极管阵列110的上方，该二极管阵列110也与所述照明源104相对。所述闪烁体109和二极管阵列110一起构成CT探测器系统。

在一个实施例中，系统100的组件和试验对象112彼此间被机架102保持成限定的几何关系。所述照明源104和二极管阵列110间的距离可以根据所寻求的检查类型来改变，且响应于期望的成像特性，相对于将要成像的主体(body)，可对与所述试验对象112对应的所述照明106的角度进行调整。

在一个实施例中，所述试验对象支撑架108被配置用于在闪烁体109和/或二极管阵列110上方支撑试验对象112(如活人或动物患者)或适于非破坏性成像的其它试验对象112和/或控制其移动，从而照明117在穿过试验对象112后可入射到它的上面。依次地，来自探测器阵列110的信息描述了试验对象112的内部状况。

所述闪烁体109可以是传统闪烁体109，光学耦合至二维光电二极管阵列或适于与被采用的一种或多种类型的照明106(如X射线)一起使用的任何其它形式的二极管阵列110。所述探测器元件通常成镶嵌图案的棋盘状(tessellated)。所述闪烁体109以有些类似于荧光的方式将包括电磁辐射(如X射线)的入射光子从高能量、高频率光子107转换成对应于所述探测器元件的光谱灵敏度的低能量、低频率光子，荧光在现在使用的许多可见光源中是众所周知的。闪烁体层109应用的材料包括由如稀土(如铽)活化(activated)的氧硫化钆(gadoliniumoxysulfide)(GOS：Tb)、钨酸镉(gadolinium tungstate)、具有合适的活性成份的钇钆氧化物、碘化铯等等材料构成的陶瓷。

在一些操作模式下，如CT，所述机架102与试验对象支撑架或台108协作啮合以在开口114内纵向移动所述试验对象112，亦即，沿着进出图1所示平面的延伸轴。在一些操作模式下，所述机架102使X射线源104及二极管阵列110绕着轴116旋转，同时支撑架108纵向移动，以对试验对象112提供螺旋状的系列扫描。

有许多不同的方法可以实现降低来自探测器110的信号伪影(artifact)，提供经由系统100进行测量和表征的可再现性以及改进的鲁棒性(robustness)以及实现本文公开的技术方案的其它优点。参照部分II在下面详细描述的图2以及下列等等所示装置，只提供了一些实例用于满足这些不同的需要。II.示例性像素化探测器

图2为一简化方框图，示出了像素化探测器系统200，其应用于图1的系统100的环境中。所述像素化探测器系统200包括光电探测器阵列210(例如图1的二极管阵列110的部分)，在该实例中其被假定为N×M阵列，其中N和M表示描述光电探测器阵列210的行和列的数目的整数。例如，芯片(die)可以包括16×64的光电二极管阵列，但是也可应用其它尺寸。图2和3还使用“i”、“j”、“n”和“m”来表示整数，其中i在{1，N}范围内变化，j在{1，M}范围内变化。

所述探测器阵列210包括探测器元件215或像素元件215的矩阵或镶嵌图案，亦即探测器元件PDE215(1，1)至探测器元件PDE215(n，m)，每一个具有第一尺寸217和第二尺寸219。在图1的实例中，探测器元件PDE215(i，j)中每个具有等于a×b乘积的面积，其中第一尺寸217用“a”表示，第二尺寸219用“b”表示。第一尺寸217和第二尺寸219典型地在800微米至1毫米范围内，并且第一尺寸217不需要被选择为与第二尺寸219相等。换言之，所述探测器元件PDE215(i，j)不需要是正方形的，其可为矩形或既不是正方形也不是矩形的其它形状。探测器元件PDE215通常如图示沿着各自的行和列排列。

图3为一简化的方框图300，示出了探测器元件PDE215(i，j)，其被应用于图2的像素化探测器系统200的环境中。所述二极管365被制造成每个包括相对大的光敏表面面积(a×b，图2)，从而确保了二极管365能够响应于已通过所述试验对象112的照明107，截取(intercept)光激励的有代表性部分370。

为了使用探测器阵列210获得X射线成像，系统100可执行多种序列。一个示例性序列如下。将闪烁体元件暴露于通过试验对象112的特定部分选择性地衰减的X射线107，从而产生入射在光电探测器元件PDE215(i，j)上与所述X射线107的强度成正比的光量370。依次地，那个光电探测器元件PDE215(i，j)流过电流Ij，电流Ij随后被引导通过所述列信号线230(j)，并因此到达相应的跨导(transimpedance)放大器385(j)，其具有电流-电压转移率(transfer ratio)Kj，并由此将电流Ij转换为显示在输出线387(j)上的电压Vj。

所述光电探测器响应的线性中的通道-通道变化降低了断层扫描器(tomographic scanner)所获得的数据的精确度。相邻通道间的串扰还可危害信号的动态范围和其它性质。差分串扰(differentialcrosstalk)，也就是第j-1通道到第j通道的串扰与第j+1通道到第j通道的串扰的差，还可能是测量数据误差的重要来源。

此外，差分串扰的变化还影响数据采集的可实现的精度和准确性。通常，降低串扰和差分串扰都会改善空间分辨率，增加动态范围，减少断层所获得的数据中和/或病变(lesion)的自动评估中或重构CT图像中的异常或伪影。

图4为一图表400，示出了串扰在横跨多个平铺芯片时如何改变，其中每个芯片包括多个光电二极管。所述图表400具有横坐标442，标记为“通道”，纵坐标标记为“串扰”，两者均用任意单位表示。例如，横坐标442可对应于200个通道的范围，而纵坐标444可对应于从位于图示底端的5％至图4示出的位于顶端的9％的值的范围内的值。

CT探测器，如图2的探测器系统200，满足严格的性能需要以便能够产生高质量、无伪影的CT图像，并能够提供用于其它目的(如自动计算肿瘤尺寸)的可靠数量的数据。所述探测器系统200提供与入射的X射线强度线性相关的响应。一些其它需求为探测器系统200对时间和温度的稳定性，对于焦点移动的敏感度以及探测器系统200的有效期内光输出变化(灵敏度变化)等等。在当前开发和采用类型的CT扫描器100中，探测器元件或相邻通道的响应行为几乎相同，以便降低严重的环状伪影(通常定义为通道至通道的非线性变化)。该变化可能受从一个像素到其相邻象素的闪烁体行为(behavior)、瞄准仪以及二极管像素响应的影响。通常，如果这些需求不能得以满足，环状伪影、条或污迹可能会出现在图像中。

在图4中，平台(plateaus)451每个对应一组线性的光电二极管(每个对应相邻通道中相应的一个)，例如，八个光电二极管，它们均形成在一个芯片上，而偏角(dip)457对应于单独芯片边界间的横向间隔或间隙。由于光生电荷载流子无法跨越芯片边界间的横向间隙进行扩散，因此产生了偏角457，并且，因此位于芯片边界的二极管没有与形成在同一芯片上的光电二极管阵列中的相邻光电二极管相关的串扰成份。因此，串扰响应不均匀，其减损来自探测器阵列数据的鲁棒性并可引起由来自所述探测器阵列的数据所形成的图像的不期望的失真或伪影。

探测器像素间的二极管-二极管电气串扰主要是由形成所述芯片的半导体材料中的光生电荷载流子的横向扩散所驱动的。出现的电气串扰的量尤其取决于二极管层的厚度和半导体材料的性质。光载流子的横向扩散通常导致有效感光(photoactive)面积大于所述光电二极管集电结的几何面积。光载流子向相邻光电二极管的扩散导致串扰，因为一些光载流子扩散离开位于像素收集点(collection site)中的目标二极管，这些光载流子产生于该像素收集点，它们被相邻的像素收集点的二极管收集，从而在相邻光电二极管中产生电流。这种效应在背照(backilluminated)二极管中尤为明显，因为二极管的厚度会增加收集前的扩散长度。

然而，在图4的实例中，位于不同芯片上的相邻二极管间的串扰不为零的事实使得一个芯片上的相邻二极管与位于分开的(separate)芯片上的相邻二极管之间的串扰的差别，与同一芯片上的相邻二极管间的掩蔽(masking)或遮蔽相比，可以通过在芯片边缘改变用于二极管边缘的光学掩蔽或遮蔽，在某种程度上得以补偿。

下面的主题描述用于降低由于形成在同一芯片上的相邻光电二极管间的串扰所带来的不需要的信号伪影的设备和方法。依次地，降低串扰幅值的空间调制还可降低差分串扰，即，源于光电二极管的一侧的串扰与源于光电二极管的相对侧的串扰之间的差。这将在以下部分III中参照附图5以及下列等等做更加详细的讨论。III实施例

图5为一简化方框图500，示出了以平面方式排列的像素化的探测器元件515(i，j)，例如在由X540和Z542轴所限定的平面中，示出了四个光电探测器二极管芯片550(1，1)至550(2，2)的棋盘形格局。光学掩蔽562(x)和562(z)元件在图5中示出，构成直线的栅格结构并根据本发明主题的教导共同地与平铺的光电二极管芯片550(1，1)、550(1，2)、550(2，1)以及550(2，2)相关联。在一个实施例中，所述光学掩模(mask)元件562降低了通过它的光的透射比。在一个实施例中，所述光学掩模元件562包括不透明的掩蔽材料。从图5看出，位于边界处的二极管515(像素)沿所述芯片边缘没有掩模562，以便平衡所述串扰并补偿边界效应。

所述光学掩模元件562构成了栅格，通过抑制光子370(图3)在光电探测器元件515(i，j)的光电二极管的外部边缘入射，从而选择性地降低所述光电探测器元件515(i，j)中的光电二极管的有效面积(active area)。半导体中自由载流子的扩散长度是有限的。因此，将光电探测器元件515(i，j)中的光电二极管的有效面积限制在光电二极管的更中心的部分可减少载流子向相邻光电探测器元件515(i，j)中的光电二极管的扩散。

图5示出的插图还描述了具有宽度558(x)的芯片550的边界处的横向间隙557(x)。图5示出的插图还描述了芯片550的边界处的间隙557(z)，其具有宽度558(z)。所述横向间隙557对应于图4示出的偏角457，其表征减小了的串扰。光学掩蔽元件562沿着坐标排列，该坐标可以是直角坐标的(如图示)或遵照其它的坐标系。在图5的实例中，所述光学掩模元件562未放置在芯片550的边界上。因此，形成在相邻芯片550上相邻的第一光电二极管间的串扰相对于形成在所述芯片的中心区域的第二光电二极管增加了，并且由第一光电二极管的光学效应所引起的串扰的增加补偿(offset)了第二光电二极管中与扩散相关的串扰成分。

换言之，所述光学掩模元件562根据光电探测器元件515(i，j)在芯片550上的位置，选择性地空间调制相邻光电探测器元件515(i，j)间的串扰，从而在沿着公共轴分布的元件间提供不同程度的透射改变(transmission modification)。换一种方式，位于芯片内部部分的光电探测器元件515(i，j)(亦即各侧都具有相邻光电探测器元件515(i，j))在各侧面都被光学掩蔽元件562包围，并由此经受一定程度的光学掩蔽，而沿所述芯片550的边界的光电探测器元件515(i，j)至少一个边缘，借助于光学掩蔽元件562经受不同(降低的)程度的光学掩蔽。

所述掩蔽元件562(z)如图示具有一致的宽度，而所述掩蔽元件562(x，1)(图5的上部)如图示具有第一宽度，该第一宽度与所述垂直掩蔽元件562(z)的宽度相当(comparable)，并且所述掩蔽元件562(x，2)(图5的下部)如图示具有第二宽度，其大于其它掩蔽元件562(z)和562(x，1)的宽度。因此，图5的上部和下部表示本发明主题的两个不同的实施例。

通常，单独的光电探测器元件515(i，j)可具有从一侧大约800微米到1毫米乘以1毫米范围内的尺寸，然而其它尺寸和其它布置，如矩形光电探测器元件515(i，j)也可以。横向间隙557(x)和557(z)各自宽度为558(x)和558(z)，约为50至大约100微米，虽然也可使用比横向间隙557更窄或更宽的间隙。

在图5的上部，垂直定向的掩蔽条562(z)的宽度被表示成与水平定向的掩蔽条562(1，x)的宽度相当。当单独的光电探测器元件515在一个维度(例如平行于X轴540)上的范围，与同一元件515在另一维度(例如沿着Z轴542)上的范围不同时，可能适合于沿不同轴采用不同宽度的掩蔽条562，例如如图5的下部描述的更宽的水平条562(x，2)。较大尺寸(例如矩形的长边)易于引起更高的串扰，该串扰是由于光生可移动的电荷载流子的扩散引起的，因此对于光学掩模元件562而言，沿着那些较长边缘较大的宽度可能更合适。

光学调制元件562的其它结构也是可能和有用的。例如，在一个实施例中，可能不存在掩蔽元件562(z)，而采用了掩蔽元件562，如掩蔽元件562(1，x)或562(2，x)，且芯片550的边缘或周边被掩蔽的程度与内部部分不同，或根本没被掩蔽。这样一种结构就在芯片550的边缘或周边与中心区域(例如，光电探测器元件515在各侧都具有相邻光电探测器元件)提供了不同的光学掩蔽562，并且还有差别地调制沿着X540和Z542轴的串扰效应。

在一个实施例中，以一种类似的方式，可能不存在掩蔽元件562(x)，而采用如掩蔽元件562(z)的掩蔽元件，从而导致沿X540和Z542轴串扰的差分调制，并且芯片550的边缘或周边被掩蔽的程度与内部部分不同，或根本没被掩蔽。

此外，可采用产生合适掩模562的多种方法中的任一种。在一个实施例中，机械栅格可独立形成并被置于芯片550的顶部以实现合适的光学掩模562。在一个实施例中，可使用丝网印刷将光学掩模562施加到所述棋盘状芯片550上或施加到所述闪烁体阵列上或施加到两者上。在一个实施例中，可使用光刻技术图案化形成在棋盘状芯片、所述闪烁体阵列或两者上施加的材料层，从而实现合适的光学掩模562。

由于减小了光收集面积(a×b，以上参照附图2的描述)，光学掩模562减小了光电二极管的有效增益。此外，由于对于处于芯片550边界的光电二极管和处于芯片550中心部分的光电二极管的面积减小不等，所以增益均衡(equalization)可能是非常期望的。

在一个实施例中，掩蔽元件562或光学串扰抑制器562包括光吸收材料，其厚度与为入射可见光或具有可见范围附近能量的光子提供低透射比相一致。光吸收材料可包括光吸收硅(absorbent silicon)、黑聚酰亚胺或其它低反照率(low albedo)材料。

在一个实施例中，所述掩蔽元件562可包括光反射材料，如金属层。例如，合适厚度的一层铝可构成对于可见光、对于具有能量接近可见范围的光子，具有非常低的透射比的高反照率(high albedo)层。反射性掩模元件562可通过将光子反射回目标光电二极管上来降低有效增益损耗。

图6至9为侧视图，沿图5示出的断面线，根据本发明主题的教导局部地描述了能够应用在图1所示系统100中的光电探测器组件600、700或子组件800、900的简化方框图。图6至9的实例不必是相互排它的且可以不按比率绘制。

在涉及或与“背照”光电二极管阵列排列相一致的结构中描述实施例600至900。术语“背照”指的是被构造用于响应入射在半导体表面上的照明(如图3中的光子370)的光电二极管，该半导体表面与邻近p-n或其它二极管结的表面相对。

为了简化说明，易于理解，在这些附图中没有描述形成CT光电探测器阵列中使用的一些传统元件。借助于实例，在图6至9中没有描述与光电二极管相关的导体，且不必对形成闪烁体部分的所有层进行说明。

图6为一侧视图，沿着图5的VI-VI断面线，局部地示出了沿着图5的断面线VI-VI的光电探测器组件600的横截面图，并示出了一组四个光电探测器元件615(N)。所述光电探测器元件615(N)经由闪烁体阵列630形成，该闪烁体阵列包括由传统隔片634隔开的闪烁体单元632，每一个传统隔片634具有宽度636，如一百微米，虽然也可使用更大或更小的隔片634。光电二极管阵列650由两个半导体芯片652和653表示，其包括多个光电二极管654(N)。

更具体地，所述芯片652包括毗邻或相邻的掺杂区域或光电二极管654(1)和654(2)。与芯片652相邻的芯片653，包括与光电二极管654(2)相邻的掺杂区域或光电二极管654(3)并且还包括相邻的掺杂区域或光电二极管654(4)。通道阻挡656由掺杂剂构成，该掺杂剂被引入到半导体材料652、653构成的芯片中，以至少部分地电气隔离在单独芯片652或653上相互相邻的掺杂区域或光电二极管654(N)，同时具有宽度658的物理横向间隙657隔离形成在相邻的不同芯片652和653上的毗邻或相邻的掺杂区域或光电二极管654(N)。

在一个实施例中，芯片652和653由单晶硅构成，其被掺杂成n型(即形成阴极)，同时掺杂区域654(N)被反掺杂成p+型(重掺杂)区域(即形成阳极)。在一个实施例中，通道阻挡656还可被反掺杂成p型或p+型区域。

包括光学掩模662和光透射或光耦合器部分664的光学调制区域660被设置、插入、形成或夹在闪烁体阵列630与光电二极管阵列650之间。换言之，光串扰抑制器662(即类似于图5中的光掩模元件562)填隙式地夹在光电二极管阵列650与闪烁体阵列630之间，光(即光学)透射区域664形成在光掩模元件或条662之间。所述光透射区域664作为光耦合器用于将光子从闪烁体单元632引导至相关的光电二极管654。在一个实施例中，所述光透射区域664包括垂直空隙(air gap)，然而应当理解的是也可使用相对于掩模元件662具有合适对比能力的其它材料(如环氧树脂)。虽然区域664想要是透射性的，但是区域664还是贡献了一定程度的光学掩蔽。例如由于反射等等，使得透射比有少量的下降。

图6示出的光学掩模元件662具有同一宽度尺寸668。在一个实施例中，所述反射性或吸收掩模元件662的宽度668大于所述隔片634或位于活性(active)闪烁体元件632间的横向间隙634的宽度636。

所述光学掩模元件662由此从隔片632向外横向延伸，从而降低或抑制光子670撞击(impinge on)或直接邻近光电二极管654的边缘部分，该边缘部分包括相邻光电二极管654所共有的边界。因此，减小了与这种光学掩蔽元件662相关联的光电二极管654的有效区域，其通过抑制直接邻近所述共有边界的光子产生的可移动载流子(aka光载流子)来降低光电二极管654的增益或灵敏度。在相邻光电二极管654有源部分间引入可控、附加程度的隔离还可减少光载流子在相邻光电二极管654间的扩散，由此减小光电探测器中相邻像素间的串扰。

图示光学掩模元件662位于隔片634(1)和634(3)的下面，但是在图6中示出无光学掩模元件662位于芯片652和653间的横向间隙657的上方。因此，芯片652上的相邻二极管654(1)、654(2)间的串扰以及芯片653上的相邻二极管654(3)、654(4)间的串扰的减小被除自由载流子扩散之外的其它机制所引起的串扰所补偿。

在运行中，当一高能量光子672(如X射线)入射在闪烁体单元632中的一个上时，产生可见光子670。许多可见光子670随后移动到相关的目标光电二极管654(3)上。然而，如之前提到的，一些入射的高能量光子(如X射线)672散射到相邻闪烁体单元632中；一些可见光子670散射到相邻光电二极管654中；以及由入射可见光子670引起的在想要的或目标光电二极管654中产生的一些电荷载流子扩散到形成在同一芯片652或653上的相邻光电二极管654中。这些不同机制组合形成表示毗邻或相邻光电探测器元件615间的串扰的电信号。

图7为一侧视图，示出了沿着图5的剖面线VII-VII剖开的光电探测器组件700的横截面图，说明了由闪烁体阵列730形成的一组四个光电探测器元件715(N)，该闪烁体阵列包括由传统隔片734隔开的多个闪烁体单元732，每个隔片具有宽度736，如上所述。

光电二极管阵列750由两个半导体芯片752和753表示，芯片752和753具有形成在其上的光电二极管754(N)且在每个芯片内被通道阻挡756隔开。具有宽度758的物理横向间隙757将形成在相邻的不同芯片752和753上的毗邻或相邻掺杂区域或光电二极管754(N)隔开。

光学调制区域760包括光学掩模元件762和763，以及光透射或光学耦合器部分764，它们共同插入在闪烁体阵列730和光电二极管阵列750之间。图7所示光学掩模元件762具有第一宽度尺寸768。所述光学掩模元件763具有第二宽度尺寸774，其比第一宽度尺寸768小。第二宽度尺寸774大于在闪烁体元件732之间的隔片734或横向间隙734的宽度736。

如图示具有第一宽度768的光学掩模元件762位于各自的隔片734(1)和734(3)下方。图7描述的光学掩模元件763位于芯片752和753之间的横向间隙757的上方。因此，由于各自的光学掩模元件762(N)的作用，使得位于芯片752上的相邻二极管754(1)、754(2)间的串扰以及位于芯片753上的相邻二极管754(3)、754(4)间的串扰的减小部分被除自由载流子扩散外的机制所引起的串扰部分地补偿。

图8为一侧视图，沿着图5中的剖面线VIII-VIII示出了光电探测器子组件800的横截面，图示了闪烁体阵列830，其包括多个被传统隔片834隔开的闪烁体单元832，每个隔片具有宽度836，如上所述。

在闪烁体阵列830的底部或下表面示出了光学调制区域860，其包括光学掩模元件862和863以及光透射或光学耦合器部分864。图8示出的光掩模元件862具有第一宽度尺寸868，而光学掩模元件863具有第二宽度尺寸874，其小于第一宽度尺寸868。所述第二宽度尺寸874大于隔片834的宽度836，其中隔片或横向间隙834位于活性闪烁体元件832之间并将它们隔离开。

图示具有第一宽度868的光学掩模元件862分别位于隔片834(1)和834(3)的下方。图8描述的光学掩模元件863位于这样的位置，该位置随后将位于相邻芯片间的横向间隙的上方，如图所示以及参照附图6和7和相关文本如上所述。

图9为一侧视图，示出了沿着图5的剖面线IX-IX的光电探测器子组件900的横截面，图示了由光电二极管阵列950形成的一组四个光电探测器元件915(N)。所述光电二极管阵列950由两个半导体芯片952和953表示，其具有形成于其上并在每个芯片内部被通道阻挡956隔开的光电二极管954(N)。具有宽度958的物理横向间隙957将形成在相邻的不同芯片952和953上的毗邻或相邻掺杂区域或光电二极管954(N)分隔开。

包括光学掩模元件962和963以及光透射部分或光耦合器964的光学调制区域960形成在光电二极管阵列950的上方。图9所示光掩模元件962具有第一宽度尺寸968。光学掩模元件963具有第二宽度尺寸974，其小于第一宽度尺寸968。第二宽度尺寸974大于闪烁体元件之间的隔片的宽度，例如图6、7、8的活性闪烁体元件632、732或832间各自的隔片634、734、834的宽度636、736、836。

具有第一宽度968的光学掩模元件962分别定位在相邻光电二极管954(1)、954(2)、954(3)、954(4)之间。图9中描述的具有第二宽度974的光学掩模元件963位于芯片952和953之间的横向间隙957的上方。

在图7、8、9各自的实施例700、800、900中，各自的间隙757、857和/或957可以是光透射性的，也可以是光学透明的。所述间隙757、857和/或957也可为空隙(air gap)。可选择地，所述间隙757、857和/或957也可填充形成光学耦合器的材料(例如合适的环氧树脂)，该光学耦合器在形成在分别相邻的芯片752、753；852、853和/或952、953上的分别相邻的二极管对754、854和/或954之间。在这些实施例中，所述光学掩模元件662、762、763、862、863、962、963具有的各自的宽度668、768、774、868、874、968、974可处于从大约100至约300微米的范围内。换言之，光学掩模元件662、762、763、862、863、962、963具有的各自的宽度668、768、774、868、874、968、974在约50至约200微米范围内，大于各自的隔片632、732、832的宽度636、736、836。

在一个实施例中，还可在半导体材料中，在例如区域656(图6)、756(图7)或956(图9)使用深扩散陷阱(trap)或载流子杀伤(carrier killing)掺杂剂来有选择性地抑制光生自由电荷载流子从一个光电二极管扩散到相邻的光电二极管中。

差分串扰包括至少两个部分。一个部分是由闪烁体单元相对于相关光电探测器未对准(misalignment)引起的。另一部分是对于在至少一侧缺少邻居的光电二极管而言，相对于被最近邻居环绕的光电二极管，由于物理环境上的差异，且该物理现象由此产生串扰。

因此，具有不透明的或相对非透射性光学特性的光学掩模，其宽度大于闪烁体单元间的隔片，该光学掩模可相对于被最近的相邻光电二极管所包围的那些光电二极管减小未对准对性能的影响。此外，空间调制掩蔽程度以对沿着没有最近的邻近光电二极管邻接的二极管边缘提供更少的掩蔽，可以使得由一系列物理现象所引发的串扰与由于另一系列物理现象所引发的串扰相互平衡，从而实现减小差分串扰。IV.结论

前述部分公开的实例组合了大量有用的特征和当前CT扫描器装置存在的优点。这些实例降低了毗邻或相邻成像元件间的串扰的变化，从而为图像形成或为定量估算目的(例如肿瘤尺寸)提供更加可靠的数据。此外，这些实例还缓和了对于闪烁体的机械尺寸及组件中二极管-闪烁体对准的公差要求的精确度控制的需要。

本发明主题降低了位于同一芯片上的相邻光电二极管间的串扰，并利用空间调制降低串扰幅度从而减小差分串扰，亦即源于光电二极管一侧的串扰与源于那个光电二极管相对侧的串扰的差。本发明描述了用于减少由串扰和差分串扰所引起的信号伪影的多种途径，从而导致空间分辨率得以改善，动态范围得以增加。

由与位于闪烁体单元之间的隔片对准且比该隔片宽的、具有不透明或相对非透射性的光学特性的元件所形成的光学调制器可减小由于相对于那些被最近的邻近光电二极管所包围的光电二极管没有对准所造成的性能影响。此外，空间调制掩蔽程度使得由不同的物理现象所引起的串扰相互补偿，从而减小差分串扰。

虽然本文中图示并描述了多个特定实施例，但是对于本领域技术人员而言应当理解，用于实现相同目的的任何排列都可用于示出的所述特定实施例。本发明旨在覆盖任意的改变或变化。例如，虽然用程序术语来描述，但是本领域普通技术人员应当理解也可在程序设计环境或其它能够提供所需关系的设计环境中实施本发明。

尤其，本领域技术人员应当容易理解所述过程和装置的名称或标记并非是要限制实施例。此外，可向元件添加附加过程和装置，也可重新设置多个元件的功能，以及在不偏离实施例范围的情况下，可引入新的元件以与今后的提高和实例中应用的设备相一致。本领域技术人员将容易理解的是实施例可应用于未来的通信设备、不同的文件系统以及新的数据类型。本发明中使用的术语意在包括所有面向对象、数据库和通信环境以及能够提供与这里所述功能相同的功能的可替代技术。

Claims

1.一种计算断层摄影探测器系统(100)包括：

光电二极管阵列(110，210，650，750，950)，其由多个棋盘状芯片(550，650，750，950)形成，每一个芯片都具有形成在其上的多个光电二极管(365，654，754，954)；

闪烁体阵列(109，630，730，830)，其包括多个闪烁单元(632，732，832)，所述闪烁单元被隔片(634，734，834)隔开，所述多个闪烁单元(632，732，832)中的每一个都与多个光电二极管(365，654，754，954)中相应的一个相关联，从而形成探测器元件(215，615，715)；以及

光学掩模(562，662，762，862，962)，插在多个光电二极管(365，654，754，954)和多个闪烁单元(632，732，832)之间，该光学掩模在空间上有差别地改变从所述多个闪烁单元(632，732，832)中的每一个向所述多个光电二极管(365，654，754，954)中相应的相关联的一个的光(370，670)透射，其中所述光学掩模(562，662，762，862，962)向位于所述芯片(550，650，750，950)每一个的边界处的探测器元件(215，615，715)和位于所述芯片(550，650，750，950)中心部分处的探测器元件(215，615，715)提供不同的光透射改变。

2.根据权利要求1的计算断层摄影探测器系统(100)，其中所述光学掩模(562，662，762，862，962)对位于芯片(550，650，750，950)中心区域的相邻探测器元件(215，615，715)间的串扰以及芯片(550，650，750，950)到芯片(550，650，750，950)间的串扰进行选择性地空间调制。

3.根据权利要求1的计算断层摄影探测器系统(100)，其中所述光学掩模(562，662，762，862，962)向位于所述芯片(550，650，750，950)每一个的边界处的探测器元件提供的光透射改变小于向位于所述芯片(550，650，750，950)中心部分的探测器元件(215，615，715)提供的光透射改变。

4.根据权利要求1的计算断层摄影探测器系统(100)，其中所述光学掩模(562，662，762，862，962)被施加到所述棋盘状芯片(550，650，750，950)。

5.根据权利要求1的计算断层摄影探测器系统(100)，其中，所述光学掩模(562，662，762，862，962)被施加到所述闪烁体阵列(109，630，730，830)。

6.根据权利要求1的计算断层摄影探测器系统(100)，其中，所述光学掩模(562，662，762，862，962)包括：

第一光学掩模(562，662，762，862，962)，其被施加到所述棋盘状芯片(550，650，750，950)；

第二光学掩模(562，662，762，862，962)，其被施加到所述闪烁体阵列(109，630，730，830)。

7.根据权利要求1的计算断层摄影探测器系统(100)，其中，所述光学掩模(562，662，762，862，962)包括光吸收材料或光反射材料。

8.一种用于减小光电探测器元件(215，615，715)阵列(110，210)的差分串扰的方法，所述阵列(110，210)由多个光电二极管(365，654，754，954)形成，每一个光电二极管都与多个(630，730，830)闪烁体单元(632，732，832)中的一个相关联，包括：

抑制芯片(550，650，750，950)中的光载流子跨过相互光电二极管边缘而横向扩散；以及

光学耦合形成在相邻芯片(550，650，750，950)上的相邻光电二极管(365，654，754，954)，从而平衡光生串扰与光载流子产生的串扰。

9.根据权利要求8的方法，其中抑制和耦合包括有差别地空间调制从与所述阵列(110，210)中的一个光探测器元件(215，615，715)相关联的闪烁体单元(632，732，832)向所述阵列(110，210)中的相邻光电探测器元件(215，615，715)中的光电二极管(365，654，754，954)的光透射。

10.根据权利要求8的方法，其中光学耦合包括增加形成在相邻芯片(550，650，750，950)上的相邻光电二极管(365，654，754，954)之间的串扰。