CN101350965B - 混合器电路 - Google Patents
混合器电路 Download PDFInfo
- Publication number
- CN101350965B CN101350965B CN200810095749.3A CN200810095749A CN101350965B CN 101350965 B CN101350965 B CN 101350965B CN 200810095749 A CN200810095749 A CN 200810095749A CN 101350965 B CN101350965 B CN 101350965B
- Authority
- CN
- China
- Prior art keywords
- pair
- circuit
- current source
- blender
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1466—Passive mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Superheterodyne Receivers (AREA)
Abstract
本发明公开一种混合器电路,其包含一交换网络,此交换网络包含四个开关以提供一第一对电路节点点及一第二对电路节点之间的电性耦合,此耦合包含两种状态,且由一对互补性逻辑信号控制。此混合器电路更进一步包含一第一对电流元件,其耦合于第一对电路节点及第二对电路节点之间。此外,混合器电路更进一步包含一电容对,其在第一对电路节点与一第一外部电路之间或第二电路节点及一第二对外部电路之间提供交流耦合。
Description
技术领域
本发明是有关于一种混合器电路,其用于通信系统,特别是有关于一种可改善混合器电路的线性特性的技术领域。
背景技术
混合器为一重要电路,其用于射频发送器及接收器。混合器用以执行一频率转换的功能。本发明有关于各种射频发送器及接收器,其中一种是所谓的直接转换接收器(direct-conversion receiver),此直接转换接收器亦称为零差接收器(homodyne receiver)。在此直接转换器中,混合器用以混合一射频信号与一时钟信号(亦称为一本地震荡(Local Oscillator,LO)信号),由此将射频信号转换为一基频信号。此本地震荡信号的频率与射频信号的中心频率相等,而转换后的基频信号为以DC为中心。此外,一低中频(IF)接收器亦与本发明有关,LO信号的频率系射频信号的中心频率有些微不同,而转换后的基频信号为以一低中频率为中心。以下以适用于直接转换接收器或低中频接收器的下转换混合器为举例来描述本发明如何提升混合器的性能,但其仅为例而不以此为限。
一混合器电路可用多种电路布局(topologies)来实现。本发明所述的电路布局系关于使用一差动LO信号的控制手段以交换一差动信号。图1用以描述一交换网络100。在其中一侧,此交换网络100耦合一包含VI +及VI -的输入差动信号,在另一侧,耦合一包含VO +及VO -的输出差动信号。交换网络100包含四个开关,更具体化的描述为四个NMOS(N型金属氧化物半导体)场效应晶体管,其分别为M1,M2,M3及M4。交换网络100系接收一包含VLO +及VLO -之LO差动信号。每一开关由VLO +或VLO -控制,当控制信号在高电平时,开关关闭,反之则开启。请注意,VLO +及VLO -为互补信号,当VLO +为高电平时,VLO -为低电平,以及当VLO +为低电平时,VLO -为高电平。当VLO +为高电平(即VLO -为低电平),VI +及VI -经由M1及M3分别与VO +及VO -耦合,当VLO +为低电平(即VLO -为高电平),VI +及VI -经由M2及M4分别与VO +及VO -耦合。因此,一输出差动信号(VLO +-VLO -)趋近于输入差动信号(VI +-VI -)乘以1(当VLO +为高电平)或1(当VLO +为低电平)。因此,输出信号可由LO信号的状态来决定是追踪输入信号或输入信号的相反信号。在直接下转换(direct-down conversion)的应用中,输入差动信号表示射频信号,输出差动信号表示基频信号,其大约等于射频信号乘以LO信号。
许多混合器电路由交换网络(commutation network)100所构成(如图1,亦可称为开关模组),其中,混合器一般在DC电流(直流电)流过输入端至输出端的情况中,定义为“主动”。另一方面,如当输入端及输出端之间未有DC电流流过,则定义为“被动”。图2中,其描述现有使用一交换网络的被动混合器200。在电路之一侧,其使用一对电容C3及C4以提供AC(交流电)耦合的功能,用以代替交换网络210直接与包含VI +及VI -的输入差动信号耦合。在电路之另一侧,终端网络(例如一对并联RC电路,R1-C1及R2-C2)提供一终端给包含VO +之VO -的输出差动信号。VCM为DC电压,其用以设定输出差动信号VO +及VO -之共模电压值。因C3及C4系交流电耦合,故其并无DC流经输入端及输出端之间。因无DC流经交换网络210的两端,被动混合器200允许网络两端作分别偏压。此法提供主动混合器所不具备的弹性优势,因使用主动混合器时网络两端有DC流过,所以不能分别偏压。
然而,现有的被动混合器具有一缺点,其在稳定偏压下,每一MOS晶体管(M1至M4)的两侧端由共模电压VCM所驱动。MOS晶体管提供第一端及第二端之间的电流流通路径,而由第三端(例如栅极端)来控制此路径导通与否。各通道均为对称,且第一端及第二端物理结构上并无不同。电流可自第一端流至第二端,反之亦然。第一终端及第二终端之间,其一定义为源极,另一定义为漏极,此定义方法系依据电流的流向而定义。现有被动混合器200于静态偏压的情况下,并无任何电流流经四个晶体管。当其位于动态状态下,即一交流射频信号输入于输入端,则每当控制信号(VLO +或VLO -)维持于高电平,则有一交流电流流过每一MOS晶体管。当电流为交流电,则漏极与源极的定义亦处于交换状态。当电流方向改变,则源极及漏极的定义亦相反,其称为漏源极翻转现象(drain-source reversal phenomenon)或称为短暂翻转现象(reversalphenomenon for short)。通道的传导率主要由栅极与源极之电压差来决定。不论此翻转现象何时发生,通道的导通率常有突然的变化,此举会造成输出信号之变形。因此,如何减轻上述翻转现象所造成的负面影响是一项亟待解决的问题。
有鉴于现有技术之各项问题,为了能够兼顾解决之,本发明人基于多年研究开发与诸多实务经验,提出一种混合器电路,以作为改善上述缺点的实现方式与依据。
发明内容
有鉴于此,本发明的目的就是在提供一种混合器电路以解决上述的问题。
在一实施例中,一混合器电路包含一交换网络、第一对电流源元件、第二对电流源元件以及一终端网络。交换网络包含四个开关以提供一第一对电路节点及一第二对电路节点之间的电性耦合,该些开关由一对互补性逻辑信号所控制。第一对电流源元件耦合第一对电路节点,第二对电流源元件耦合第二对电路节点,而终端网络耦合第二对电路节点。
另一种实施方式中,第二电流源元件对及第二电路节点对之间设置一附加交换网络,并提供一电性耦合的功能,此附加交换网络具有两种状态并由一对互补的时钟信号控制。在另一更详尽的实施方法中,可利用多对电流源元件代换第二电流源元件对,此些电流源元件经由多个交换网络耦合至第二电路节点,且此些电流源元件由多个互补的时钟信号对分别控制。
在一实施例中,一种应用于一混合器电路的方法,该方法包括:通过一第一开关模组以提供一第一对电路节点及一第二对电路节点之间的电性耦合,其中该开关模组由一对互补性逻辑信号所控制;提供一第一对电流源的一第一对电流至该第一对电路节点;提供一第二对电流源的一第二对电流至该第二对电路节点;以及自该第二对电路节点输出一输出信号。
兹为使贵审查员对本发明的技术特征及所达到的功效有更进一步之了解与认识,谨佐以优选实施例及配合详细的说明如后。
附图说明
图1为现有交换网络的概要示意图;
图2为现有被动混合器的示意图;
图3为本发明的混合器电路的第一实施例;
图4为本发明的混合器电路的效能模拟图;
第5A图为本发明的混合器电路的第二实施例;
第5B图为本发明的混合器电路的第三实施例;
第5C图为本发明的混合器电路的另一实施例示意图;以及
图6为本发明的混合器电路的四个互补的逻辑信号构成8相位信号的示意图。
具体实施方式
以下将参照相关图示,说明依本发明优选实施例的混合器电路及其方法,为使便于理解,下述实施例中的相同元件以相同的符号标示来说明。
第一实施例
本发明所揭露的混合器电路,可减少被动混合器的翻转现象产生的负面影响。一第一实施例300表示于图3。实施例300包含一交换网络310,其一边经由与两交流耦合的电容C3及C4,与一包含VI +及VI -的差动输入信号耦合。另一边与一差动终端网络耦合,此差动终端网络提供一终端以输出一包含VO +及VO -的差动输出信号。此终端网络包含一内部共模控制电路(未显示于图上),故在稳定偏压状态下,VO +及VO -与共模中的DC电压VCM相等。此终端网络可为一对R-C电路(请见图2),或其亦可为负回授电路内之一具备两个回授阻抗的差动运算放大器。一共模回授电路用以于运算放大器的输出端建立共模电压VCM。同样的共模电压VCM经由两个阻抗回授后建立于VO +及VO -。
上述第一实施例更进一步包含一对电流源Ip +及Ip -与一对电流槽In +及In -。两电流源Ip +及Ip -分别对交换网络之两输入终端注入电流,两电流槽In +及In -分别漏入(drain)自交换网络的两输出端输出的电流。在此,VDD及VSS表示两个不同的DC电压,其中,VDD高于VCM,且VSS低于VCM。此两电流源Ip +及Ip -是注入相同大小的电流,两电流槽系漏入与Ip +及Ip -相同大小的电流,注入或漏入的电流量由一输入AC信号所决定,在交换网络310中,电流在每一晶体管(M1,M2,M3,及M4)的流向大部分相同。在此方法中,在相同的AC信号下,源极与漏极的功能是固定或几乎固定不变的,且翻转现象所产生的负面影响亦可减轻。
为了证明使用本发明的混合器电路可达到的改良估效,在此对图2所示的现有混合器200及图3所示的第一实施例300进行模拟。在此模拟中,输入射频信号包含两个相同功率的频调,其一为406MHz,另一个为408MHz,LO信号的时钟为400MHz。输出基频信号包含两个功率大致相同的基频调,其一在6MHz处,另一个在8MHz处,且亦包含两个功率大致相同之三阶互调变(3rdInter-Modulation,IM3)频调,其一在4MHz处,另一个在10MHz处。在图4中,其表示三个模拟轨迹的示意图。第一轨迹表示两基音频(位于6MHz及8MHz)与两输入音频(位于406MHz及408MHz)的功率对应关系。两基音频的功率提升10dB时,输入音频系的功率亦提升10dB。第二轨迹表示两个IM3音频(位于4MHz及10MHz)与现有混合器200的输入音频的功率对应关系。IM3频调的功率提升20dB时,输入频调的功率亦提升10dB。此与主动混合器不同,主动混合器的输入音频通常将功率提升30dB,则两输入音频提升10dB。此不同点是因翻转现象的负面影响所造成。第三轨迹表示在第一实施例300中,两IM3音频与两输入音频的功率动应关系。输入音频的功率提升10dB时,此两IM3音频调的功率提升30dB。此图可证明通过第一实施例300的配置,可减少现有被动混合器的翻转现象的负面影响。
下述为第一实施例300中多种其他实施方式,其包含:
1.可取代从交换网络输入端注入的电流及自输出端汲取的电流,改自输出端注入电流,且由输入端汲取电流。由此亦可避免翻转现象,惟一的改变是电流的方向相反。
2.可取代电流槽对In +及In -汲取电流的功能,改将电流槽对替换为一电阻对。因电阻对汲取的电流量需予电流槽对汲取的电流量相等,故此电阻对的阻抗值须较精确。
3.可取代电流源Ip +及Ip -输入电流的功能,改将电流源替代为一电阻对,因电阻对输出的电流量需予电流源输出的电流量相等,故此电阻对的阻抗值须较精确。
4.可取代于输出端使用AC耦合,改将交流耦合设置于输出端。由此,用以提供输入差动信号VI +及VI -的源网络需具有一共模控制网络,故在稳定偏压的状态下,VI +及VI -可与共模电压VCM相等。此实施方式对直接上转换(directup-conversion)的应用特别有用,其中源电路为一基频电路,其包含一差动运算放大器,此差动信号放大器系利用一共模回授电路以产生共模DC电压。
5.可取代使用一NMOS晶体管以控制一开关的方法,改使用一PMOS(P型MOS)晶体管以控制开关,或使用一NMOS及一PMOS耦合之结构以控制开关。请注意,此PMOS之控制信号与一NMOS晶体管逻辑互补。此外,亦可选择使用其他半导体元件以控制开关,例如:BJT(双载子晶体管)、异质接面双极晶体管(HBT)及高电子迁移率晶体管(HEMT)。
在此,我们使用“电流源”表示注入一输出电流的元件(或提供一正向电流),并使用”电流槽”以表示一汲取输入电流的元件(或产生一负向电流)。然而,在一些文件中,上述两种元件系不论电流的流向而统称为电流源。许多附加之实施方式会改变NMOS之稳态电流流向,故在专利范围均以“电流源元件”泛指上述两种元件,以达清晰叙明的效果。
不论是用于上转换(up-conversion)或下转换(down-conversion),此第一实施例可应用于各种混合器的应用。
另一实施例,应用于一直接下转换接收器或一低中频接收器。直接下转换接收器及低中频接收器在混合器的输出端之感兴趣信号中均包含低频率成分。同样的,由半导体元件构成之一电流源(槽)较容易产生过量的低频噪音,即所谓的“闪烁噪音(flicker noise)”。实际上,电流槽In +及In -对自交换网络的输出端汲取电流时,会产生一闪烁噪音,此闪烁噪音系迭加于输出端的输出差动信号VO +及VO -中,而严重影响感兴趣信号的品质,故本发明提出下述第二实施例以解决上述的问题。
第二实施例
第5A图为本发明之一第二实施例。图中,此第二实施例500A与第一实施例300相似,除了利用两电流槽In +及In -自VO +及VO -汲取电流,以取代直接汲取电流,并置入一第二交换网络520用以交换电流汲取。此第二交换网络520由一对互补性逻辑信号(complementary logical signals)CK+及CK-控制。当CK+为高电平(CK-为低电平),In +及In -分别自VO +及VO -汲取电流,当CK+为低电平(CK-为高电平),In +及In -分别自VO +及VO -汲取电流。自In +及In -产生的闪烁噪音在与输出差VO +-VO -迭加之前,先由互补性逻辑信号调变。在此实施例中,互补性逻辑信号对CK+及CK-的频率大于在混合器输出端的感兴趣信号的频率。低频闪烁噪音系被调变成较高频率噪音,以移出感兴趣信号之信号频带,由此来减少翻转现象所产生的负面影响。
虽然第二实施例500A可减轻电流槽对In +及In -产生之闪烁噪音的影响,但当互补性逻辑信号(CK+及CK-)的状态为固定时,会发生低频干扰(glitch)而使混合器之工作效能降低,以鉴于此,由下述第三实施例解决此项问题。
第三实施例
本发明之一第三实施例500B描述于图5。第三实施例500B与第5A图所述之第二实施例500A大致相同,除了使用多个电流槽,并通过由多个互补性逻辑信号所控制之多个交换网络,自VO +及VO -汲取电流,来取代使用两电流槽In +及In -通过由互补的逻辑信号CK+及CK-控制的交换网络520,自VO +及VO -汲取电流。第5B图表示四对电流槽(标号为In0 ±-In3 ±),其通过四个交换网络(标号为520_0-520_3)自VO +及VO -汲取电流,此四个电流槽分别由四对互补性逻辑信号所控制(标号为CK0 ±-CK3 ±)。每一电流槽对包含两电流槽,其分别汲取同数量的电流,每一电流槽所汲取的电流必须精确计算以达到所需之总电流量,且上述四个电流槽所汲取的电流需相等,上述汲取电流的方法与第二实施例500A中单一电流槽汲取电流的方法相同,且可忽略四对互补性逻辑信号的状态。由此,第三实施例500B与第二实施例500A具有相同减轻翻转现象的效能。第5B图为举例但不以此为限。在第5C图所示之另一实施例中,置入一对串级晶体管M5及M6以在输出节点及四个交换网络之间提供一隔离功能。
在保留翻转现象之优点的同时,第三实施例可减少电流槽交换时产生的负面影响。在一更佳的实施例中,此四对电流槽均汲取相同数量的电流,且此些电流槽之交换时序均具有相同之间隔。换言之,此四电流槽系连续交换,其系可利用一8相位时钟信号所构成之四对互补性逻辑信号以达成此效果。图6为8相位时钟信号构成之四对逻辑信号之标准时序图,图中,T表示时钟周期。在此,四对电流槽系交错地依序交换。虽然此举之低频干扰(glitch)发生次数可能为图5所示之第二实施例500为多,但因为每一次交换所涉及的电流量极小所以低频干扰的负面影响十分小。
其他实施例
本发明之实施例可由在本领域的技术人员所重现。一些通常知识可轻易加诸于本发明中,举例而言,在混合器的核心交换网络(如图3的310、第5A图、第5B图即第5C图的510)之任一侧置入一对电阻以在混合器的输出端及输入端提供确实的隔绝功能。一NMOS晶体管可由一PMOS晶体管替代,反之亦然,其可依照电路设计者设计,只须保存电路的效果即可。一电流源系可用一电流槽替代,反之亦然,其可依照电路设计者设计,只须保存电路的效果即可。一电路源(或槽)甚至可利用一电阻替代,反之亦然,其系依照电路设计者设计,只须保存电路的效果即可。依照电路设计者之意思,一对具备适当偏压之串级晶体管可插入于一差动电路之两支路之间以提供隔绝(请见第5C图之M5及M6)。一交替开关电路(PMOS开关或晶体管栅极等)可用来替换一NMOS开关。
针对第二实施例(请参阅图5),可于两电流源Ip +及Ip -及输入终端VI +及VI -之间置入另一交换网络(其由另一对互补性逻辑信号控制)。由此可使电路在混合器核心510的两端具有大约相等的镜像。对第三实施例而言(如第5B及5C图所示),同样可利用多对电流源取代电流源Ip +及Ip -,并经由多个由多个逻辑信号控制之交换网络以注入电流予VI +及VI -。此外,交流耦合可用于混合器电路的任何一侧,或甚至可设置于混合器电路的两侧。
本发明中,“逻辑信号”及“时钟信号”用以描述一具有两种可能状态的电子信号。然而,其描述一连续时间内的高电压或低电压信号。在此技术领域具通常知识者均了解一电子信号于高电压转换为低电压时无法瞬间触发,反之亦然。其系需要一段过渡时期以供信号触发至另一状态,在此段时间内,电子信号并不完全位于高电平或低电平。故本发明适用于不理想的情况,且本发明可减低不理想情况带来的负面影响。
以上所述仅为举例性,而非为限制性者。任何未脱离本发明之精神与范畴,而对其进行之等效修改或变更,均应包含于后附之申请专利范围中。
Claims (19)
1.一种混合器电路,其包含:
一第一交换网络,具有四个开关以提供一第一对电路节点及一第二对电路节点之间的电性耦合,其中这些开关由一对互补性逻辑信号所控制;
一第一对电流源元件,耦合该第一对电路节点;
一第二对电流源元件,耦合该第二对电路节点;以及
一终端网络,耦合该第二对电路节点,
该第一对电流源元件提供的电流量与第二对电流源元件提供的电流量相等。
2.如权利要求1所述的混合器电路,更包含一对电容,用以提供该第一对电路节点与该第二对电路节点之其一之间的AC耦合。
3.如权利要求2所述的混合器电路,更包含至少一第二交换网络,耦合于该第二对电流源元件及该第二对电路节点之间,其中该第二交换网络由一第二对互补性逻辑信号所控制。
4.如权利要求3所述的混合器电路,其中该第二对互补性逻辑信号的频率大于该混合器的输出信号的频率。
5.如权利要求2所述的混合器电路,其中该第二对电流源元件包含:
多个第二交换网络,耦合这些第二对电路节点,且分别由多个互补性逻辑信号所控制;以及
多个电流源单元对,每一所述电流源单元对耦合相对应的第二交换网络。
6.如权利要求5所述的混合器电路,其中每一该电流源单元对包含两电流单元,以提供大致上相同数量的电流。
7.如权利要求2所述的混合器电路,其中该终端网络包含多对平行电容电阻RC网络。
8.如权利要求1所述的混合器电路,其更包含:
至少一第二交换网络,耦合于该第二对电流源元件与该第二对电路节点之间,其中该第二交换网络由一第二对互补性逻辑信号所控制。
9.如权利要求8所述的混合器电路,其中该第二对互补性逻辑信号的频率大于该混合器电路的输出信号的频率。
10.如权利要求8所述的混合器电路,其中该终端网络包含一对平行电容电阻RC网络。
11.如权利要求1所述的混合器电路,其中该第二对电流源元件更包含:
多个第二交换网络,耦合该第二对电路节点,且这些第二交换网络分别由多对互补性逻辑信号所控制;以及
多个电流源单元对,其中每一该电流源单元对耦合该相对应的第二交换网络。
12.如权利要求1所述的混合器电路,其中该终端网络包含一共模控制电路。
13.如权利要求1所述的混合器电路,其中该终端网络包含一差动运算放大器,该差动运算放大器具有二个回授阻抗且设置于一负回授布局中。
14.一种应用于一混合器电路的方法,该方法包括:
通过一第一开关模组以提供一第一对电路节点及一第二对电路节点之间的电性耦合,其中该开关模组由一对互补性逻辑信号所控制;
提供一第一对电流源之一第一对电流至该第一对电路节点;
提供一第二对电流源之一第二对电流至该第二对电路节点;以及
自该第二对电路节点输出一输出信号,
该第一对电流源元件提供的电流量与第二对电流源元件提供的电流量相等。
15.如权利要求14所述的方法,更包含:
提供该第一对电路节点与该第二对电路节点之其一之间的AC耦合。
16.如权利要求15所述的方法,更包含:
提供至少一第二交换网络,耦合于该第二对电流源及该第二对电路节点之间,其中该第二交换网络由一第二对互补性逻辑信号所控制。
17.如权利要求16所述的方法,其中该第二对互补性逻辑信号的频率大于该输出信号的频率。
18.如权利要求15所述的方法,其中该第二对电流源尚包含:
多个第二交换网络,耦合这些第二对电路节点,且分别由多个互补性逻辑信号所控制;以及
多个电流源单元对,每一所述电流源单元对耦合相对应的第二交换网络。
19.如权利要求18所述的方法,其中每一该电流源单元对包含两电流单元,以提供大致上相同数量的电流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US91354307P | 2007-04-24 | 2007-04-24 | |
US60/913,543 | 2007-04-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101350965A CN101350965A (zh) | 2009-01-21 |
CN101350965B true CN101350965B (zh) | 2012-09-05 |
Family
ID=39887576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810095749.3A Active CN101350965B (zh) | 2007-04-24 | 2008-04-24 | 混合器电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8055233B2 (zh) |
CN (1) | CN101350965B (zh) |
TW (1) | TWI357206B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005028747B4 (de) * | 2005-06-21 | 2010-12-16 | Infineon Technologies Ag | Mischeranordnung, Verwendung der Mischeranordnung und Verfahren zur Frequenzumsetzung |
ATE496424T1 (de) * | 2007-03-16 | 2011-02-15 | Austriamicrosystems Ag | Anordnung und verfahren zur signalumwandlung |
TWI357206B (en) * | 2007-04-24 | 2012-01-21 | Realtek Semiconductor Corp | Mixer circuit |
TWI424681B (zh) * | 2007-07-25 | 2014-01-21 | Realtek Semiconductor Corp | 用以降低閃爍雜訊之混合器電路及其方法 |
EP2264890B1 (en) * | 2009-06-19 | 2012-11-14 | ST-Ericsson SA | Common mode voltage control |
US8498605B1 (en) | 2010-05-07 | 2013-07-30 | Passif Semiconductor Corp. | Passive frequency translation with voltage conversion gain |
US10084438B2 (en) * | 2016-03-16 | 2018-09-25 | Mediatek Inc. | Clock generator using passive mixer and associated clock generating method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1175008A2 (en) * | 2000-07-06 | 2002-01-23 | Unique Broadband Systems, Inc. | Low phase noise frequency converter |
CN1625053A (zh) * | 2003-12-04 | 2005-06-08 | 瑞昱半导体股份有限公司 | 以谐波混频器为基础的电视调谐器与处理接收射频的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4113996A (en) * | 1977-05-20 | 1978-09-12 | Bell Telephone Laboratories, Incorporated | Voltage controlled current sources for active hybrid circuit |
US6889037B2 (en) * | 2002-08-20 | 2005-05-03 | Broadcom Corporation | Reducing active mixer flicker noise |
US7107025B2 (en) * | 2003-04-25 | 2006-09-12 | Broadcom Corporation | High gain, highly linear mixer |
TWI241077B (en) | 2004-07-19 | 2005-10-01 | Kuei-Ann Wen | Low flicker noise current-folded mixer |
US7254380B2 (en) * | 2004-07-22 | 2007-08-07 | Wen Kuei-Ann | Low flicker noise current-folded mixer |
TWI357206B (en) * | 2007-04-24 | 2012-01-21 | Realtek Semiconductor Corp | Mixer circuit |
-
2008
- 2008-04-23 TW TW097114856A patent/TWI357206B/zh active
- 2008-04-24 US US12/108,509 patent/US8055233B2/en active Active
- 2008-04-24 CN CN200810095749.3A patent/CN101350965B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1175008A2 (en) * | 2000-07-06 | 2002-01-23 | Unique Broadband Systems, Inc. | Low phase noise frequency converter |
CN1625053A (zh) * | 2003-12-04 | 2005-06-08 | 瑞昱半导体股份有限公司 | 以谐波混频器为基础的电视调谐器与处理接收射频的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101350965A (zh) | 2009-01-21 |
US8055233B2 (en) | 2011-11-08 |
TW200910756A (en) | 2009-03-01 |
TWI357206B (en) | 2012-01-21 |
US20080268805A1 (en) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101350965B (zh) | 混合器电路 | |
CN101494438B (zh) | 用以降低闪烁噪声的混频器电路及其方法 | |
Chen et al. | A 36-Gb/s 1.3-mW/Gb/s duobinary-signal transmitter exploiting power-efficient cross-quadrature clocking multiplexers with maximized timing margin | |
CN101772886A (zh) | 用于执行谐波抑制混频的谐波抑制混频器单元和方法 | |
CN103281071B (zh) | 锁存器及包括该锁存器的分频器电路 | |
Ghosh et al. | Resistorless memristor emulators: floating and grounded using OTA and VDBA for high-frequency applications | |
EP3035525B1 (en) | Switching circuit for active mixer | |
Abolila et al. | High performance wideband CMOS current conveyor for low voltage low power applications | |
EP2323256B1 (en) | Method and system for improving limiting amplifier phase noise for low slew-rate input signals | |
Sawigun et al. | A low-voltage, low-power, high-linearity CMOS four-quadrant analog multiplier | |
Mohan et al. | CMOS compatible first-order current mode universal filter structure and its possible tunable variant | |
Rehman et al. | A 1–60 GHz 9.6 mW 0.18 V output-swing static clock divider circuit in 45-nm SOI CMOS | |
CN101490947A (zh) | 用于变频的系统、方法、和装置 | |
Machowski et al. | Quarter-square analog four-quadrant multiplier based on CMOS invertes and using low voltage high speed control circuits | |
Rao et al. | Pulse and digital circuits | |
Popa | Low-voltage CMOS current-mode exponential circuit with 70 dB output dynamic range | |
Duerden et al. | The development of bipolar log domain filters in a standard CMOS process | |
Ramirez-Angulo | Compact single 1.5 V supply four quadrant analog CMOS multiplier using multiple input floating gate transistors | |
Bhardwaj et al. | New resistor-less tunable floating and grounded FDNR simulators | |
El Feki et al. | Optimization of a rail to rail low voltage CCII for active filter applications | |
Soliman | Active circulator circuits using OA, CCII, CFOA and DVCC | |
Wong et al. | A 1.5-V 4-GHz dynamic-loading regenerative frequency doubler in a 0.35-/spl mu/m CMOS process | |
CN1613121B (zh) | 开关电流积分器 | |
Hashiesh et al. | New current-mode and voltage-mode CMOS analog multipliers | |
Lu et al. | 10-Gb/s CMOS ultrahigh-speed gold-code generator using differential-switches feedback |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |