CN101344810B - 主机板及其电源供应模块 - Google Patents

Abstract

一种主机板及其电源供应模块。本发明所提供的电源供应模块可以直接植在现今能支持AM2 CPU与AM2+CPU的主机板上。本发明所提供的电源供应模块由利用切换单元依据主机板的中央处理单元所提供的版本信号，以将产生AM2 CPU执行运作时所需的核心电压的一组脉宽调变信号与产生AM2+CPU执行运作时所需的核心电压的脉宽调变信号进行切换。因此，无论主机板上的CPU插槽为安装AM2 CPU或AM2+CPU，本发明所提出的电源供应模块皆可达到最大使用效益，且其所应用的主机板的制作成本也会随之下降。

Description

主机板及其电源供应模块

技术领域

本发明是有关于一种电源供应技术，且特别是有关于一种应用在能支持AM2 CPU与AM2+CPU的主机板的电源供应模块。

背景技术

众所皆知，在可支持AM2 CPU与AM2+CPU的主机板，当主机板(Motherboard)上的CPU插槽(Socket)所安装的CPU版本为AM2 CPU时，主机板上的电源供应模块必须供应一组核心电压供AM2 CPU执行运作时使用。而当主机板上的CPU插槽所安装的CPU版本为AM2+CPU时，主机板上的电源供应模块必须提供二组不同电压准位的核心电压供AM2+CPU执行运作时使用。

图1所示为已知可支持AM2 CPU与AM2+CPU的主机板100的CPU核心电压供给系统方块图。请参照图1，电源供应模块101为直接植在主机板100上，而CPU 103则被安装于主机板100的CPU插槽(图中未示)上。其中，电源供应模块101会依据CPU 103的版本，而受控于CPU 103以提供相应的核心电VDD_CORE或是提供相对应的核心电压VDD_CORE以及核心电压VDD_NB给CPU 103使用。

更清楚来说，假设CPU 103为AM2 CPU，且其执行运作时即会提供一个版本信号VS给电源供应模块101，以致使电源供应模块101供应一组核心电压VDD_CORE给AM2 CPU 103使用。另外，假设CPU103为AM2+CPU，且其执行运作时即会提供另一个版本信号VS给电源供应模块101，以致使电源供应模块101同时供应核心电压VDD_CORE与核心电压VDD_NB给AM2+CPU 103使用。

已知的电源供应模块101的电路架构一般会包括脉宽调变控制器(Pulse Width ModulationController)105与五组电压产生单元107a-107e。其中，脉宽调变控制器105会产生脉宽调变信号PWM_CORE1-PWM CORE4，并且依据CPU 103所提供的版本信号VS，而决定是否产生脉宽调变信号PWM_NB。接着，当电压产生单元107a-107e接收到其所对应的脉宽调变信号PWM CORE1-PWM CORE4、PWM_NB时，则输出相应的核心电压VDD_CORE与核心电压VDD_NB给CPU 103使用。

举例来说，假设CPU 103为AM2 CPU，此时CPU 103会致使脉宽调变控制器105输出脉宽调变信号PWM_CORE1-PWM_CORE4，且CPU 103会提供一个版本信号VS给脉宽调变控制器105，以致使脉宽调变控制器105不产生脉宽调变信号PWM_NB。接着，电压产生单元107a-107d会对应的接收脉宽调变信号PWM_CORE1-PWM_CORE4，而提供核心电压VDD_CORE给AM2 CPU 103使用。

另外，假设CPU 103为AM2+CPU，此时CPU 103会致使脉宽调变控制器105输出脉宽调变信号PWM_CORE1-PWM_CORE4，且CPU 103会提供另外一个版本信号VS给脉宽调变控制器105，以致使脉宽调变控制器105产生脉宽调变信号PWM_NB。接着，电压产生单元107a-107e会对应的接收脉宽调变信号PWM_CORE1-PWM_CORE4、PWM_NB，而同时提供核心电压VDD_CORE与核心电压VDD_NB给AM2+CPU103使用。

发明内容

本发明的目的在于，提供一种电源供应模块，其是利用切换单元依据主机板的中央处理单元所提供的版本信号，以致使本发明所提出的电源供应模块可以达到最大使用效益。

本发明的另一目的在于，提供一种主机板，其由将上述本发明所提出的电源供应模块直接植在其中，以降低主机板的制作成本。

本发明所提出的电源供应模块，适用于同时支持AM2 CPU与AM2+CPU的主机板，且其包括脉宽调变控制器、第一电压产生单元、切换单元，以及第二电压产生单元。其中，脉宽调变控制器受控于主机板的中央处理单元(CPU)，以当中央处理单元执行运作时，输出第一脉宽调变信号与第二脉宽调变信号，并且依据中央处理单元所提供的版本信号的状态，进而决定第三脉宽调变信号输出与否。

第一电压产生单元会依据脉宽调变控制器所输出的第一脉宽调变信号，而提供第一核心电压给中央处理单元使用。切换单元会依据中央处理单元所提供的版本信号的状态，而致使脉宽调变控制器所输出的第二脉宽调变信号与第三脉宽调变信号择一输出。第二电压产生单元会依据切换单元的输出，而对应的提供上述第一核心电压或第二核心电压给中央处理单元使用。

在本发明的一实施例中，中央处理单元所提供的版本信号的状态主要是由中央处理单元的版本所决定。

在本发明的一实施例中，当中央处理单元的版本为AM2中央处理单元时，中央处理单元所提供的版本信号的状态为浮接电位，以致使脉宽调变控制器停止输出第三脉宽调变信号，并使得切换单元输出第二脉宽调变信号。

在本发明的一实施例中，当中央处理单元的版本为AM2+中央处理单元时，中央处理单元所提供的版本信号的状态为低电位，以致使切换单元输出第三脉宽调变信号。

在本发明的一实施例中，切换单元包括第一晶体管、第二晶体管、第三晶体管，以及第四晶体管。其中，第一晶体管的栅极用以接收中央处理单元所提供的版本信号、第一晶体管的第一漏/源极耦接主机板的系统电压，而第一晶体管的第二漏/源极则耦接至参考电压。第二晶体管的栅极耦接第一晶体管的第一漏/源极、第二晶体管的第一漏/源极用以接收脉宽调变控制器所输出的第二脉宽调变信号，而第二晶体管的第二漏/源极则耦接参考电压。

第三晶体管的栅极耦接第一晶体管的第一漏/源极、第三晶体管的第一漏/源极耦接主机板的系统电压，而第三晶体管的第二漏/源极则耦接参考电压。第四晶体管的栅极耦接第三晶体管的第一漏/源极、第四晶体管的第一漏/源极用以接收脉宽调变控制器所输出的第三脉宽调变信号，并且耦接至第二电压产生单元，而第四晶体管的第二漏/源极则耦接第二晶体管的第一漏/源极。

在本发明的一实施例中，切换单元还包括第一电阻、第二电阻、第三电阻，以及第四电阻。其中，第一电阻耦接于主机板的内存电压与第一晶体管的栅极之间。第二电阻耦接于主机板的系统电压与第一晶体管的第一漏/源极之间。第三电阻耦接于第一晶体管的第一漏/源极与参考电位之间。第四电阻耦接于主机板的系统电压与第三晶体管的第一漏/源极之间。

在本发明的一实施例中，当中央处理单元所提供的版本信号的状态为浮接电位时，第一晶体管与第四晶体管导通，而第二晶体管与第三晶体管截止，且使得第四晶体管的第一漏/源极输出第二脉宽调变信号，并当中央处理单元所提供的版本信号的状态为低电位时，第一晶体管与第四晶体管截止，而第二晶体管与第三晶体管导通，且使得第四晶体管的第一漏/源极输出第三脉宽调变信号。

在本发明的一实施例中，第一晶体管、第二晶体管、第三晶体管与第四晶体管皆为N通道金属氧化物半导体场效应晶体管(N-channel MOSFET)。

在本发明的一实施例中，脉宽调变控制器更用以输出第四脉宽调变信号与第五脉宽调变信号，由此电源供应模块还包括第三电压产生单元与第四电压产生单元。其中，第三电压产生单元会依据脉宽调变控制器所输出的第四脉宽调变信号，而提供上述第一核心电压给中央处理单元使用。第四电压产生单元会依据脉宽调变控制器所输出的第五脉宽调变信号，而提供上述第一核心电压给中央处理单元使用。

从另一观点来看，本发明提供一种具有上述本发明所提出的电源供应模块的主机板，且能同时支持AM2 CPU与AM2+CPU。

本发明所提供的电源供应模块可以直接植在现今同时支持AM2 CPU与AM2+CPU的主机板上，而本发明所提供的电源供应模块主要是由利用切换单元依据主机板的中央处理单元所提供的版本信号，以将产生AM2 CPU执行运作时所需的核心电压的一组脉宽调变信号与产生AM2+CPU执行运作时所需的核心电压的脉宽调变信号进行切换。因此，无论主机板上的CPU插槽为安装AM2 CPU或AM2+CPU，本发明所提出的电源供应模块皆可达到最大使用效益，且其所应用的同时支持AM2 CPU与AM2+CPU的主机板的制作成本也会随之下降。

附图说明

为了要让本发明的电源供应模块与主机板的技术特征与其各别所欲达成的技术攻效能更浅显易懂，下文特举几个实施例，并配合附图，作详细说明如下，其中：

图1所示为已知可支持AM2 CPU与AM2+CPU的主机板的CPU核心电压供给系统方块图。

图2所示为本发明一实施例的可支持AM2 CPU与AM2+CPU的主机板的CPU核心电压供给系统方块图。

图3所示为图2的切换单元内部的实际电路图。

图4所示为本发明另一实施例的可支持AM2 CPU与AM2+CPU的主机板的CPU核心电压供给系统方块图。

具体实施方式

根据背景技术所揭露的内容可知，由于AM2+CPU执行运作时，主机板的电源供应模块必须同时提供二组不同电压准位的核心电压，但AM2 CPU执行运作时，主机板的电源供应模块仅需提供一组核心电压即可，而电源供应模块中提供另一组核心电压的装置则处于闲置状态。因此，已知可支持AM2 CPU与AM2+CPU的主机板的电源供应模块便不能发挥其最大的使用效益，同时也会造成主机板的制作成本无谓地提升。有鉴于此，本发明提出一种电源供应模块来解决背景技术所揭露的可支持AM2 CPU与AM2+CPU的主机板的电源供应模块所造成的缺点。

图2所示为本发明一实施例的可支持AM2 CPU与AM2+CPU的主机板200的CPU核心电压供给系统方块图。请参照图2，主机板200包括电源供应模块201与CPU 203，而电源供应模块201内包括脉宽调变控制器205、切换单元207，以及二组电压产生单元209a、209b。其中，脉宽调变控制器205受控于CPU 203，用以当CPU 203执行运作时，输出第一脉宽调变信号PWM_CORE1与第二脉宽调变信号PWM_CORE2，并且依据CPU 203所提供的版本信号VS的状态，进而决定第三脉宽调变信号PWM_NB输出与否。

电压产生单元209a会依据脉宽调变控制器205所输出的第一脉宽调变信号PWM_CORE1，而提供第一核心电压VDD_CORE给CPU 203使用。切换单元207会依据CPU 203所提供的版本信号VS的状态，而致使脉宽调变控制器205所输出的第二脉宽调变信号PWM_CORE2与第三脉宽调变信号PWM_NB择一输出。电压产生单元209b会依据切换单元207的输出，而对应的提供第一核心电压VDD_CORE或第二核心电压VDD_NB给CPU 203使用。

而在此先值得一提的是，AM2+CPU用以接收上述第二核心电压VDD_NB的接脚(PIN)同样为AM2 CPU用以接收上述第一核心电压VDD_CORE的接脚。

于本实施例中，CPU 203所提供的版本信号VS的状态主要是由CPU 203的版本所决定。更清楚地说，当CPU 203的版本为AM2 CPU时，CPU 203所提供的版本信号VS的状态为浮接电位(floatinglevel)，以致使脉宽调变控制器205停止输出第三脉宽调变信号PWM_NB，并使得切换单元207输出第二脉宽调变信号PWM_CORE2。另外，当CPU 203的版本为AM2+CPU时，CPU 203所提供的版本信号VS的状态为低电位(low level)，以致使切换单元207输出第三脉宽调变信号PWM_NB。

故依据上述可知，假设主机板200的CPU插槽(图中未示)为安装AM2 CPU 203，此时AM2 CPU203会致使脉宽调变控制器205输出第一脉宽调变信号PWM_CORE1与第二脉宽调变信号PWM_CORE2，并且提供一个状态为浮接电位的版本信号VS给脉宽调变控制器205，以致使脉宽调变控制器205不产生脉宽调变信号PWM_NB。接着，AM2 CPU 203同时会提供版本信号VS至切换单元207，以控制切换单元207输出第二脉宽调变信号PWM_CORE2。

由此，电压产生单元209a与电压产生单元209b便会对应的接收脉宽调变信号PWM_CORE1、PWM_CORE2，而提供第一核心电压VDD_CORE给AM2CPU 203使用。因此，电源供应模块201内所有的电路元件即可达到最大使用效益。

此外，假设主机板200的CPU插槽为安装AM2+CPU 203，故此时AM2+CPU 203会致使脉宽调变控制器205输出第一脉宽调变信号PWM_CORE1与第二脉宽调变信号PWM_CORE2，且AM2+CPU203提供一个状态为低电位的版本信号VS给脉宽调变控制器205，以致使脉宽调变控制器205产生脉宽调变信号PWM_NB。接着，AM2+CPU 203同时会提供版本信号VS至切换单元207，以控制切换单元207输出第三脉宽调变信号PWM_NB。

由此，电压产生单元209a与电压产生单元209b便会对应的接收脉宽调变信号PWM_CORE1、PWM_NB，而同时提供第一核心电压VDD_CORE与第二核心电压VDD_NB给AM2+CPU 203使用。因此，电源供应模块201内所有的电路元件同样可以达到最大使用效益，所以无论主机板200上的CPU插槽为安装AM2 CPU 203或AM2+CPU 203，本实施例的电源供应模块201皆可达到最大使用效益，进而降低主机板200的制作成本。

据此，为了要实现上述实施例的电源供应模块201所欲达到的技术功效，AM2 CPU 203或AM2+CPU 203所提供的版本信号VS要如何控制切换单元207的输出，便成为上述实施例的电源供应模块201的关键技术之一。而以下内容将例举一种切换单元207的具体实施方式给该发明领域的技术人员参详，但并不应此例举而局限本发明。

图3所示为图2的切换单元207内部的实际电路图。请合并参照图2及图3，切换单元207包括晶体管T1-T4(例如皆为N-channel MOSFET)以及电阻R1-R4。其中，晶体管T1的栅极用以接收CPU203所提供的版本信号VS，晶体管T1的第一漏/源极通过电阻R2耦接至主机板200的系统电压VEE(例如为12V)，而晶体管T1的第二漏/源极则耦接至参考电压VSS(例如为接地电位)。晶体管T2的栅极直接耦接晶体管T1的第一漏/源极，晶体管T2的第一漏/源极用以接收脉宽调变控制器205所输出的第二脉宽调变信号PWM_CORE2，而晶体管T2的第二漏/源极则耦接参考电压VSS。

晶体管T3的栅极直接耦接晶体管T1的第一漏/源极，晶体管T3的第一漏/源极通过电阻R4耦接至主机板200的系统电压VEE，而晶体管T3的第二漏/源极则耦接参考电压VSS。晶体管T4的栅极直接耦接晶体管T3的第一漏/源极，晶体管T4的第一漏/源极用以接收脉宽调变控制器205所输出的第三脉宽调变信号PWM_NB，并且耦接至电压产生单元209b，而晶体管T4的第二漏/源极则直接耦接晶体管T2的第一漏/源极。电阻R1耦接于主机板200的内存电压VDDIO(例如为2V)与晶体管T1的栅极之间，而电阻R3则耦接于晶体管T1的第一漏/源极与参考电位VSS之间。

故依据图3所揭露的电路图可知，当CPU 203为AM2 CPU时，其所提供的版本信号VS的状态为浮接电位，同时致使脉宽调变控制器205停止输出第三脉宽调变信号PWM_NB。如此，晶体管T1的栅极便会接收主机板200的内存电压VDDIO，以致使晶体管T1导通，所以此时晶体管T1的第一与第二漏/源极的电位皆会呈现接地电位，故晶体管T2与T3便会截止。另外，晶体管T4的栅极会接收主机板200的系统电压VEE，以致使晶体管T4导通，所以晶体管T4的第一漏/源极会接收脉宽调变控制器205所输出的第二脉宽调变信号PWM_CORE2，并且通过晶体管T4的第二漏/源极输出至电压产生单元209b。

此外，当CPU 203为AM2+CPU时，其所提供的版本信号VS的状态为低电位。如此，晶体管T1的栅极便会接收低电位的版本信号VS，以致使晶体管T1截止，所以晶体管T2与T3便会导通。另外，因为晶体管T3的第一与第二漏/源极的电位皆会呈现接地电位，故晶体管T4会截止，所以晶体管T4的第一漏/源极会接收脉宽调变控制器205所输出的第三脉宽调变信号PWM_NB，并且将其输出至电压产生单元209b。因此，图3所揭露的电路架构即可依据CPU 203所提供的版本信号VS，而控制切换单元207的输出，进而实现上述实施例的电源供应模块201所欲达到的技术功效。

然而，在上述实施例中，电源供应模块201是以二组电压产生单元209a、209b为例来作说明，但熟悉本发明领域的技术人员应当可知晓，若仅利用电压产生单元209a、209b来供应CPU 203执行运作时所需的核心电压时，电压产生单元209a、209b极有可能在长时间的运作下而烧毁，进而导致电源供应模块201运作失效。

故为了要延长电源供应模块201的寿命，以下将再例举本发明另一实施例的同时支持AM2 CPU与AM2+CPU的主机板，由此来延长上述实施例的电源供应模块201的寿命。

图4所示为本发明另一实施例的同时支持AM2CPU与AM2+CPU的主机板400的CPU核心电压供给系统方块图。请合并参照图2-图4，主机板400与主机板200近乎类似，而不同处在于主机板400的电源控制模块301的脉宽调变控制器305更可以输出第四与第五脉宽调变信号PWM_CORE3、PWM_CORE4，以分别致使电压产生单元309b与309c产生核心电压VDD_CORE。换言之，电压产生单元309b与309c可分摊电压产生单元309a与309d的负担。因此，依据图4所揭露的主机板400的系统架构，电源供应模块301的寿命将会比电源供应模块201来的更长。

于本实施例中，电源控制模块301整体的运作方式与电源控制模块201类似，以本发明领域技术人员应当可轻易类推得知，故在此并不再加以赘述之。

综上所述，本发明所提供的电源供应模块主要是由利用切换单元依据主机板的CPU所提供的版本信号，以将产生AM2 CPU执行运作时所需的核心电压的一组脉宽调变信号与产生AM2+CPU执行运作时所需的核心电压的脉宽调变信号进行切换。因此，在现今同时支持AM2 CPU与AM2+CPU的主机板，无论主机板上的CPU插槽为安装AM2 CPU或AM2+CPU，本发明所提出的电源供应模块皆可达到最大使用效益，且其所应用的同时支持AM2 CPU与AM2+CPU的主机板的制作成本也会随之下降。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定的为准。

Claims (10)

1.一种电源供应模块，适于一主机板，其特征在于，上述电源供应模块包括：

一脉宽调变控制器，受控于上述主机板的一中央处理单元，以当上述中央处理单元执行运作时，输出一第一脉宽调变信号与一第二脉宽调变信号，并依据上述中央处理单元所提供的一版本信号的状态，进而决定一第三脉宽调变信号输出与否；

一第一电压产生单元，耦接上述脉宽调变控制器，依据上述第一脉宽调变信号而提供一第一核心电压给上述中央处理单元使用；

一切换单元，耦接上述脉宽调变控制器与上述中央处理单元，依据上述版本信号的状态而致使上述第二脉宽调变信号与上述第三脉宽调变信号择一输出；以及

一第二电压产生单元，耦接上述切换单元，依据上述切换单元的输出，而对应的提供上述第一核心电压或一第二核心电压给上述中央处理单元使用。

2.根据权利要求1所述的电源供应模块，其特征在于，其中上述版本信号的状态由上述中央处理单元的版本所决定。

3.根据权利要求2所述的电源供应模块，其特征在于，其中当上述中央处理单元的版本为一AM2中央处理单元时，上述版本信号的状态为一浮接电位，以致使上述脉宽调变控制器停止输出上述第三脉宽调变信号，并使得上述切换单元输出上述第二脉宽调变信号。

4.根据权利要求2所述的电源供应模块，其特征在于，其中当上述中央处理单元的版本为一AM2+中央处理单元时，上述版本信号的状态为一低电位，以致使上述切换单元输出上述第三脉宽调变信号。

5.根据权利要求1所述的电源供应模块，其特征在于，其中上述切换单元包括：

一第一晶体管，上述第一晶体管的栅极用以接收上述版本信号，上述第一晶体管的第一漏/源极耦接上述主机板的一系统电压，而上述第一晶体管的第二漏/源极则耦接一参考电压；

一第二晶体管，上述第二晶体管的栅极耦接上述第一晶体管的第一漏/源极，上述第二晶体管的第一漏/源极用以接收上述第二脉宽调变信号，而上述第二晶体管的第二漏/源极则耦接上述参考电压；

一第三晶体管，上述第三晶体管的栅极耦接上述第一晶体管的第一漏/源极，上述第三晶体管的第一漏/源极耦接上述主机板的上述系统电压，而上述第三晶体管的第二漏/源极则耦接上述参考电压；

一第四晶体管，上述第四晶体管的栅极耦接上述第三晶体管的第一漏/源极，上述第四晶体管的第一漏/源极用以接收上述第三脉宽调变信号并耦接至上述第二电压产生单元，而上述第四晶体管的第二漏/源极则耦接上述第二晶体管的第一漏/源极；

一第一电阻，耦接于上述主机板的一内存电压与上述第一晶体管的栅极之间；

一第二电阻，耦接于上述主机板的上述系统电压与上述第一晶体管的第一漏/源极之间；

一第三电阻，耦接于上述第一晶体管的第一漏/源极与上述参考电位之间；以及

一第四电阻，耦接于上述主机板的上述系统电压与上述第三晶体管的第一漏/源极之间，

其中，当上述版本信号的状态为上述浮接电位时，上述第一晶体管与上述第四晶体管导通，而上述第二晶体管与上述第三晶体管截止，且使得上述第四晶体管的第一漏/源极输出上述第二脉宽调变信号，并当上述版本信号的状态为上述低电位时，上述第一晶体管与上述第四晶体管截止，而上述第二晶体管与上述第三晶体管导通，且使得上述第四晶体管的第一漏/源极输出上述第三脉宽调变信号。

6.根据权利要求5所述的电源供应模块，其特征在于，其中上述第一晶体管、上述第二晶体管、上述第三晶体管与上述第四晶体管为N通道金属氧化物半导体场效应晶体管。

7.根据权利要求1所述的电源供应模块，其特征在于，其中上述脉宽调变控制器还用以输出一第四脉宽调变信号与一第五脉宽调变信号。

8.根据权利要求7所述的电源供应模块，其特征在于，其中还包括：

一第三电压产生单元，耦接上述脉宽调变控制器，依据上述第四脉宽调变信号而提供上述第一核心电压给上述中央处理单元使用；以及

一第四电压产生单元，耦接上述脉宽调变控制器，依据上述第五脉宽调变信号而提供上述第一核心电压给上述中央处理单元使用。

9.一种主机板，其特征在于，包括：

一中央处理单元；以及

一电源供应模块，包括：

一脉宽调变控制器，耦接上述中央处理单元，上述脉宽调变控制器受控于上述中央处理单元，以当上述中央处理单元执行运作时，输出一第一脉宽调变信号与一第二脉宽调变信号，并依据上述中央处理单元所提供的一版本信号的状态，进而决定一第三脉宽调变信号输出与否；

一第一电压产生单元，耦接上述脉宽调变控制器，依据上述第一脉宽调变信号而提供一第一核心电压给上述中央处理单元使用；

一切换单元，耦接上述脉宽调变控制器与上述中央处理单元，依据上述版本信号的状态而致使上述第二脉宽调变信号与上述第三脉宽调变信号择一输出；以及

一第二电压产生单元，耦接上述切换单元，依据上述切换单元的输出，而对应的提供上述第一核心电压或一第二核心电压给上述中央处理单元使用。

10.根据权利要求9所述的主机板，其特征在于，其中上述切换单元包括：

一第一晶体管，上述第一晶体管的栅极用以接收上述版本信号，上述第一晶体管的第一漏/源极耦接上述主机板的一系统电压，而上述第一晶体管的第二漏/源极则耦接一参考电压；

一第二晶体管，上述第二晶体管的栅极耦接上述第一晶体管的第一漏/源极，上述第二晶体管的第一漏/源极用以接收上述第二脉宽调变信号，而上述第二晶体管的第二漏/源极则耦接上述参考电压；

一第三晶体管，上述第三晶体管的栅极耦接上述第一晶体管的第一漏/源极，上述第三晶体管的第一漏/源极耦接上述主机板的上述系统电压，而上述第三晶体管的第二漏/源极则耦接上述参考电压；

一第四晶体管，上述第四晶体管的栅极耦接上述第三晶体管的第一漏/源极，上述第四晶体管的第一漏/源极用以接收上述第三脉宽调变信号并耦接至上述第二电压产生单元，而上述第四晶体管的第二漏/源极则耦接上述第二晶体管的第一漏/源极；

一第一电阻，耦接于上述主机板的一内存电压与上述第一晶体管的栅极之间；

一第二电阻，耦接于上述主机板的上述系统电压与上述第一晶体管的第一漏/源极之间；

一第三电阻，耦接于上述第一晶体管的第一漏/源极与上述参考电位之间；以及

一第四电阻，耦接于上述主机板的上述系统电压与上述第三晶体管的第一漏/源极之间，

其中，当上述版本信号的状态为上述浮接电位时，上述第一晶体管与上述第四晶体管导通，而上述第二晶体管与上述第三晶体管截止，且使得上述第四晶体管的第一漏/源极输出上述第二脉宽调变信号，并当上述版本信号的状态为上述低电位时，上述第一晶体管与上述第四晶体管截止，而上述第二晶体管与上述第三晶体管导通，且使得上述第四晶体管的第一漏/源极输出上述第三脉宽调变信号。

Images