CN101340336A

CN101340336A - 基于e1的以太网高效传输方法

Info

Publication number: CN101340336A
Application number: CNA2008100633278A
Authority: CN
Inventors: 张骏; 路科; 钟林钢; 向斌; 吴辰敦; 邓旭
Original assignee: HANGZHOU RENA TECHNOLOGY Co Ltd
Current assignee: HANGZHOU RENA TECHNOLOGY Co Ltd
Priority date: 2008-08-11
Filing date: 2008-08-11
Publication date: 2009-01-07

Abstract

本发明涉及一种基于E1的以太网高效传输方法。目的是有效地利用原有的网络设备进行以太网数据的高效传输，具有无需人工干预、自动识别可用线路、自动调整传输带宽的特点。技术方案是：基于E1的以太网高效传输方法，依次按照以下步骤实现：1)检测并确定目前有可以正常工作的E1链路；2)将接收到的以太网数据，平均分配到当前可用的E1链路中，并按照HDLC帧格式封装；3)通过TDM网络，将E1数据传送到远端的接收设备；4)远端的接收设备从各个E1链路恢复出HDLC帧数据；5)接收设备将FrameID相通的净荷放在一起，并按照CHNID排序；6)将完成排序的以太网帧数据恢复后，通过MAC发送给以太网设备。

Description

基于E1的以太网高效传输方法

技术领域

本发明涉及一种通信网络传输方法，具体是基于E1的以太网高效传输方法。

背景技术

随着Internet的普及和三网合一的深度发展，以太网业务越来越成为主要的传输业务。但是以太网传输媒质及传输线路，与原有电信大量投资建设的TDM业务有很大的区别；如何利用原有的网络设备，使其承载新型业务，从而实现原有国有资产的最大化利用，是一项重大的课题。

发明内容

本发明的目的是提供一种通信网络传输方法的改进，该方法应能有效地利用原有的网络设备进行以太网数据的高效传输，具有无需人工干预、自动识别可用线路、自动调整传输带宽的特点。

本发明提供了的技术方案是：基于E1的以太网高效传输方法，依次按照以下步骤实现：

1)检测并确定目前有可以正常工作的E1链路；

2)将接收到的以太网数据，按照负载平均分配的原则，平均分配到当前可用的E1链路中，并按照HDLC帧格式封装；

3)通过TDM网络，将E1数据传送到远端的接收设备；

4)远端的接收设备从各个E1链路恢复出HDLC帧数据；

5)接收设备根据HDLC帧中的控制信息，将FrameID相通的净荷放在一起，并按照CHNID排序，根据Total Num判断是否已经将该FrameID的所有分离通道的HDLC帧都接收完毕并完成排序；

6)将接收完整并完成排序的以太网帧数据恢复后，通过MAC发送给以太网设备，从而完成整个以太网数据在E1链路上的传送过程。

所述可以正常工作的E1链路的方法是；基于HDB3编解码电路先后检测E1链路中的HDB3码和HDLC同步字符，只有全部检测正常该E1链路才可使用，并进行E1链路标号提交给负载平衡处理单元。

所述的HDLC帧格式是简化的HDLC帧格式。

所述的HDLC帧格式是简化的HDLC帧格式上加上3字节的控制信息，以实现E1链路序号自适应和链路自动调整的功能。

本发明充分利用了广泛应用的通信网络中的E1线路为终端用户提供了以太网数据传输通道。该方法可自由捆绑1～8路甚至更多的E1线路传输以太网数据，可以做到无需人工干预，自动识别可用线路，并自动调整传输带宽；可容忍各个E1之间线路传输时延差达到128毫秒。可广泛应用于乡村，大楼，大型厂区等地域以旧有线路来开展新型以太网业务，以保护和最大化利用原有投资。是一种充分利用原有设备投资提供新型业务的技术，具有很好的社会效益和效应。

附图说明

图1是本发明的发送侧将负载平均分配以及接收侧将负载重组的示意图。

图2是本发明的链路层数据帧格式示意图。

图3是FPGA设计模块结构示意图。

图4是下行数据在SDRAM中的存放格式示意图。

图5是接收帧记录表中的数据格式示意图。

具体实施方式

首先，要将捆绑的多路E1提供的线路带宽最大化利用，关键的就是要在各个E1链路上平均分配负载。这里必须先要检测目前有哪些E1链路是可以正常工作的。第一层判断是基于HDB3编解码电路识别当前E1链路中是否有HDB3码在传输，如果没有检测到HDB3码，则直接判断该E1链路不可用。如果能够正确检测到HDB3码，则再检测链路层HDLC的同步字符，如果不能检测到同步字符，则同样认为该E1链路不可用。如果HDB3码和HDLC同步字符均检测正常。则认为该E1链路可以使用。将所有可以使用的E1链路都检测完后，将这些E1链路编号，并提交给负载平衡处理单元，负载平衡处理单元将负载在这些E1链路上平均分配(流量平衡处理)。这一识别过程是由电路自动实时的检测，所以可以快速的适应实际网络环境中E1链路的动态变化，从而实现整个负载平衡处理能够动态实时调整。

本发明将以太网包打散后，按字节将负载平均分配在每一个E1链路中传输，然后在接收端重新组装恢复原以太网包。图1以4路E1为例表示发送侧如何将负载平均分配以及接收侧如何将负载重组。

接着就是如何在以比特流传输的E1链路中恢复出以字节传输的并且带有帧格式的以太网数据。本发明采用HDLC这一成熟简单的数据链路层协议来解决这一问题。为了提高有效净荷的比例，这里采用简化的HDLC帧格式，即只采用0x7E的定界Flag和5个连1插0的处理。同时，为了实现E1链路序号自适应和链路自动调整的功能，在简化的HDLC帧格式的基础上，定义了一种新的帧格式(如图2所示)。该帧格式中，增加了3字节的控制信息；并且：

CHNID：4比特，表示捆绑传送以太网负载的E1链路的序号，由发送端根据E1链路的状态自动计算并填充；

Total Num：4比特，表示捆绑传送以太网负载的E1链路总数量，由发送端根据E1链路的状态自动计算并填充；

FrameID：12比特，分配到当前HDLC帧的以太网帧编号。由发送侧自动生成并填充，在接收端，将FrameID号相同的HDLC帧数据一起重组，恢复出完整的以太网帧数据；

NMS Flag：4比特，为全1，表示HDLC帧负载部分传送的是网管信息，为全0，表示传送的是以太网数据。

Data：1～2000字节，HDLC帧传送的净荷。

Flag：8bit，0x7E，用于HDLC帧定界的同步字符。

整个数据的传送过程可以分为以下几个步骤：

1)将接收到的以太网数据，按照负载平均分配的原则，平均分配到当前可用的E1链路中，并按照图2所示的帧格式封装；

2)通过TDM网络，将E1数据传送到远端的接收设备；

3)远端的接收设备从各个E1链路恢复出HDLC帧数据；

4)接收设备根据HDLC帧中的控制信息，将FrameID相通的净荷放在一起，并按照CHNID排序，根据Total Num判断是否已经将该FrameID的所有分离通道的HDLC帧都接收完毕并完成排序；

5)将接收完整并完成排序的以太网帧数据恢复后，通过MAC发送给以太网设备，从而完成整个以太网数据在E1链路上的传送过程。

图3表示FPGA内数据处理根据数据流向，各个模块处理过程如下：

1、从MII接口接收到以太网包，通过CRC32校验以及长度合法性检查后，压入Ingress MAC FIFO(以太网媒体接入控制接收模块的先进先出缓冲器)中。

2、QM(Queue Manager，队列调度模块)，根据Ingress MAC FIFO的状态，将IMAC FIFO中的上行数据(局域网到城域网方向)调度入SDRAM中缓存。QM将向流控模块报告缓存的水线状态，以便流控模块向前级以太网设备停止或者发起流控。

3、当HDLC发送单元的FIFO有空间时，QM将上行数据从SDRAM的缓存中取出，写入HDLC发送单元的FIFO(先进先出缓冲器)中。

4、HDLC发送单元将上行数据写入FIFO时，有一个流量平衡的处理。流量平衡单元根据发送通道使能状态(8个通道，每一个通道都有1bit使能状态，1使能，0关闭)，将上行数据1个字节，1个字节的写入已经使能的发送通道的FIFO中。

5、HDLC发送单元FIFO有数据时，通知HDLC发送控制器开始发送数据，发送控制器按照上图的HDLC帧格式将本通道的上行数据封装后，以比特流的格式发送给E1接口模块。

6、E1接口模块将2进制比特流转换成双路HDB3编码后，输出FPGA，然后经外部变压器单路的HDB3码型发送。

7、在接收侧，首先采用本地的64M时钟从接收到的HDB3编码的E1数据中提取2M时钟，然后按照提取的时钟，对E1数据做HDB3解码，恢复2进制比特流交给HDLC接收控制器。

8、HDLC接收控制器解封装后，将下行数据(城域网到局域网方向)删除E1_LOS字节后，写入每个通道的接收FIFO中。

9、接收FIFO的POP侧自动将帧格式中的CHNID/Total_Num，FrameID弹出。

10、在接收侧的流量平衡处理中，最终将按照图4的格式，将每一个HDLC通道接收到的数据存放在SDRAM中，图中的CHNID均来自HDLC帧的第二个字节中的信息，而非接收侧的物理通道号，这样处理能使字节顺序和发送侧一致。为每一个HDLC通道都安排一个地址计数器(addr_counter)，每一次QM对该HDLC接收FIFO采用Burst方式读数据后，自动加1，每次Busrt将读取16字节数据，所以队列管理模块内部又有一个4bit的计数器，最后，根据该HDLC通道对应的发送侧的逻辑通道号确定了SDRAM中存放地址的低三位，则每个写入SDRAM的字节的地址就由这三部分信息确定。又根据当接收FIFO的读侧是HDLC帧净荷的首字节时，如果该帧是接收到的其含有的FrameID对应的第一帧数据，则首字节对应的addr_counter的值将被记录在接收帧记录表中，这之后同一FrameID对应的其他HDLC的首字节对应的addr_counter的值都将装载这个值，以使同一个FrameID对应的在SDRAM中能够对齐，在MAC发送的时候，从SDRAM中读取数据就非常方便，只要按地址递增的顺序依次读取就可以。

11.每次HDLC净荷首字节或者未字节被读出FIFO时，都将向接收帧记录表中其FrameID对应的单元按照图5的格式写入信息。接收帧记录表监测单元不断扫描接收帧记录表，当发现某个FrameID对应的各个通道的数据都已经接收完毕时，将接收帧记录表中的该记录清除，并按照Start_addr的信息通知QM将该帧出队。

12.QM将出队数据写入Egress MAC(以太网媒体接入控制发送单元)的FIFO中，Egress MAC根据链路状态将该下行数据通过MII接口发送给下级以太网设备。

基于本发明实现的FPGA，其技术规格如下：

1)1路Fast Ethernet，提供MII接口，并提供IEEE802.3x Pause Frame流控功能；

2)8路E1，FPGA包含hdb3编解码电路，线路时钟提取电路，线路抖动抑制电路，无需外接LIU芯片；

3)与外部控制器提供SPI接口连接，提供专用的网管信息通道；

4)内建SDRAM控制器，外接SDRAM，提供吸收E1链路传输时延差的数据缓冲，支持最大128ms的传输时延差；

5)、采用HDLC作为E1线路传输的链路层帧格式；实现在各个E1线路之间平均分配业务负载和动态调整链路带宽。

目前杭州瑞纳科技有限公司已经在Altera的CycloneII系列的EP2C5上已经实现了4路E1，EP2C8上实现了8路E1；并得到了成功的应用。

Claims

1、基于E1的以太网高效传输方法，依次按照以下步骤实现：

1)检测并确定目前有可以正常工作的E1链路；

3)通过TDM网络，将E1数据传送到远端的接收设备；

4)远端的接收设备从各个E1链路恢复出HDLC帧数据；

2、根据权利要求1所述的基于E1的以太网高效传输方法，其特征在于所述可以正常工作的E1链路的方法是；基于HDB3编解码电路先后检测E1链路中的HDB3码和HDLC同步字符，只有全部检测正常该E1链路才可使用，并进行E1链路标号提交给负载平衡处理单元。

3、根据权利要求1或2所述的基于E1的以太网高效传输方法，其特征在于所述的HDLC帧格式是简化的HDLC帧格式。

4、根据权利要求1或2所述的基于E1的以太网高效传输方法，其特征在于所述的HDLC帧格式是简化的HDLC帧格式上加上3字节的控制信息，以实现E1链路序号自适应和链路自动调整的功能。