CN101339529A - 应用于电子装置的完整性检查方法及相应电路 - Google Patents

应用于电子装置的完整性检查方法及相应电路 Download PDF

Info

Publication number
CN101339529A
CN101339529A CNA2008101249779A CN200810124977A CN101339529A CN 101339529 A CN101339529 A CN 101339529A CN A2008101249779 A CNA2008101249779 A CN A2008101249779A CN 200810124977 A CN200810124977 A CN 200810124977A CN 101339529 A CN101339529 A CN 101339529A
Authority
CN
China
Prior art keywords
electronic installation
external data
checking
circuit
integrity checking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101249779A
Other languages
English (en)
Inventor
陈炳盛
赵铭阳
许绩群
张尧敦
吴哲宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101339529A publication Critical patent/CN101339529A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum

Abstract

本发明涉及一种应用于电子装置的完整性检查方法及相应电路。该方法包含：撷取外部数据的至少一部分至特定存储器，其中外部数据储存于电子装置；在撷取外部数据中至少一部分至特定存储器的期间中，检查在特定存储器中已撷取数据的大小是否达到预定值，其中预定值小于外部数据的全部大小；以及当在特定存储器中已撷取数据的大小达到预定值，使能已撷取数据的完整性检查。通过实施本发明，可提高进行完整性检查所需的操作期间内的效率，也可加强上述电子装置的安全性，同时上述电子装置可以通过低成本的嵌入式系统来实现。

Description

应用于电子装置的完整性检查方法及相应电路
技术领域
本发明涉及电子装置的安全性，特别是有关电子装置的完整性检查方法及其相关电路。
背景技术
在安全性的考虑下，对最新的光学储存装置，例如蓝光光驱(Blu-ray drive，BD drive)以及高解析数字多用途光驱(High definition digital versatile disc，HD-DVD)而言，避免控制相关数据被更改或是检查控制相关数据是否被更改是必要的。控制相关数据(如：固件码，Firmware code)的完整性检查是解决此问题的一种方法。
对光学储存装置而言，因为面对用来掌管光学储存装置的主机装置(例如在个人计算机内主机板上的控制器/控制电路)需要快速的反应时间，因此使用与个人计算机中基本输入输出系统(BIOS)一样的方法来执行光学储存装置中控制相关数据的完整性检查并不适当。如果主机装置在一预定时间间隔内(例如数百毫秒)没有接收到光学储存装置发出的响应，光学储存装置会被视为无法使用而导致无法作业。
依据相关技术，控制相关数据一般是被储存于存取速度被认定不够快速的存储器中(例如非易失性存储器)，控制相关数据首先全部被撷取至位于光学储存装置内的一较快速的存储器，例如动态随机存储器(Dynamic randomaccess memory，DRAM)或是静态随机存储器(Static random access memory，SRAM)中，因此控制相关数据的完整性检查会在上述较快速的存储器中执行。然而，如果光学储存装置需要被赋予更多的功能或是改良的功能，控制相关数据的容量会过大以致无法在要求时间内完成检查。因此，控制相关数据可能在进行完整性检查之前就被使用，这意味着光学储存装置的安全性会非常弱。
发明内容
为了克服现有技术中存在的上述技术问题，本发明提供一种应用于电子装置的完整性检查方法及用于对电子装置进行完整性检查的电路。
本发明揭示一种应用于电子装置的完整性检查方法，包含：撷取外部数据中至少一部分至特定存储器，其中所述外部数据是储存于电子装置；在撷取所述外部数据中所述至少一部分至所述特定存储器期间，检查所述特定存储器中所述已撷取数据的大小是否达到预定值，其中所述预定值小于所述外部数据的全部大小；以及当所述特定存储器中所述已撷取数据的大小达到所述预定值时，使能(enable)所述已撷取数据的完整性检查。
本发明揭示一种用于对电子装置进行完整性检查的电路的实施例包含：特定存储器，用来储存外部数据中至少一部分，其中所述外部数据储存于电子装置中；以及微处理器，耦接于所述特定存储器，用来撷取所述外部数据中所述至少一部分至所述特定存储器，其中在撷取所述外部数据中所述至少一部分至所述特定存储器期间，所述微处理器检查所述特定存储器中所述已撷取数据的大小是否达到预定值，且所述预定值是小于所述外部数据的全部大小；其中当所述特定存储器中所述已撷取数据的大小达到所述预定值时，所述微处理器使能所述已撷取数据的完整性检查。
通过实施本发明，可提高进行完整性检查所需的操作期间内的效率，也可加强上述电子装置的安全性，同时上述电子装置可以通过低成本的嵌入式系统来实现。
附图说明
图1是本发明提供一实施例有关完整性检查方法的流程图。
图2是用以进行完整性检查方法的相应电路示意图。
图3是本发明提供实施例有关完整性检查方法的流程图。
图4是显示执行图3所示完整性检查方法时，从非易失性存储器中撷取数据的示意图。
图5是本发明提供实施例有关完整性检查方法的流程图。
图6为可用来进行图5所示完整性检查方法的电路的示意图。
图7是显示本发明实施例中图1、图3或是图5所示取得步骤中提及的储存于非易失性存储器中的数据的一特定部分的示意图。
具体实施方式
本发明提供的完整性检查方法可以应用在市面上大范围的电子装置，例如光学储存装置、移动电话以及个人数字助理(Personal digital assistants，PDAs)。特别是，依据本发明提供的某些实施例，这些电子装置可为一嵌入式系统。
请参考图1以及图2，图1为依据本发明一实施例应用于如上所述电子装置(例如：光学储存装置)的完整性检查方法910的流程图。图2为可用来进行完整性检查方法910的相应电路100的示意图。电路100位于如图1所示完整性检查方法910所应用的电子装置内，特别是，依据本实施例，此电子装置可为一嵌入式系统。
依据本实施例，电路100包含有芯片110以及非易失性存储器，例如闪存120(例如平行闪存或是串行闪存)，且芯片110包含有只读存储器(ReadOnly Memory，ROM)112、微处理器114以及动态随机存储器(DynamicRandom Access Memory，DRAM)116。微处理器114可用来依据如图1所示的完整性检查方法910来执行用来控制完整性检查的完整性检查程序代码，其中保护完整性检查程序代码以避免被更改。此外，本实施例中完整性检查程序代码是由包含有一启动程序代码以及上述完整性检查程序代码的只读存储器程序代码来实现，其中启动程序代码以及完整性检查程序代码均储存于只读存储器112之内，图1所示的完整性检查方法910描述如下。
完整性检查方法910始于步骤910S；在步骤912中，取得储存于电子装置内非易失性存储器中一数据的初始位置以及数据长度，依据本实施例，非易失性存储器为闪存120。此外，储存在如图2所示闪存120中的数据120D包含有固件启动程序代码(可以简单地表示为如图2所示启动程序代码)、“主循环启动(main loop startup)以及检查流程”程序代码(可以简单地表示为如图2所示主循环启动以及检查流程)以及一些其它数据。
依据本发明提供的优选实施例，仅预定检查部分数据120D，部分数据120D可以是启动程序代码以及位于数据120D内的程序代码，因此上述初始位置以及数据长度是对应于位于数据120D内的启动程序代码以及“主循环启动以及检查流程”程序代码。依据另一可选的优选实施例，储存于闪存120中整个的数据120D全部预定要被检查，因此上述初始位置以及数据长度对应于整个数据120D。
在包含步骤914以及步骤916的回圈中，完整性检查方法910开始撷取储存在非易失性存储器中的数据至一特定存储器中。依据本实施例，此特定存储器为图2所示的动态随机存储器116，因此步骤914撷取储存在非易失性存储器(例如：闪存120)中的数据至动态随机存储器116。在这里，因为闪存120中的数据120D不在此特定存储器内，储存在闪存120中的数据120D被视为特定存储器(在本实施例中即动态随机存储器116)的一外部数据。依据上述有关步骤912的不同实施选择，外部数据的至少一部分(即储存于闪存120的数据120D)是预定要被检查，即表示预定要被检查的数据位于一部分外部数据中。
在依据本实施例、包含步骤914以及步骤916的循环中，在撷取一部分外部数据至特定存储器的期间，步骤916检查特定存储器(即动态随机存储器116)中已撷取数据的大小是否达到一预定值Dth1，其中预定值Dth1小于整个外部数据的大小。在步骤916中，如果特定存储器中被撷取数据的大小达到预定值Dth1，进入步骤918；否则，再次进入步骤914。
在步骤918中，使能完整性检查，并且完成对所有预定要从非易失性存储器撷取至特定存储器的数据的撷取。在特定存储器中所有已撷取数据都被检查过之前，完整性检查不会失能。
依据本发明提供的不同优选实施例，上述完整性检查可以依据不同算法，例如安全散列算法(Secure Hash Algorithm，SHA)、循环冗余校验(CyclicRedundancy Check，CRC)、数字签名算法(Digital Signature Algorithm，DSA)、错误探测(Error Detect Check，EDC)、对称加密法、非对称加密法以及检查总和(checksum)算法中至少一算法来进行。此外，上述预定值Dth1一般是预定为依据算法所需进行完整性检查的最小数据的大小。因此，一旦特定存储器中已撷取数据的大小达到所需进行完整性检查的最小数据的大小，在步骤918中完整性检查即被使能。因此，相较于相关技术，由于本发明中完整性检查在所有被预定从非易失性存储器撷取至特定存储器的数据完全被撷取前的较早阶段被使能，因此进行完整性检查的所需的整体操作(例如撷取数据以及完整性检查操作)的效率会大幅增加。
在步骤920中，检查是否发生完整性检查错误？如果完整性检查错误发生，则进入步骤922以停留在目前状态来避免储存在非易失性存储器中的数据(即数据120D)被使用，因此电子装置的操作被死锁(halt)；相反地，如果没有完整性检查错误发生，则进入预定进入的一般阶段。举例而言，进入用来使用储存于非易失性存储器中数据的阶段。依据本实施例，由于非易失性存储器为闪存120，使用储存于闪存120中的数据120D中的固件启动程序代码以及主循环启动以及检查流程程序代码的固件执行可为图1所示待进入的阶段。
此外，在本实施例步骤914以及步骤918中，完整性检查方法910可触发直接存储器存取(Direct Memory Access，DMA)以撷取一部分外部数据至特定存储器。
依据本实施例，只读存储器112为芯片110的一内部存储器。依据本实施例的一变化例，只读存储器112可位于芯片110之外。依据本实施例的一变化例，是用包含有只读存储器112、微处理器114以及动态随机存储器116的处理模块来取代芯片110，其中处理模块具有与芯片110中相同的功能。
依据本实施例的一变化例，上述内部存储器(即动态随机存储器116)由一静态随机存储器(Static Random Access Memory，SRAM)所取代，且储存于其中的完整性检查程序代码是由被保护以避免被更改。
依据本实施例的一变化例，步骤916的判断标准有细微的改变，其中用来表示“大于”的标记“＞”被表示“大于或等于”的标记“≥”所取代。
请参考图3以及图4，图3为依据本发明一实施例、应用于电子装置的完整性检查方法930的流程图，而图4为图3所示完整性检查方法930中数据从非易失性存储器中被撷取的示意图。
图3所示的方法实施例为图1所示实施例的一变化例，完整性检查方法930始于步骤930S；在步骤932中，取得储存于电子装置内的非易失性存储器中数据的初始位置、数据长度以及步阶参数；在步骤934中，完整性检查方法930依据至少一步阶参数来撷取外部数据的一部分至特定存储器。在步骤936中检查特定存储器中已撷取数据的大小是否达到一预定值Dth2？其中预定值Dth2小于外部数据的全部大小。在步骤938中，使能完整性检查，并且完成对所有预定要从非易失性存储器撷取至特定存储器的数据的撷取。在步骤940中，检查是否发生完整性检查错误？如果发生一完整性检查错误，则进入步骤942以停留在目前状态来避免储存在非易失性存储器中的数据被使用；相反地，如果没有完整性检查错误发生，进入一被预定进入的一般阶段。依据本实施例，此步阶参数包含有一参数N，其中参数N为大于1的整数。此外，上述外部数据的一部分(在本实施例中即数据120D)包含有外部数据中每N个单元中的一单元，举例而言，即图4所示标示阴影的单元。
虽然图4所示的每个单元看似为具有多个字节的数据区块，但本发明并不以此为限，依据本实施例的一变化例，上述N个单位中的每一单位可以是一比特，举例而言，即一单位可以是一比特、多个比特、一字节或是多个字节。
请参考图5以及图6，图5为依据本发明一实施例、应用于电子装置的完整性检查方法950的流程图，而图6为可用来进行完整性检查方法950的电路300的示意图。电路300是位于应用图5所示完整性检查方法950的电子装置中。
本实施例为图1所示实施例的一变化例，特别为图3所示实施例的一变化例。完整性检查方法950始于步骤950S；在步骤952中，取得储存于电子装置内非易失性存储器中一数据的初始位置、数据长度以及步阶参数；在本实施例步骤952以及步骤954之间，完整性检查方法950执行步骤952R所示的一重映射(Remap)操作以重映射已撷取数据的至少一部分。举例而言，如果图4所示的阴影单元表示上述一部分外部数据，步骤952R重映像对应于这些阴影单元的地址(address)以打散(scramble)将这些阴影单元撷取至特定存储器的顺序。在步骤954中，完整性检查方法950依据至少一步阶参数来撷取外部数据的一部分至特定存储器。在步骤956中检查特定存储器中已撷取数据的大小是否达到一预定值Dth2？其中预定值Dth2小于外部数据的全部大小。在步骤958中，使能一完整性检查，并且完成对所有预定要从非易失性存储器撷取至特定存储器的数据的撷取。在步骤960中，检查是否发生完整性检查错误？如果发生一完整性检查错误，则进入步骤962以停留在目前状态来避免储存在非易失性存储器中的数据被使用；相反地，如果没有完整性检查错误发生，进入一被预定进入的一般阶段。
与图2所示电路100比较，图6所示电路300另包含有一重映像单元330，用来进行上述重映射操作以重映射已撷取数据的至少一部分。
图7是显示本发明一实施例当中图1、图3或是图5所示取得步骤中提及的储存于非易失性存储器中的数据的一特定部分的示意图，其中此特定部分包含有用来控制相对应的撷取步骤的参数。依据本实施例，特定部分包含有如图7左方表格所示的三个参数，分别对应于非易失性存储器中启动程序代码(即固件启动程序代码)的数据长度、主循环启动以及检查流程的起始地址、以及主循环启动以及检查流程的长度。因此，如可以将电路100或是电路300使用在同一种类的电子装置的不同模式下；或是使用在具有在只读存储器112中不变程序代码的不同种类的电子装置中，其中当有需要的时候，闪存120中的数据可以被改变。因此，用来进行完整性检查方法910、930或是950的芯片110可被使用在市面上广大范围的电子产品上。有关芯片110，当批数(lot)增加时，每批的平均设计花费会大幅地减少。
相较于相关技术，本发明提供的应用于电子装置的完整性检查方法以及相应电路在用来进行完整性检查所需的操作期间内具有较佳的效率。
本发明的另一优点在于，本发明提供的应用于电子装置的完整性检查方法以及相应电路提供比相关技术具有更高安全性的电子装置。上述一部分外部数据，特别是控制相关数据，在利用本发明提供的应用于电子装置的完整性检查方法以及相应电路时，不会因数据量太大而无法及时检查完毕。
本发明的另一优点在于，利用本发明提供的应用于电子装置的完整性检查方法以及相应电路来实现的电子装置为具有较低成本的嵌入式系统，这是由于当批数增加时，每批的平均设计花费会大幅减少。
以上所述仅为本发明的优选实施例，凡依本发明权利要求范围所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (30)

1.一种应用于电子装置的完整性检查方法，其特征在于，所述方法包含：
撷取外部数据中至少一部分至特定存储器，其中所述外部数据储存于电子装置；
在撷取所述外部数据中所述至少一部分至所述特定存储器期间，检查所述特定存储器中所述已撷取数据的大小是否达到预定值，其中所述预定值小于所述外部数据的全部大小；以及
当所述特定存储器中所述已撷取数据的大小达到所述预定值时，使能所述已撷取数据的完整性检查。
2.如权利要求1所述的应用于电子装置的完整性检查方法，其特征在于，所述特定存储器为动态随机存储器。
3.如权利要求1所述的应用于电子装置的完整性检查方法，其特征在于，所述完整性检查是依据安全散列算法、循环冗余校验、数字签名算法、错误探测、对称加密法、非对称加密法以及检查总和算法中的至少一算法来进行。
4.如权利要求1所述的应用于电子装置的完整性检查方法，其特征在于，将所述外部数据储存于所述电子装置的非易失性存储器中。
5.如权利要求4所述的应用于电子装置的完整性检查方法，其特征在于，所述非易失性存储器为闪存。
6.如权利要求1所述的应用于电子装置的完整性检查方法，其特征在于，所述特定存储器设置于所述电子装置中的芯片中，所述方法还包含：
提供位于所述芯片内的内部存储器，所述内部存储器储存有用来控制所述完整性检查的完整性检查程序代码。
7.如权利要求6所述的应用于电子装置的完整性检查方法，其特征在于，所述内部存储器为只读存储器，保护所述完整性检查程序代码以避免被更改。
8.如权利要求6所述的应用于电子装置的完整性检查方法，其特征在于，所述内部存储器为静态随机存储器，其中所述完整性检查程序代码被保护以避免被更改。
9.如权利要求1所述的应用于电子装置的完整性检查方法，其特征在于，所述外部数据中所述至少一部分包含所述外部数据的全部。
10.如权利要求1所述的应用于电子装置的完整性检查方法，其特征在于，所述撷取所述外部数据中所述至少一部分至所述特定存储器的步骤还包含：依据至少一步阶参数来撷取所述外部数据中所述至少一部分至所述特定存储器。
11.如权利要求10所述的应用于电子装置的完整性检查方法，其特征在于，所述至少一步阶参数包含参数N，所述参数N为大于1的整数，所述外部数据中所述至少一部分包含有所述外部数据中每N个单元中的一单元，且每N个单元中的一单元可以为一比特。
12.如权利要求1所述的应用于电子装置的完整性检查方法，其特征在于，所述应用于电子装置的完整性检查方法还包含：触发直接存储器存取以撷取所述外部数据中所述至少一部分至所述特定存储器。
13.如权利要求1所述的应用于电子装置的完整性检查方法，其特征在于，所述完整性检查在所述特定存储器中所有所述已撷取数据都被检查之前不会失能。
14.如权利要求1所述的应用于电子装置的完整性检查方法，其特征在于，所述方法还包含：重映射所述已撷取数据中至少一部分。
15.如权利要求1所述的应用于所述电子装置的完整性检查方法，其特征在于，所述电子装置为嵌入式系统。
16.一种用于对电子装置进行完整性检查的电路，其特征在于，所述用于对电子装置进行完整性检查的电路包含：
特定存储器，用来储存外部数据中至少一部分，其中所述外部数据储存于电子装置中；以及
微处理器，耦接于所述特定存储器，用来撷取所述外部数据中所述至少一部分至所述特定存储器，其中在撷取所述外部数据中所述至少一部分至所述特定存储器期间，所述微处理器检查所述特定存储器中所述已撷取数据的大小是否达到预定值，且所述预定值是小于所述外部数据的全部大小；
其中当所述特定存储器中所述已撷取数据的大小达到所述预定值时，所述微处理器使能所述已撷取数据的完整性检查。
17.如权利要求16所述的用于对电子装置进行完整性检查的电路，其特征在于，所述特定存储器为动态随机存储器。
18.如权利要求16所述的用于对电子装置进行完整性检查的电路，其特征在于，所述完整性检查执行是依据安全散列算法、循环冗余校验、数字签名算法、错误探测、对称加密法、非对称加密法以及检查总和算法中的至少一算法来进行。
19.如权利要求16所述的用于对电子装置进行完整性检查的电路，其特征在于，所述用于对电子装置进行完整性检查的电路还包含：非易失性存储器，用来储存所述外部数据。
20.如权利要求19所述的用于对电子装置进行完整性检查的电路，其特征在于，所述非易失性存储器为闪存。
21.如权利要求16所述的用于对电子装置进行完整性检查的电路，其特征在于，所述电路中至少一部分是被整合于芯片上。
22.如权利要求16所述的用于对电子装置进行完整性检查的电路，其特征在于，所述用于对电子装置进行完整性检查的电路还包含：内部存储器，耦接至所述微处理器，用来储存用来控制所述完整性检查的完整性检查程序代码；其中所述微处理器可执行所述完整性检查程序代码来控制所述完整性检查。
23.如权利要求22所述的用于对电子装置进行完整性检查的电路，其特征在于，所述内部存储器为只读存储器，其中所述完整性检查程序代码是被保护以避免被更改。
24.如权利要求22所述的用于对电子装置进行完整性检查的电路，其特征在于，所述内部存储器为静态随机存储器，且所述完整性检查程序代码被保护以避免被更改。
25.如权利要求16所述的用于对电子装置进行完整性检查的电路，其特征在于，所述外部数据中所述至少一部分包含所述外部数据的全部。
26.如权利要求16所述的用于对电子装置进行完整性检查的电路，其特征在于，所述微处理器依据至少一步阶参数来撷取所述外部数据中所述至少一部分至所述特定存储器。
27.如权利要求26所述的用于对电子装置进行完整性检查的电路，其特征在于，所述至少一步阶参数包含参数N，所述参数N为大于1的整数，所述外部数据中所述至少一部分包含有所述外部数据中每N个单元中的一单元，且每N个单元中的一单元可以为一比特。
28.如权利要求16所述的用于对电子装置进行完整性检查的电路，其特征在于，所述微处理器触发直接存储器存取以撷取所述外部数据中所述至少一部分至所述特定存储器。
29.如权利要求16所述的用于对电子装置进行完整性检查的电路，其特征在于，所述用于对电子装置进行完整性检查的电路还包含：重映像单元，用来重映像所述已撷取数据中至少一部分。
30.如权利要求16所述的用于对电子装置进行完整性检查的电路，其特征在于，所述电子装置为嵌入式系统。
CNA2008101249779A 2007-07-03 2008-06-25 应用于电子装置的完整性检查方法及相应电路 Pending CN101339529A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/772,829 2007-07-03
US11/772,829 US20090013192A1 (en) 2007-07-03 2007-07-03 Integrity check method applied to electronic device, and related circuit

Publications (1)

Publication Number Publication Date
CN101339529A true CN101339529A (zh) 2009-01-07

Family

ID=40213600

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101249779A Pending CN101339529A (zh) 2007-07-03 2008-06-25 应用于电子装置的完整性检查方法及相应电路

Country Status (3)

Country Link
US (1) US20090013192A1 (zh)
CN (1) CN101339529A (zh)
TW (1) TW200903504A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8782801B2 (en) * 2007-08-15 2014-07-15 Samsung Electronics Co., Ltd. Securing stored content for trusted hosts and safe computing environments
US8544092B2 (en) * 2009-03-12 2013-09-24 International Business Machines Corporation Integrity verification using a peripheral device
JP5521385B2 (ja) * 2009-04-27 2014-06-11 株式会社リコー 無線通信装置及び無線通信方法
US8713681B2 (en) 2009-10-27 2014-04-29 Mandiant, Llc System and method for detecting executable machine instructions in a data stream
US20120159085A1 (en) * 2010-12-21 2012-06-21 Timothy Steven Potter Methods and system for verifying memory device integrity
MX347593B (es) 2012-02-01 2017-05-03 Micronic Tech Inc Sistemas y metodos para purificacion de agua.
TWI497511B (zh) * 2012-11-08 2015-08-21 Ind Tech Res Inst 具嵌入式非揮發性記憶體之晶片及其測試方法
TWI588742B (zh) * 2015-07-27 2017-06-21 晨星半導體股份有限公司 應用程式的程式碼載入方法及應用其方法的電腦系統
US10872043B2 (en) * 2017-08-17 2020-12-22 Microchip Technology Incorporated Systems and methods for integrity checking of code or data in a mixed security system while preserving confidentiality

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711675B1 (en) * 2000-02-11 2004-03-23 Intel Corporation Protected boot flow
EP1429224A1 (en) * 2002-12-10 2004-06-16 Texas Instruments Incorporated Firmware run-time authentication
US7191379B2 (en) * 2003-09-10 2007-03-13 Hewlett-Packard Development Company, L.P. Magnetic memory with error correction coding
US8099629B2 (en) * 2006-07-14 2012-01-17 Marvell World Trade Ltd. System-on-a-chip (SoC) test interface security

Also Published As

Publication number Publication date
TW200903504A (en) 2009-01-16
US20090013192A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
CN101339529A (zh) 应用于电子装置的完整性检查方法及相应电路
KR101846427B1 (ko) 컴퓨팅 장치의 보안 부팅 기법
US20140281206A1 (en) Techniques for Probabilistic Dynamic Random Access Memory Row Repair
TWI508099B (zh) 工作時脈切換方法、記憶體控制器與記憶體儲存裝置
JP2008065434A (ja) プログラム起動制御装置
US8375275B2 (en) Electronic storage device and control method thereof
JP2008090778A (ja) 不揮発性メモリ用メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、不揮発性メモリのメモリ制御方法
US20110271032A1 (en) Access device and memory controller
US9552287B2 (en) Data management method, memory controller and embedded memory storage apparatus using the same
US9524212B2 (en) Method, device and operating system for processing and using burn data of NAND flash
CN103593281A (zh) 测试系统及测试方法
US10613932B2 (en) Method for controlling operations of memory device, associated memory device and controller thereof, and associated electronic device
KR20140014518A (ko) 비휘발성 메모리 장치 및 그 구동 방법
CN110047538B (zh) 存储器系统及其操作方法
CN110020528A (zh) 一种bmc启动方法、装置及电子设备和存储介质
JP2008198192A (ja) リペア可能な半導体メモリ装置と該半導体メモリ装置のリペアリング方法
US11074123B2 (en) Device for detecting error of data stored in memory device, and operating method thereof
CN101383189B (zh) 存储器测试方法
US9286996B2 (en) Non-volatile memory system and method of programming the same
CN100407160C (zh) 电子装置的错误监测及修正方法
CN103793250B (zh) 嵌入式系统的快速安全启动装置以及启动方法
US20150039925A1 (en) Computing device and method for adjusting an operating status of a computing device
CN104750617A (zh) 电子装置及其数据维护方法
CN101533372B (zh) 数据存取系统
US7149127B2 (en) Flash memory card

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090107