CN101334756A - 非易失性存储器的控制装置及其控制方法以及存储装置 - Google Patents
非易失性存储器的控制装置及其控制方法以及存储装置 Download PDFInfo
- Publication number
- CN101334756A CN101334756A CNA2008100993339A CN200810099333A CN101334756A CN 101334756 A CN101334756 A CN 101334756A CN A2008100993339 A CNA2008100993339 A CN A2008100993339A CN 200810099333 A CN200810099333 A CN 200810099333A CN 101334756 A CN101334756 A CN 101334756A
- Authority
- CN
- China
- Prior art keywords
- physical block
- block
- physical
- erase count
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
本发明涉及一种非易失性存储器的控制装置及其控制方法以及存储装置。根据本发明的实施例,使物理块的管理变得方便,因此可以减少总的信息处理时间。包括:逻辑/物理块地址转换表信息部分(103b),其将逻辑地址空间的逻辑块地址与非易失性存储器装置的物理块地址相关联;物理块使用状态管理部分(102c)和物理块擦除计数管理部分(102d),其从所述逻辑块地址与所述物理块地址不相关联的物理块读出擦除计数信息,并且选择满足与所述擦除计数信息相关的预定条件设定的物理块作为选择的物理块;以及逻辑/物理块地址转换表管理部分(102b),其在所述逻辑/物理块地址转换表中记录所述选择的物理块的物理块地址。
Description
技术领域
本发明的一个实施例涉及一种非易失性存储器的控制装置及其控制方法,以及一种存储装置。具体而言,本发明涉及一种与擦除操作的次数相关的管理非易失性存储器的方法。
背景技术
公知NAND型闪速存储器是数据可重写的非易失性存储器。非易失性存储器的数据擦除单元是一个块(例如,128k字节)。另一方面,每个非易失性存储器的数据读和写单元被设置为2k字节。
当擦除或者写操作的次数增加时,发生元件劣化,从而导致了数据错误的增加。为了处理这种情况,将写操作的次数设置为例如约十万次以保证器件的性能。因此,在非易失性存储器的存储器控制器中并入管理擦除物理块的次数的功能。
存储器控制单元不仅仅管理每一个物理块的擦除计数,而且实施平均(averaging)每个物理块的擦除计数。(例如,专利文件:美国专利No.5,737,742和日本专利申请公开No.2006-235960)。也就是,目前,选择具有低擦除计数的物理块并将其与具有高擦除计数的物理块交换。
然而,在存储器控制单元所执行的传统控制方法中,存在的问题为,每次进行物理块的替换处理时,存在大量的信息处理。也就是,每次进行物理块交换时,会执行在逻辑/物理块转换表中的所有信息处理以及在物理块擦除计数表中的所有信息处理,其中该逻辑/物理块转换表将逻辑块与物理块相关联。基于该原因,存在的问题是,管理物理块的处理是复杂的,而且处理时间变得较长。此外,存在这样的问题,当用于交换的将处理的物理块的数量变得较大时,处理时间进一步增加。
发明内容
本发明的实施例的一个目的是提供一种非易失性存储器的控制装置及其控制方法,以及一种存储装置,其有利于物理块的管理,并由此减少了总的信息处理时间。
为了实现上述目标,根据本发明的一个方面,提供了一种存储器控制装置,其控制具有物理块单元的擦除计数和/或编程计数限制的非易失性存储器,包括:逻辑/物理块地址转换表信息部分,其将主机装置使用的逻辑地址空间的逻辑块地址与非易失性存储器的物理块的物理块地址相关联;物理块使用状态信息部分,其存储显示了是否物理块通过所述逻辑/物理块地址转换表信息部分与逻辑块相关联的信息;物理块使用状态管理部分和物理块擦除计数管理部分,其使用所述逻辑块地址与所述物理块地址不相关联的物理块的擦除计数信息,并选择满足与所述擦除计数信息相关的预定条件设定的物理块作为第一物理块;以及逻辑/物理块地址转换表管理部分,其使所述第一物理块的物理块地址与逻辑块地址相关联,并在所述逻辑/物理块地址转换表信息部分中记录所述关联的物理块地址。
将在下列的描述中阐述本发明的额外的目的和优点,并且通过描述,本发明的额外的目的和优点将部分地显而易见或者通过本发明的实践被了解。可以通过此后具体指出的手段和组合以实现和获得本发明的目标和优点。
附图说明
附图被并入说明书并构成说明书的一部分,其示例了本发明的实施例,附图与上述一般性描述和以下给出的实施例的详细描述一起用于解释本发明的原理。
图1是应用本发明的存储装置的配置的说明性视图;
图2是非易失性存储器的视图;
图3是逻辑/物理块地址转换表的视图;
图4是说明性视图,示出了物理块使用状态与物理块擦除计数数据之间的关系;
图5是示出了物理块中的数据区域的实例的说明性视图;
图6是本发明的装置的操作实例的流程图,示出了当从可以可选地使用的物理块中选择适宜的物理块时的操作实例;以及
图7是示出了本发明的装置的操作实例的流程图。
具体实施方式
此后,将参考具体的附图,来描述本发明的实施例。首先,图1示出并描述了应用本发明的存储装置的配置。
根据实施例,基本上读出逻辑块地址与物理块地址未关联的物理块组的擦除计数信息,并选择和使用满足通过擦除计数信息预先设定的条件的物理块。因此,需要管理的物理块的数量少。出于该原因,有利于物理块的管理,缩短了总的信息处理时间。此外,这样保持逻辑块地址与物理块地址相关联的物理块组的擦除计数信息,在物理块的冗余部分中记录该物理块组的擦除计数信息。
<存储装置>
存储装置100具有非易失性存储器装置101、微处理单元(此后称为“MPU”)102、随机存取单元(此后称为“RAM”)103、主机接口104、以及非易失性存储器接口105。
由多个物理块PHB配置非易失性存储器装置101的存储区域,并且非易失性存储器装置101的存储区域的一部分包括文件系统101a。
当在RAM 103中设置存储部分时,存在下列信息部分。存在逻辑/物理块地址转换表信息部分103b,其具有使逻辑块地址与物理块地址相关联的表。此外,RAM 103具有存储物理块的使用状态的物理块使用状态信息部分103c,以及物理块擦除计数信息部分103d。此外,虽然未示出,还保护了一块区域,其展开(develop)了由MPU 102执行的程序。
上述逻辑块地址是主机装置所使用的逻辑地址空间的逻辑块地址。此外,物理块地址是非易失性存储器装置101中的物理块地址。
此外,上述物理块使用状态信息部分103c记录了处于能够被可选地使用的状态的物理块的块地址。在这里记录了物理块的地址,其中逻辑块地址与物理块地址不相关联。物理块擦除计数信息部分103d存储了可以被可选地使用并被记录在物理块地址使用状态信息部分103c中的物理块的每一个擦除计数。
通过MPU 102的功能来管理并处理上述的RAM 103中的物理块使用状态信息、逻辑/物理块地址转换表、物理块地址以及诸如物理块擦除计数的信息。
因此,MPU 102具有逻辑/物理块地址转换表管理部分102b、存储了物理块的使用状态的物理块使用状态管理部分102c,以及物理块擦除计数管理部分102d。此外,MPU 102具有在非易失性存储器装置101的文件系统控制部分102e,以及集成这些管理部分的集成处理部分102x。集成处理部分102x执行数据的写和读出。
<总体操作>
如果通过主机接口104从主机输入命令,MPU 102在命令分析部分102f处分析该命令,并执行与命令的内容对应的处理。此时,由MPU 102执行在RAM 103中展开的程序。
如果分析的命令是数据写命令,在MPU 102的控制下,基本上(1)参考逻辑/物理块地址转换表信息部分103b,并对于与指派的逻辑块地址相对应的物理块地址进行数据写处理。
可选地,(2)当输入数据写命令时,在MPU 102的控制下进行下列处理。也就是,参考物理块使用状态信息部分103c以及物理块擦除计数信息部分103d的信息,并从可以被可选地使用的物理块组中选择适宜的物理块。接下来,在逻辑/物理块地址转换表信息部分103b上关联由主机发送的逻辑块地址与选择的物理块地址,并同时,通过非易失性存储器接口105对于该选择的物理块执行到非易失性存储器装置101的数据写。此时,根据需要使用RAM 103作为缓冲,例如用于非易失性存储器装置101的读-修改-写。
可以以多种方法来实现下列选择,选择上述的项目(1)还是项目(2),以及选择以何比率来处理项目(1)和项目(2)。
此外,对于选择可以被可选地使用的物理块并修改逻辑/物理块地址转换表的时序(timing),可以使用多种方法。例如,在主机发送写命令时,执行这样的操作。可选地,在进行文件系统的更新时(此时,存在将被选择的多个物理块),执行以上操作。此外,可以使用一种方法以便当从主机输入擦除命令时进行上述操作。
优选地,作为选择可以被可选地使用的物理块并修改逻辑/物理块地址转换表的时序,归因于一些因素,优选在文件系统的更新之后,或在文件系统的更新处理的同时执行这样的操作。
然后,当输入数据写命令时,数据存储处理遵循下列顺序,其中先参考逻辑/物理块地址转换表信息部分103b,然后对于与指派的逻辑块地址对应的物理块地址进行数据写处理。
上述处理等价于将使用的物理块的交换处理,并是物理块的擦除计数的平均处理。此外,上述处理是选择处理,用于选择将可以安全使用的物理块。此外,物理块的管理是简单的,并可以获得高速信息处理。
如果分析的命令是数据读命令,通过参考逻辑/物理块地址转换表信息部分103b,得到对应于将访问的逻辑块地址的物理地址,通过非易失性存储器接口105从非易失性存储器装置101读数据,并通过主机接口104将数据转移到主机。
<非易失性存储器装置上的物理块使用状态>
图2示出了非易失性存储器装置的存储区域及其使用状态的实例。完全配置非易失性存储器装置101上的存储区域201具有物理块。然后,通过逻辑/物理块地址转换表信息部分103b使一部分物理块与逻辑块相关联。这些物理块称为分配的物理块203。这里,未分配的物理块称为物理块204,其可以被可选地使用。
<逻辑/物理块地址转换表>
图3是视图,示出了图1中的逻辑/物理块地址转换表103b的一个实例。逻辑块地址301等价于起始于RAM 103上的可选的地址的4字节单元中的偏移地址,并在数据部分中存储与逻辑块地址301相关联的物理块地址数据302。将在后面详细描述虚线包围的部分303。
<物理块使用状态信息和物理块擦除计数信息>
图4是视图,解释了图1中的物理块使用状态信息部分103c和物理块擦除计数信息部分103d的一个实例。物理块地址数据402具有数据区域,其中可以记录图2中由数字204示出的所有物理块,以及物理块擦除计数数据部分403具有对应于其中存储的物理块地址数据的擦除计数值。索引401等价于用于参考(reference)数据部分的偏移地址,该数据部分起始于RAM 103上的可选的地址。将在后面详细描述虚线包围的部分404。
在图4的描述中,描述物理块使用状态信息部分103c和物理块擦除计数信息部分103d以仅仅管理图2中的可以被可选地使用的物理块组204。然而,本发明并不局限于此,并可以分类分配的物理块组203和可以被可选地使用的物理块组204,并与擦除计数值一起管理。
<物理块结构>
图5是示出了物理块结构的一个实例的视图。配置物理块501具有多个物理页502,该物理页是可以写-访问的单元。配置每个物理页502具有存储来自主机的写数据的用户数据区域503和存储除写数据以外的可选的数据的冗余数据区域504。当进行到物理页502的数据写时,在冗余数据区域504的可选的区域中写关于物理块的擦除计数值。使用该区域作为擦除计数计数器505。
<可以被可选地使用的物理块的选择处理>
图6是流程图,示出了当进行可以可选地使用的物理块的选择时的操作。当开始搜索物理块时,初始化(I,J)。也就是,在步骤S601中,设定I=0和J=0,并设定图4中的索引00作为起始点(步骤S601)。
变量I表示索引401(参考图4)的值,以及变量J表示其中存储了最大物理块擦除计数的物理块的索引401的值。
变量Y是可以通过变量J示出的索引401参考的物理块的擦除计数数据403的值(步骤S602)。用于依次搜索物理块的变量I是可以被可选地使用的物理块的数目。该变量I依次增加到I最大值(步骤S603和S604)。变量X是可以在通过变量I示出的索引401参考的物理块的擦除计数数据403的值(步骤S605)。
比较变量X(搜索的物理块的值)与Y(最大值)(步骤S606),并在当前搜索的时刻存储最小物理块擦除计数值(例如,00000A99h)以及索引值(例如,α)作为变量Y和J(步骤S607)。接下来,操作返回到步骤S603,并且执行从S604到S607的步骤。以该方式,从可以被可选地使用的物理块组中提取出具有较低物理块擦除计数的物理块。
通过预先的擦除计数信息的比较处理,确定具有最大擦除计数信息的物理块。
此外,对于上述选择的物理块的识别处理,只要平均物理块的擦除计数,可以有多种实施例。因此,配置可以是这样的,获得多个物理块的擦除频率的平均值,并选择具有擦除计数等于或者低于平均值的物理块。
可选地,存储经常使用的逻辑地址和很少使用的逻辑地址,并根据逻辑地址的使用计数,其可以转变为一种选择方法,该方法用于选择对应于该逻辑地址的物理地址。例如,对于具有高使用计数的逻辑地址,例如,具有超过确定阈值的使用计数的逻辑地址,进行使物理地址与低擦除计数相关联的处理。相反,对于具有低使用计数的逻辑地址,例如,具有低于或者等于确定阈值的使用计数的逻辑地址,进行用于使物理地址与高擦除计数相关联的处理(逻辑/物理块地址转换表的更新处理)。当从主机发送数据写命令时,或者在进行文件系统的更新处理之后,进行逻辑/物理块地址转换表的该更新处理。
<解释基本操作的流程图>
图7是解释了本发明的基本操作的流程图。将参考图7和1进行以下描述。现在,假定通过主机接口104输入来自主机的写命令。
MPU 102具有命令分析部分102f、集成处理部分102x、物理块使用状态管理部分102c、物理块擦除计数管理部分102d、以及物理/逻辑块地址转换表管理部分102b。这些部分以集成的方式进行数据处理。
MPU 102分析主机命令,并通过参考物理块使用状态信息部分103c和物理块擦除计数信息部分103d来搜索可以被可选地使用的适宜的物理块Pm(步骤S701:同样由图6所描述)。物理块使用状态管理部分102c、物理块擦除计数管理部分102d、以及集成处理部分102x以集成的方式进行数据处理。
接下来,参考逻辑/物理块地址转换表信息部分103b的表,并获得对应于主机需要写的逻辑块Lm的当前的物理块Pn(步骤S703)。逻辑/物理块地址转换表管理部分102b和集成处理部分102x以集成的方式进行数据处理。
接下来,确定作为由主机指派的写起始位置的主机起始地址是否为物理块边界(步骤S704)。如果主机起始地址不是块边界,首先在物理块Pm中复制物理块Pn的在起始地址之前的数据(Pn中的数据)。以该方式,防止了数据的损失。在处理之后,操作移至步骤S706,并进行来自主机的数据写。
在其中需要写数据的主机起始地址是物理块边界的情况下,跳过该步骤(步骤S705),并在物理块Pm中写来自主机的数据(步骤S706)。
接下来,确定主机结束地址与起始地址是否在相同的块中,并且不是块边界(步骤S707)。
如果主机结束地址不在边界处,在物理块Pm中复制物理块Pn的在结束地址之后的数据(步骤S708)。接下来,在物理块使用状态信息部分103c和物理块擦除计数信息部分103d中记录物理块Pn作为可以被可选地使用的物理块。也就是,读物理块Pn的擦除计数计数器505的值(步骤S709),进行物理块Pn的擦除处理(步骤S701),以及进一步,更新物理块Pn的擦除计数数据(步骤S711)。
接下来,在物理块使用状态信息部分103c的Pm的信息部分(参考图4中虚线包围的标号数字404)中记录Pn的物理块地址数据402以及物理块擦除计数数据403(步骤S712,S713)。此外,记录Pm作为对应于逻辑/物理块地址转换表信息部分103b的逻辑块Lm的物理块地址数据,(步骤S714,并参考图3中虚线包围的标号数字303)。在来自主机的写访问的主题超过一个块的情况下,进一步重复自步骤S701的操作。
<其他实施例>
在上述实施例中,描述了在RAM 103中存储逻辑/物理块地址转换表、物理块使用状态信息、以及物理块擦除计数信息。然而,显然这些信息块可以存储在非易失性存储器装置101的一部分区域中。然后,当打开装置的电源时,可以在RAM 103中展开这些信息块。
<上述实施例的重要部分的总结>
如上所述,本发明的一个方面是一种通过随机存取存储器和控制单元控制非易失性存储器的存储器控制方法,其中该非易失性存储器具有物理块单元的擦除计数和/或编程计数的限制。这里,可以产生逻辑/物理块地址转换表,该逻辑/物理块地址转换表使主机装置所使用的逻辑地址空间中的逻辑块地址与非易失性存储器的物理块地址相关联。此外,产生了至少物理块使用状态信息,其包括这样的信息,该信息示出了非易失性存储器的物理块是否通过逻辑/物理块地址转换表相关联。此外,可以产生包括物理块的擦除计数信息的物理块擦除计数信息。接下来,从逻辑块地址与物理块地址不关联的多个物理块读擦除计数信息,和可以选择满足通过擦除计数信息预先设定的预定条件的物理块作为选择的物理块。然后,在逻辑/物理块地址转换表中记录选择的物理块的物理块地址。
此外,在本发明中,还可以对这样的物理块进行数据擦除,该物理块与在逻辑/物理块地址转换表中记录了选择的物理块的物理块地址的位置处所预先存在的先前的物理块地址相对应。然后,当对与先前的物理块地址相对应的物理块进行数据擦除时,更新该物理块的冗余部分的擦除计数值。
此外,在本发明中,当进一步搜索选择的物理块时,比较从多个物理块的冗余部分读出的擦除计数信息块,确定具有最小值的擦除计数信息块,并设定具有该擦除计数信息块的物理块作为选择的物理块。该情况适用于这样的情况,其中被指派为数据写的目的地的逻辑块是经常使用的逻辑块,并且使用计数超过确定的阈值。
此外,在本发明中,当搜索到选择的物理块时,比较从多个物理块的冗余部分读出的擦除计数信息块,确定具有最大值的擦除计数信息块,并设定具有该擦除计数信息块的物理块作为选择的物理块。该情况适用于这样的情况,其中被指派为数据写的目的地的逻辑块是很少使用的逻辑块(主要专门用于读出),并且使用计数低于或者等于确定的阈值。
本发明不局限于上述实施例,并且在实施阶段可以在不背离其精神的范围内通过修改元件来实施。此外,可以通过适宜地组合在上述实施例中描述的多个元件来形成多种发明。例如,可以从实施例示出的所有元件中删除一些元件。此外,可以适宜地组合延伸到不同实施例的元件。
对于本领域的技术人员而言,将易于产生附加的优点和修改。因此,本发明在其较宽的方面并不局限于这里示出并描述的特定的细节和代表性的实施例。因此,可以进行各种修改而不背离由所附权利要求及其等价物所限定的一般发明概念的精神或范围。
Claims (12)
1.一种非易失性存储器的控制装置,其特征包括:
逻辑/物理块地址转换表信息部分(103b),其将主机装置使用的逻辑地址空间的逻辑块地址与非易失性存储器的物理块的物理块地址相关联;
物理块使用状态信息部分(103c),其存储显示了是否物理块通过所述逻辑/物理块地址转换表信息部分(103b)与逻辑块相关联的信息;
物理块使用状态管理部分(102c)和物理块擦除计数管理部分(102d),其使用所述逻辑块地址与所述物理块地址不相关联的物理块的擦除计数信息,并当物理块满足与所述擦除计数信息相关的预定条件设定时,选择所述物理块作为第一物理块;以及
逻辑/物理块地址转换表管理部分(102b),其使所述第一物理块的物理块地址与逻辑块地址相关联,并在所述逻辑/物理块地址转换表信息部分(103b)中记录所述关联的物理块地址。
2.根据权利要求1的非易失性存储器的控制装置,其特征为:
所述逻辑/物理块地址转换表管理部分(102b)和所述物理块擦除计数管理部分(102d)对第二物理块进行数据擦除,所述第二物理块与在所述逻辑/物理块地址转换表信息部分(103b)中记录了所述第一物理块的物理块地址的位置处所预先存在的旧的物理块地址相对应;以及
当对于与所述旧的物理块地址相对应的物理块进行所述数据擦除时,更新所述旧的物理块的冗余部分中的擦除计数值。
3.根据权利要求1的非易失性存储器的控制装置,其特征为:
所述逻辑块使用状态管理部分(102c)和所述物理块擦除计数管理部分(102d)管理从多个所述物理块的冗余部分读出的擦除计数信息块,确定具有最小值的所述擦除计数信息块,并设定具有所述擦除计数信息块的物理块作为所述第一物理块。
4.根据权利要求1的非易失性存储器的控制装置,其特征为:
所述逻辑块使用状态管理部分(102c)和所述物理块擦除计数管理部分(102d)管理从多个所述物理块的冗余部分读出的擦除计数信息块,确定具有最大值的所述擦除计数信息块,并设定具有所述擦除计数信息块的物理块作为所述选择的物理块。
5.一种非易失性存储器的控制方法,其通过随机存取存储器(103)和控制部分(102)来控制具有物理块单元的擦除计数和/或编程计数限制的非易失性存储器装置(101),其中所述控制方法包括以下步骤:
产生逻辑/物理块地址转换表,其将主机装置使用的逻辑地址空间的逻辑块地址与所述非易失性存储器的物理块的物理块地址相关联;
产生物理块使用状态信息,所述物理块使用状态信息包括显示了是否逻辑块通过所述逻辑/物理块地址转换表与物理块相关联的信息;
使用所述逻辑块地址与所述物理块地址不相关联的物理块的擦除计数信息块,并选择满足与所述擦除计数信息相关的预定条件设定的物理块作为第一物理块;以及
使所述第一物理块的物理块地址与逻辑块地址相关联,并在所述逻辑/物理块地址转换表中记录所述关联的物理块地址。
6.根据权利要求5的非易失性存储器的控制方法,其特征为:
还对第二物理块进行数据擦除,所述第二物理块与在所述逻辑/物理块地址转换表中记录了所述选择的物理块的物理块地址的位置处所预先存在的旧的物理块地址相对应;以及
当对与所述旧的物理块地址相对应的物理块进行所述数据擦除时,更新所述旧的物理块的冗余部分的擦除计数值。
7.根据权利要求5的非易失性存储器的控制方法,其特征为:
当搜索所述第一物理块时,使用从多个所述物理块的冗余部分读出的擦除计数信息块,确定具有最小值的所述擦除计数信息块,并设定具有所述擦除计数信息块的物理块作为所述第一物理块。
8.根据权利要求5的非易失性存储器的控制方法,其特征为:
当搜索所述第一物理块时,使用从多个所述物理块的冗余部分读出的擦除计数信息块,确定具有最大值的所述擦除计数信息块,并设定具有所述擦除计数信息块的物理块作为所述第一物理块。
9.一种存储装置,其具有接收来自主机的包括命令的数据的主机接口(104)、随机存取存储器(103)、非易失性存储器装置(101)以及微处理单元(102),所述微处理单元(102)以集成的方式来分析所述命令并控制所述随机存取存储器和所述非易失性存储器装置,特征包括:
逻辑/物理块地址转换表信息部分(103b),其将所述主机装置使用的逻辑地址空间的逻辑块地址与所述非易失性存储器的物理块的物理块地址相关联;
物理块使用状态信息部分(103c),其存储显示了是否物理块通过所述逻辑/物理块地址转换表与逻辑块相关联的信息;
物理块使用状态管理部分(102c)和物理块擦除计数管理部分(102d),其使用所述逻辑块地址与所述物理块地址不相关联的物理块的擦除计数信息,并选择满足与所述擦除计数信息相关的预定条件设定的物理块作为第一物理块;以及
逻辑/物理块地址转换表管理部分(102b),其使所述第一物理块的物理块地址与逻辑块地址相关联,并且在所述逻辑/物理块地址转换表中记录所述关联的物理块地址。
10.根据权利要求9的存储装置,其特征为:
所述逻辑/物理块地址转换表管理部分和所述物理块擦除计数管理部分对这样的物理块进行数据擦除,所述物理块与在所述逻辑/物理块地址转换表中记录了所述第一物理块的物理块地址的位置处所预先存在的旧的物理块地址相对应;以及
当对与所述旧的物理块地址相对应的物理块进行所述数据擦除时,更新所述旧的物理块的冗余部分的擦除计数值。
11.根据权利要求9的存储装置,其特征为:
所述逻辑块使用状态管理部分和所述物理块擦除计数管理部分管理从多个所述物理块的冗余部分读出的擦除计数信息块,确定具有最小值的所述擦除计数信息块,并设定具有所述擦除计数信息块的物理块作为所述第一物理块。
12.根据权利要求9的存储装置,其特征为:
所述逻辑块使用状态管理部分和所述物理块擦除计数管理部分管理从多个所述物理块的冗余部分读出的擦除计数信息块,确定具有最大值的所述擦除计数信息块,并设定具有所述擦除计数信息块的物理块作为所述选择的物理块。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP166628/2007 | 2007-06-25 | ||
JP2007166628A JP2009003880A (ja) | 2007-06-25 | 2007-06-25 | 不揮発性メモリの制御装置及びその制御方法及び記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101334756A true CN101334756A (zh) | 2008-12-31 |
Family
ID=40137703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008100993339A Pending CN101334756A (zh) | 2007-06-25 | 2008-05-21 | 非易失性存储器的控制装置及其控制方法以及存储装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080320213A1 (zh) |
JP (1) | JP2009003880A (zh) |
CN (1) | CN101334756A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101782871B (zh) * | 2009-01-16 | 2013-02-13 | 株式会社东芝 | 信息处理装置、处理器及存储器管理方法 |
CN110058798A (zh) * | 2018-01-19 | 2019-07-26 | 爱思开海力士有限公司 | 数据处理系统及其操作方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011010348A1 (ja) * | 2009-07-23 | 2011-01-27 | 株式会社日立製作所 | フラッシュメモリ装置 |
JP2011203916A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | メモリコントローラ、および半導体記憶装置 |
US8621141B2 (en) | 2010-04-01 | 2013-12-31 | Intel Corporations | Method and system for wear leveling in a solid state drive |
KR20120001405A (ko) * | 2010-06-29 | 2012-01-04 | 삼성전자주식회사 | 메모리 시스템 및 그것의 웨어 레벨링 방법 |
JP2012027846A (ja) * | 2010-07-27 | 2012-02-09 | Sony Corp | 情報処理装置、情報表示方法及びコンピュータプログラム |
CN102622078B (zh) * | 2012-01-20 | 2014-10-15 | 李涛 | 基于可再生能源的计算机的性能功耗比优化方法和装置 |
US10007428B2 (en) * | 2013-08-16 | 2018-06-26 | Micron Technology, Inc. | Data storage management |
JP2016184402A (ja) * | 2015-03-26 | 2016-10-20 | パナソニックIpマネジメント株式会社 | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法 |
US10719248B2 (en) * | 2018-04-20 | 2020-07-21 | Micron Technology, Inc. | Apparatuses and methods for counter update operations |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6230233B1 (en) * | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
JP3507132B2 (ja) * | 1994-06-29 | 2004-03-15 | 株式会社日立製作所 | フラッシュメモリを用いた記憶装置およびその記憶制御方法 |
JPH08212019A (ja) * | 1995-01-31 | 1996-08-20 | Mitsubishi Electric Corp | 半導体ディスク装置 |
US6000006A (en) * | 1997-08-25 | 1999-12-07 | Bit Microsystems, Inc. | Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage |
US7000063B2 (en) * | 2001-10-05 | 2006-02-14 | Matrix Semiconductor, Inc. | Write-many memory device and method for limiting a number of writes to the write-many memory device |
US6895464B2 (en) * | 2002-06-03 | 2005-05-17 | Honeywell International Inc. | Flash memory management system and method utilizing multiple block list windows |
JP4863749B2 (ja) * | 2006-03-29 | 2012-01-25 | 株式会社日立製作所 | フラッシュメモリを用いた記憶装置、その消去回数平準化方法、及び消去回数平準化プログラム |
-
2007
- 2007-06-25 JP JP2007166628A patent/JP2009003880A/ja not_active Withdrawn
-
2008
- 2008-05-21 CN CNA2008100993339A patent/CN101334756A/zh active Pending
- 2008-06-25 US US12/146,034 patent/US20080320213A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101782871B (zh) * | 2009-01-16 | 2013-02-13 | 株式会社东芝 | 信息处理装置、处理器及存储器管理方法 |
CN110058798A (zh) * | 2018-01-19 | 2019-07-26 | 爱思开海力士有限公司 | 数据处理系统及其操作方法 |
CN110058798B (zh) * | 2018-01-19 | 2022-10-04 | 爱思开海力士有限公司 | 数据处理系统及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080320213A1 (en) | 2008-12-25 |
JP2009003880A (ja) | 2009-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101334756A (zh) | 非易失性存储器的控制装置及其控制方法以及存储装置 | |
US8825947B1 (en) | System and method for managing data access in non-volatile memory | |
US7401174B2 (en) | File system defragmentation and data processing method and apparatus for an information recording medium | |
CN100419714C (zh) | 闪存存取方法、闪存文件系统的块替换方法及其管理装置 | |
US8214583B2 (en) | Direct file data programming and deletion in flash memories | |
US8694722B2 (en) | Memory systems | |
US7877539B2 (en) | Direct data file storage in flash memories | |
CN102667740B (zh) | 将数据存储装置分区与物理数据扇区的边界对齐 | |
EP1548599B1 (en) | Faster write operations to nonvolatile memory by manipulation of frequently accessed sectors | |
CN101763309B (zh) | 非易失性存储装置、信息记录系统及信息记录方法 | |
US8996791B2 (en) | Flash memory device, memory control device, memory control method, and storage system | |
US20060184722A1 (en) | Direct data file storage implementation techniques in flash memories | |
CN103150256B (zh) | 提高usb闪存写入性能的方法和器件 | |
US20090070520A1 (en) | Semiconductor storage device and method of controlling semiconductor storage device | |
US20140181378A1 (en) | Control device, control method, and program | |
CN101329654A (zh) | 非易失性存储器控制装置、非易失性存储器控制方法和存储装置 | |
JP2014021622A (ja) | メモリシステムおよびその制御方法 | |
JP2008040594A (ja) | データ記憶装置、メモリ管理方法、及びプログラム | |
CN103389942A (zh) | 控制装置、存储装置及存储控制方法 | |
KR100914646B1 (ko) | 멀티-플레인 구조의 플래시 메모리 관리 방법 | |
US20080320212A1 (en) | Control device and control method of nonvolatile memory and storage device | |
US9304906B2 (en) | Memory system, controller and control method of memory | |
US20080294837A1 (en) | Memory controller for controlling a non-volatile semiconductor memory and memory system | |
CN100429633C (zh) | 一种处理来自磁盘的数据的方法以及使用该方法的装置 | |
CN103389943A (zh) | 控制装置、存储装置及存储控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081231 |