CN101330078A - 带静电保护的高导通电压led集成芯片及制造方法 - Google Patents

带静电保护的高导通电压led集成芯片及制造方法 Download PDF

Info

Publication number
CN101330078A
CN101330078A CNA200810029697XA CN200810029697A CN101330078A CN 101330078 A CN101330078 A CN 101330078A CN A200810029697X A CNA200810029697X A CN A200810029697XA CN 200810029697 A CN200810029697 A CN 200810029697A CN 101330078 A CN101330078 A CN 101330078A
Authority
CN
China
Prior art keywords
layer
metal level
insulating layer
chip
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200810029697XA
Other languages
English (en)
Other versions
CN101330078B (zh
Inventor
吴俊纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Nanker Integrated Electronic Co Ltd
Original Assignee
Guangzhou Nanker Integrated Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Nanker Integrated Electronic Co Ltd filed Critical Guangzhou Nanker Integrated Electronic Co Ltd
Priority to CN200810029697XA priority Critical patent/CN101330078B/zh
Publication of CN101330078A publication Critical patent/CN101330078A/zh
Application granted granted Critical
Publication of CN101330078B publication Critical patent/CN101330078B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种成本低、易于集成、散热效果好、耐高压性能好的带静电保护的高导通电压LED集成芯片及制造方法。该芯片包括若干个带有衬底(10)、N型外延层(11)、P型外延层(12)的LED裸芯片(1)和硅衬底(2)，硅衬底(2)上依次设有导热绝缘层I(41)、导热绝缘层II(42)，导热绝缘层II(42)上有金属层(6)，导热绝缘层I(41)与导热绝缘层II(42)之间于每个LED裸芯片(1)处均设有一个多晶硅块，每个多晶硅块的中间为多晶硅区I(9)、两侧为与多晶硅区I(9)极性相反的多晶硅区II(5)，两个分离的金属层(6)分别与位于同一个多晶硅块内的多晶硅区II(5)相连接。制造方法包括形成两个导热绝缘层、多晶硅块、金属层及倒装的步骤。

Description

带静电保护的高导通电压LED集成芯片及制造方法
技术领域
本发明涉及一种带静电保护的高导通电压LED集成芯片；另外，本发明还涉及一种该带静电保护的高导通电压LED集成芯片的制造方法。
背景技术
倒装芯片技术是当今最先进的微电子封装技术之一，它既是一种芯片互连技术，又是一种理想的芯片粘接技术，它将电路组装密度提升到了一个新的高度。在所有表面安装技术中，倒装芯片可以达到最小、最薄的封装，随着电子产品体积的进一步缩小，倒装芯片的应用将会越来越广泛。将LED裸芯片倒扣在衬底上的封装形式称为倒装LED。传统的倒装LED采用面积较大的数量较少的功率型LED，成本较高，由于芯片面积较大，热源集中，因此散热效果不好；同时，这种倒装LED较难实现多芯片集成。
目前还出现了用扩散隔离法制造的在硅衬底上带静电保护二极管的倒装LED集成芯片，当LED集成芯片的裸芯片串联的集成度较高时，即LED集成芯片的裸芯片串联数量较多时，整个LED集成芯片的额定电压较高，此时硅衬底内与LED正负极相联接的扩散层与硅衬底内的阱区及硅衬底之间形成的寄生晶闸管易发生发射极与集电极之间导通漏电而产生耐压不足的现象，同时也使本应绝缘的硅衬底也带有电位，故当整个集成芯片二次封装在金属壳内以后，金属壳也容易产生电位，难以再进一步将已二次封装好的集成芯片再进行串联应用，以上几点使得整个LED集成芯片在高压时容易出现不稳定，甚至根本达不到额定电压，致使芯片的亮度达不到设计要求。尤其是当将整个芯片设计成两极直接接于220V或110V的交流电源应用时，即若干个LED裸芯片串联或串并联组合连接时，漏电现象更是严重。因此，现有的LED集成芯片的耐高压性能不好。
正装芯片技术是传统的微电子封装技术，其技术成熟，应用范围广泛。目前绝大多数LED均为正装LED，LED裸芯片的衬底无论是砷化镓还是碳化硅，在衬底外都镀有一层金属层作为N型电极，同时也兼作散热之用，其正装在一个带有反射杯的支架上作为阴极，其上面的P型外延层再通过金属线焊接在阳极引线上，由于此种裸芯片的上面及衬底面各作为电极的一端，故习称为“单电极芯片”，目前，黄光和红光LED较多采用这种单电极芯片。除上述单电极LED裸芯片外(芯片正反面各有一个电极)，近年来有的LED裸芯片的衬底为绝缘材料如氧化铝，所以正(P型)与负(N型)电极均需设置于裸芯片的表面，亦即所谓的“双电极芯片”，目前，蓝光和绿光LED较多采用这种双电极芯片。将多个LED裸芯片集成在一个线路板上称为集成芯片。无论是单电极LED裸芯片还是双电极LED裸芯片均可应用在LED集成芯片上。由于常用的LED线路板均为铝基板，铝基板本身是导体，故在集成芯片的加工过程中极易短路，无法实现串联连接。
同样，目前还出现了用扩散隔离法制造的在硅衬底上带静电保护二极管的正装LED集成芯片，其同样具有耐高压性能不好的缺点。
发明内容
本发明所要解决的技术问题是克服现有技术的不足，提供一种成本低、易于集成、散热效果好、耐高压性能好的带静电保护的高导通电压LED集成芯片。
另外，本发明还提供一种该带静电保护的高导通电压LED集成芯片的制造方法。
本发明的带静电保护的高导通电压LED集成芯片所采用的技术方案是：本发明带静电保护的高导通电压LED集成芯片包括若干个LED裸芯片和硅衬底，所述LED裸芯片包括衬底和N型外延层、P型外延层，所述硅衬底上生成有导热绝缘层I，所述导热绝缘层I上生成有导热绝缘层II，所述导热绝缘层II上沉积有金属层，各所述LED裸芯片正装或倒装在各所述金属层上，若干个所述LED裸芯片之间通过所述金属层相连接组成电路，所述导热绝缘层I与所述导热绝缘层II之间于每个所述LED裸芯片处均设有一个多晶硅块，每个所述多晶硅块的中间为多晶硅区I、两侧为与所述多晶硅区I极性相反的多晶硅区II，两个分离的所述金属层分别与位于同一个所述多晶硅块内的两侧的所述多晶硅区II相连接。
各所述LED裸芯片对应的所述P型外延层、所述N型外延层分别通过焊球倒装焊接在两个分离的所述金属层上，所述焊球为金球栓或铜球栓或锡球。
或者，所述LED裸芯片为单电极芯片，所述衬底为砷化镓或碳化硅衬底，所述衬底用银浆或锡粘合在所述金属层上，所述LED裸芯片的电极接点通过金属线焊接在相邻的一个所述金属层上。
或者，所述LED裸芯片为双电极芯片，所述衬底为氧化铝衬底，所述衬底用银浆或锡粘合在所述金属层上，所述P型外延层、所述N型外延层分别通过金属线焊接在相邻的两个所述金属层上。
进一步，所述硅衬底的正面向内扩散有一层N+扩散层。
进一步，所述硅衬底的背面还有由一层或多层金属构成的散热层。
若干个所述LED裸芯片之间串联或并联或串并联组合连接，所述导热绝缘层I由氮化硅层或二氧化硅层或氮化硅层与二氧化硅层组合构成，所述导热绝缘层II由二氧化硅层构成，所述金属层的外表面为反光面，所述硅衬底为P型或N型，所述金属层为铝或铜或硅铝合金。
本发明的带静电保护的高导通电压LED集成芯片的制造方法所采用的技术方案是：包括以下步骤：
(a)形成导热绝缘层I：采用低压化学气相沉积法在所述硅衬底的正面沉积氮化硅或二氧化硅或二者都沉积，形成厚度为1000～6000埃的氮化硅层或厚度为1500～8000埃的二氧化硅层或先形成400～8000埃的二氧化硅层再形成厚度为1000～6000埃的氮化硅层或先形成1000～6000埃的氮化硅层再形成厚度为1500～8000埃的二氧化硅层，或者，将所述硅衬底在氧化炉管内采用湿氧法热氧化生长出厚度为1500～8000埃的二氧化硅层，即形成所述导热绝缘层I；
(b)形成多晶硅层及第一氧化层：采用低压化学气相沉积法在所述导热绝缘层I上沉积厚度为6000～8000埃的多晶硅层，然后用离子注入机将P型杂质硼离子或二氟化硼离子注入所述多晶硅层或者用离子注入机将N型杂质磷离子或砷离子注入所述多晶硅层，再在氧化炉管内采用湿氧法在高温下驱入，驱入同时热氧化生长出厚度为1000～3000埃的第一氧化层；
(c)形成阻挡层：在光刻机上利用阻挡层掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层的光刻图形部分进行蚀刻，去除所述光刻图形部分内的所述第一氧化层，剩余的所述第一氧化层构成阻挡层；
(d)形成多晶硅块：用离子注入机将与所述步骤(b)中注入所述多晶硅层中的离子极性相反的N型杂质砷离子或磷离子注入所述多晶硅层内或者在扩散炉管内将磷离子N型重掺杂注入所述多晶硅层内或者将与所述步骤(b)中注入所述多晶硅层中的离子极性相反的P型杂质硼离子或二氟化硼离子注入所述多晶硅层内，然后在光刻机上利用多晶硅层掩模版进行光刻，再用湿法或干法蚀刻工艺对所述多晶硅层的光刻图形部分进行蚀刻，最终剩余的多晶硅形成由所述多晶硅区I、所述多晶硅区II组成的所述多晶硅块；
(e)形成导热绝缘层II：在扩散炉管内在高温下采用湿氧法将所述步骤(d)中注入的砷离子或磷离子或硼离子或二氟化硼离子驱入所述多晶硅区II内，驱入同时热氧化生长出厚度为1000～3000埃的第二氧化层，使得所述第二氧化层与所述阻挡层结合在一起形成所述氧化层并将所述多晶硅区I、所述多晶硅区II包覆在内部；或者，采用低压化学气相沉积法沉积二氧化硅厚度为1000～3000埃的第二氧化层，使得所述第二氧化层与所述阻挡层结合在一起形成所述氧化层并将所述多晶硅区I、所述多晶硅区II包覆在内部；
(f)形成接触孔：在光刻机上利用接触孔光刻版进行光刻，再用干法或湿法蚀刻工艺对所述氧化层进行蚀刻，形成接触孔；
(g)形成金属层：以溅射或蒸镀的方法沉积金属层，然后在光刻机上利用金属光刻掩模版进行光刻，再用湿法或干法蚀刻工艺对金属层进行蚀刻，蚀刻后剩余的金属层构成串联或并联或串并联组合连接的所述金属层；
(h)LED裸芯片封装：对于每个所述LED裸芯片，植金球栓或铜球栓或锡球于两个分离的所述金属层上，再通过超声键合或回流焊将若干个所述LED裸芯片倒装在金球栓或铜球栓或锡球上；或者，将各所述LED裸芯片的所述衬底用银浆或锡粘合在所述金属层上，再根据串并联的需要将连接所述LED裸芯片的电极接点通过金属线焊接在相邻的一个所述金属层上；或者，将所述LED裸芯片的所述衬底用银浆或锡粘合在所述金属层上，再将所述P型外延层、所述N型外延层分别通过金属线焊接在相邻的两个所述金属层上。
进一步，在步骤(a)之前还包括以下步骤：
(a0)形成N+扩散层：在高温扩散炉管内对所述硅衬底的正面掺杂N型杂质磷，或者用离子注入法将杂质磷离子或砷离子注入所述硅衬底中再在高温下驱入，形成内阻为10～40Ω/□的所述N+扩散层。
进一步，在步骤(g)与步骤(h)之间还包括以下步骤：
(g′)形成散热层：先将所述硅衬底的背面用研磨的方法减薄，再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底的背面，形成所述散热层。
本发明的有益效果是：由于本发明的带静电保护的高导通电压LED集成芯片若干个所述LED裸芯片之间通过所述金属层相连接组成电路，若干个所述LED裸芯片之间可以串联或并联或串并联组合连接，多个所述LED裸芯片分布面积广，发光效果更好，且制造成本比采用单颗面积较大的功率型LED芯片更低；另外，本发明使用到集成电路的光刻、氧化、蚀刻等技术，所以所述金属层的尺寸比现有在线路板上直接安装若干个LED的技术的金属层尺寸更小，其占用面积较小，可实现小芯片集成，以达到降低成本的目的，故本发明成本低、易于集成；
由于本发明的带静电保护的高导通电压LED集成芯片所述硅衬底上生成有导热绝缘层I，所述导热绝缘层I上生成有导热绝缘层II，所述形成导热绝缘层II上沉积有金属层，各所述LED裸芯片正装或倒装在各所述金属层上，若干个所述LED裸芯片之间通过所述金属层相连接组成电路，所述导热绝缘层I与所述导热绝缘层II之间于每个所述LED裸芯片处均设有一个多晶硅块，每个所述多晶硅块的中间为多晶硅区I、两侧为与所述多晶硅区I极性相反的多晶硅区II，两个分离的所述金属层分别与位于同一个所述多晶硅块内的两侧的所述多晶硅区II相连接，每个所述LED裸芯片通过与其相接的两个所述焊球将热量传到所述金属层或者通过衬底及金属线将热量传到所述金属层，并通过所述多晶硅块、所述导热绝缘层II、所述导热绝缘层I将热量传给所述硅衬底及所述散热层，所述导热绝缘层I由氮化硅层或二氧化硅层或氮化硅层与二氧化硅层组合构成，所述导热绝缘层II由二氧化硅层构成，其导热系数比一般导热胶高数10倍至100多倍，同时所述导热绝缘层I、所述导热绝缘层II的厚度薄，因此导热性好，所述金属层及所述散热层的面积较大，热源较分散，散热效果好，使用寿命长，故本发明的带静电保护的高导通电压LED集成芯片散热效果好、使用寿命长；
由于本发明的带静电保护的高导通电压LED集成芯片所述硅衬底上生成有导热绝缘层I，所述导热绝缘层I与所述导热绝缘层II之间于每个所述LED裸芯片处均设有一个多晶硅块，每个所述多晶硅块的中间为多晶硅区I、两侧为与所述多晶硅区I极性相反的多晶硅区II，两个分离的所述金属层分别与位于同一个所述多晶硅块内的两侧的所述多晶硅区II相连接，所述导热绝缘层II的二氧化硅能够起到良好的导热及散热作用，同时二氧化硅的绝缘性好，使得本发明的集成芯片的耐高压性好，所述多晶硅区I 9与两侧的所述多晶硅区II 5分别构成静电保护二极管，起到在封装过程中静电保护的作用，防止漏电或短路，各个所述LED裸芯片相互间可以产生串联或并联或串并联组合连接的多种电路连接方式，避免了现有的采用在一块金属衬底上各个LED裸芯片只能并联连接无法实现串联及串并联组合连接的弊端，同时多晶硅的导热系数高，也能够起到良好的导热及散热作用，经试验，当将数个串联的集成芯片再串联后的两极直接接于220V或110V的交流电源应用时，本发明能够满足耐高压要求不漏电，故本发明的带静电保护的高导通电压LED集成芯片耐高压性能好、散热效果好、可实现多种连接方式，为LED集成芯片直接接于市电应用提供了广阔的前景；
由于本发明的带静电保护的高导通电压LED集成芯片所述金属层的外表面为反光面，所述LED裸芯片的PN结在底面发出的光线遇到所述金属层会发生反射，反射的光线又从正面射出，这样从所述LED裸芯片的PN结的底面发出的光得到了有效利用，减少了底面光的浪费，提高了发光效率，故本发明的带静电保护的高导通电压LED集成芯片发光效率高、正面出光强度高；
同理，采用本发明的制造方法制造的带静电保护的高导通电压LED集成芯片具有上述优点，且该方法工艺简便，产品质量好。
附图说明
图1是本发明实施例一带静电保护的高导通电压LED集成芯片的断面结构示意图；
图2是本发明实施例一带静电保护的高导通电压LED集成芯片的制造方法中步骤(a)完成后的断面结构示意图；
图3、图4是本发明实施例一带静电保护的高导通电压LED集成芯片的制造方法中步骤(b)过程的断面结构示意图；
图5是本发明实施例一带静电保护的高导通电压LED集成芯片的制造方法中步骤(c)完成后的断面结构示意图；
图6是本发明实施例一带静电保护的高导通电压LED集成芯片的制造方法中步骤(d)完成后的断面结构示意图；
图7是本发明实施例一带静电保护的高导通电压LED集成芯片的制造方法中步骤(e)完成后的断面结构示意图；
图8是本发明实施例一带静电保护的高导通电压LED集成芯片的制造方法中步骤(f)完成后的断面结构示意图；
图9是本发明实施例一带静电保护的高导通电压LED集成芯片的制造方法中步骤(g)完成后的断面结构示意图；
图10是本发明实施例一带静电保护的高导通电压LED集成芯片的制造方法中步骤(g′)完成后的断面结构示意图；
图11是本发明实施例二带静电保护的高导通电压LED集成芯片的断面结构示意图；
图12是本发明实施例二带静电保护的高导通电压LED集成芯片的制造方法中步骤(a0)完成后的断面结构示意图；
图13是本发明实施例二带静电保护的高导通电压LED集成芯片的制造方法中步骤(a)完成后的断面结构示意图；
图14、图15是本发明实施例二带静电保护的高导通电压LED集成芯片的制造方法中步骤(b)过程的断面结构示意图；
图16是本发明实施例二带静电保护的高导通电压LED集成芯片的制造方法中步骤(c)完成后的断面结构示意图；
图17是本发明实施例二带静电保护的高导通电压LED集成芯片的制造方法中步骤(d)完成后的断面结构示意图；
图18是本发明实施例二带静电保护的高导通电压LED集成芯片的制造方法中步骤(e)完成后的断面结构示意图；
图19是本发明实施例二带静电保护的高导通电压LED集成芯片的制造方法中步骤(f)完成后的断面结构示意图；
图20是本发明实施例二带静电保护的高导通电压LED集成芯片的制造方法中步骤(g)完成后的断面结构示意图；
图21是本发明实施例二带静电保护的高导通电压LED集成芯片的制造方法中步骤(g′)完成后的断面结构示意图；
图22是本发明实施例三带静电保护的高导通电压LED集成芯片的断面结构示意图；
图23是本发明实施例四带静电保护的高导通电压LED集成芯片的断面结构示意图；
图24是本发明实施例五带静电保护的高导通电压LED集成芯片的断面结构示意图；
图25是本发明实施例六带静电保护的高导通电压LED集成芯片的断面结构示意图。
具体实施方式
实施例一：
如图1所示，本实施例的带静电保护的高导通电压LED集成芯片包括若干个LED裸芯片1和硅衬底2，所述LED裸芯片1包括蓝宝石(Al2O3)衬底10和氮化镓(GaN)N型外延层11、P型外延层12，当然，所述衬底10也可以为碳化硅(SiC)等其他材料的衬底，所述硅衬底2为P型硅衬底，所述硅衬底2上生成有导热绝缘层I 41，所述导热绝缘层I 41由氮化硅层构成，氮化硅的导热系数很高，其导热系数比一般导热胶高100多倍，同时所述导热绝缘层I 41的厚度薄，因此导热性好，能够起到良好的导热及散热作用，同时氮化硅的绝缘性好，使得本发明的集成芯片的耐高压性好，所述导热绝缘层I 41上生成有导热绝缘层II 42，所述导热绝缘层II 42由二氧化硅层构成，所述导热绝缘层II 42的二氧化硅的导热系数也较高，其导热系数比一般导热胶高数10倍，同时所述导热绝缘层I 42的厚度薄，因此导热性好，能够起到良好的导热及散热作用，同时二氧化硅的绝缘性好，使得本发明的集成芯片的耐高压性好，所述导热绝缘层II 42上沉积有金属层6，所述金属层6的外表面为反光面，所述金属层6为铝，当然也可以采用铜或硅铝合金，所述金属层6既是电极、导电体，又是LED的散热片，还是底面光线的反光体，所述硅衬底2的背面还有由包含钛、镍、银材料构成的散热层7，当然所述散热层7也可以由一层金属铝构成，各所述LED裸芯片1对应的所述P型外延层12、所述N型外延层11分别通过焊球80、81倒装焊接在两个分离的所述金属层6上，所述焊球80、81为金球栓，当然也可以为铜球栓或锡球，若干个所述LED裸芯片1之间通过所述金属层6相连接组成全串联的电路，所述导热绝缘层I 41与所述导热绝缘层II 42之间于每个所述LED裸芯片1处均设有一个多晶硅块，每个所述多晶硅块的中间为多晶硅区I 9、两侧为与所述多晶硅区I 9极性相反的多晶硅区II 5，所述多晶硅区I 9为P型，所述多晶硅区II 5为N型，两个分离的所述金属层6分别与位于同一个所述多晶硅块内的两侧的所述多晶硅区II 5相连接，所述多晶硅区I 9与两侧的所述多晶硅区II 5分别构成静电保护二极管，形成了静电保护装置，起到在封装过程中静电保护的作用，防止漏电或短路，同时多晶硅的导热系数高，亦能够起到良好的导热及散热作用。
当然，所述硅衬底2也可以为N型硅衬底，所述导热绝缘层I 41也可以由沉积的二氧化硅层或二氧化硅层与氮化硅层组合构成，若干个所述LED裸芯片1之间也可以组成并联或串并联组合连接的电路。
每个所述LED裸芯片1通过与其相接的两个所述焊球80、81将热量传到所述金属层6，并通过所述多晶硅块、所述导热绝缘层II 42、所述导热绝缘层I 41将热量传给所述硅衬底2及所述散热层7，所述金属层6及所述散热层7的面积较大，热源较分散，散热效果好，使用寿命长；另外，所述多晶硅区I 9与两侧的所述多晶硅区II 5构成的静电保护装置耐高压静电性能好，经试验，当将数个串联的集成芯片再串联后的两极直接接于220V或110V的交流电源应用时，本发明能够满足耐高压要求不漏电，为LED集成芯片直接接于市电应用提供了广阔的前景。
如图1～图10所示，本实施例的带静电保护的高导通电压LED集成芯片的制造方法包括以下步骤：
(a)形成导热绝缘层I：采用低压化学气相沉积法在所述硅衬底2的正面沉积厚度为3500埃的氮化硅层，即形成所述导热绝缘层I 41，所述氮化硅层的厚度范围可控制在1000～6000埃，所述氮化硅层的厚度随耐压要求的提高而增加，厚度一般是按照每100V耐压需要1000埃的所述氮化硅层进行控制，此步骤最后形成的断面图如图2所示；当然，所述导热绝缘层I 41也可以通过沉积二氧化硅形成，二氧化硅层的厚度范围可控制在1500～8000埃，所述二氧化硅层的厚度随耐压要求的提高而增加，厚度一般是按照每100V耐压需要1500埃的所述二氧化硅层进行控制；同理，所述导热绝缘层I 41也可以由氮化硅层与二氧化硅层组合构，其厚度范围可按照上述规律进行控制成，比如先沉积形成400～8000埃的二氧化硅层再沉积形成厚度为1000～6000埃的氮化硅层，或者先形成1000～6000埃的氮化硅层再形成厚度为1500～8000埃的二氧化硅层；
(b)形成多晶硅层及第一氧化层：采用低压化学气相沉积法在所述导热绝缘层I 41上沉积厚度为7000埃的多晶硅层90，所述多晶硅层90的厚度范围可控制在6000～8000埃，如图3所示，然后用离子注入机在50～100keV的能量下将1×1013～5×1014/cm2剂量的P型杂质硼离子或二氟化硼离子注入所述多晶硅层90，注入剂量的多少决定所形成的静电保护二极管的导通电压的高低，通常注入剂量愈大，静电保护二极管的导通电压愈低，再在氧化炉管内采用湿氧法在900℃～1100℃的高温下驱入，驱入同时热氧化生长出厚度为2000埃的第一氧化层43，所述第一氧化层43的厚度范围可控制在1000～3000埃，此步骤最后形成的断面图如图4所示；
(c)形成阻挡层：在光刻机上利用阻挡层掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层43的光刻图形部分进行蚀刻，去除所述光刻图形部分内的所述第一氧化层43，剩余的所述第一氧化层43构成阻挡层，此步骤最后形成的断面图如图5所示；
(d)形成多晶硅块：用离子注入机在50～80keV的能量下将1×1015～5×1015/cm2剂量的N型杂质砷离子注入所述多晶硅层90内，当然也可以注入磷离子或者在扩散炉管内将磷离子N型重掺杂注入所述多晶硅层90内，然后在光刻机上利用多晶硅层掩模版进行光刻，再用湿法或干法蚀刻工艺对所述多晶硅层90的光刻图形部分进行蚀刻，最终剩余的多晶硅形成由所述多晶硅区I 9、所述多晶硅区II 5组成的所述多晶硅块，此步骤最后形成的断面图如图6所示；
(e)形成导热绝缘层II：在扩散炉管内在900℃～1100℃高温下采用湿氧法将砷离子或磷离子驱入所述多晶硅区II 5内，驱入同时热氧化生长出厚度为2000埃的第二氧化层，所述第二氧化层的厚度范围可控制在1000～3000埃，使得所述第二氧化层与所述阻挡层结合在一起形成所述导热绝缘层II 42并将所述多晶硅区I 9、所述多晶硅区II 5包覆在内部；当然，也可以采用低压化学气相沉积法沉积二氧化硅厚度为1000～3000埃的第二氧化层，使得所述第二氧化层与所述阻挡层结合在一起形成所述导热绝缘层II 42并将所述多晶硅区I 9、所述多晶硅区II 5包覆在内部，此步骤最后形成的断面图如图7所示；
(f)形成接触孔：在光刻机上利用接触孔光刻版进行光刻，再用干法或湿法蚀刻工艺对所述导热绝缘层II 42进行蚀刻，形成接触孔45，此步骤最后形成的断面图如图8所示；
(g)形成金属层：以溅射或蒸镀的方法沉积厚度为20000埃的金属层，所述金属层的厚度范围可控制在5000～40000埃，然后在光刻机上利用金属光刻掩模版进行光刻，再用半导体工艺常用的干法蚀刻工艺对金属层进行蚀刻，当然，也可以采用湿法蚀刻对金属层进行蚀刻，蚀刻后剩余的金属层与倒装后的LED构成串联或并联或串并联组合连接电路的所述金属层6，此步骤最后形成的断面图如图9所示；
(g′)形成散热层：先将所述硅衬底2的背面用研磨的方法减薄，将所述硅衬底2的厚度由400～650微米减薄至200～250微米，以提高散热能力，再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底2的背面，形成所述散热层7，此步骤最后形成的断面图如图10所示；
(h)LED裸芯片封装：对于每个所述LED裸芯片1，植金球栓于两个分离的所述金属层6上，再通过超声键合将若干个所述LED裸芯片1倒装在金球栓上，当然金球栓也可以采用铜球栓或锡球代替，当采用锡球时，需通过回流焊将若干个所述LED裸芯片1倒装在锡球上，此步骤最后形成的断面图如图1所示。
实施例二：
如图11所示，本实施例的带静电保护的高导通电压LED集成芯片包括若干个LED裸芯片1和硅衬底2，所述LED裸芯片1包括蓝宝石(Al2O3)衬底10和氮化镓(GaN)N型外延层11、P型外延层12，当然，所述衬底10也可以为碳化硅(SiC)等其他材料的衬底，所述硅衬底2为P型硅衬底，所述硅衬底2上生成有导热绝缘层I 41，所述导热绝缘层I 41由二氧化硅构成，二氧化硅的导热系数较高，其导热系数比一般导热胶高数10倍，同时所述导热绝缘层I 41的厚度薄，因此导热性好，能够起到良好的导热及散热作用，同时二氧化硅的绝缘性好，使得本发明的集成芯片的耐高压性好，所述硅衬底2的正面向内扩散有一层N+扩散层3，所述导热绝缘层I 41上生成有导热绝缘层II 42，所述导热绝缘层II 42由二氧化硅层构成，同理所述导热绝缘层II 42的导热性及绝缘性好，也使得本发明的集成芯片的耐高压性好，所述导热绝缘层II42上沉积有金属层6，所述金属层6的外表面为反光面，所述金属层6为铝，当然也可以采用铜或硅铝合金，所述金属层6既是电极、导电体，又是LED的散热片，还是底面光线的反光体，所述硅衬底2的背面还有由包含钛、镍、银材料构成的散热层7，当然所述散热层7也可以由一层金属铝构成，各所述LED裸芯片1对应的所述P型外延层12、所述N型外延层11分别通过焊球80、81倒装焊接在两个分离的所述金属层6上，所述焊球80、81为金球栓，当然也可以为铜球栓或锡球，若干个所述LED裸芯片1之间通过所述金属层6相连接组成全串联的电路，所述导热绝缘层I41与所述导热绝缘层II 42之间于每个所述LED裸芯片1处均设有一个多晶硅块，每个所述多晶硅块的中间为多晶硅区I 9、两侧为与所述多晶硅区I 9极性相反的多晶硅区II 5，所述多晶硅区I 9为N型，所述多晶硅区II 5为P型，两个分离的所述金属层6分别与位于同一个所述多晶硅块内的两侧的所述多晶硅区II 5相连接，所述多晶硅区I 9与两侧的所述多晶硅区II 5分别构成静电保护二极管，形成了静电保护装置，起到在封装过程中静电保护的作用，防止漏电或短路，同时多晶硅的导热系数高，也能够起到良好的导热及散热作用。
当然，所述硅衬底2也可以为N型硅衬底，所述导热绝缘层I 41也可以由氮化硅层或二氧化硅层与氮化硅层组合构成，若干个所述LED裸芯片1之间也可以组成并联或串并联组合连接的电路。
每个所述LED裸芯片1通过与其相接的两个所述焊球80、81将热量传到所述金属层6，并通过所述多晶硅块、所述导热绝缘层II 42、所述导热绝缘层I 41将热量传给所述硅衬底2及所述散热层7，所述金属层6及所述散热层7的面积较大，热源较分散，散热效果好，使用寿命长；另外，所述多晶硅区I 9与两侧的所述多晶硅区II 5构成的静电保护装置耐高压性能好，经试验，当将数个串联的集成芯片再串联后的两极直接接于220V或110V的交流电源应用时，本发明能够满足耐高压要求不漏电，为LED集成芯片直接接于市电应用提供了广阔的前景。
如图11～图21所示，本实施例的带静电保护的高导通电压LED集成芯片的制造方法包括以下步骤：
(a0)形成N+扩散层：在高温扩散炉管内在900℃～1000℃下对所述硅衬底2的正面掺杂N型杂质磷，形成内阻为10～40Ω/□的所述N+扩散层3，当然，也可以用离子注入法将杂质磷离子或砷离子注入所述硅衬底2中，再在高温下驱入所述硅衬底2，此步骤最后形成的断面图如图12所示；
(a)形成导热绝缘层I：将所述硅衬底2在氧化炉管内在900℃～1100℃高温下采用湿氧法热氧化生长出厚度为5000埃的二氧化硅层，即形成所述导热绝缘层I 41，所述二氧化硅层的厚度范围可控制在3000～8000埃，所述二氧化硅层的厚度随耐压要求的提高而增加，厚度一般是按照每100V耐压需要1500埃的所述二氧化硅层进行控制；同理，所述导热绝缘层I 41也可以由二氧化硅层与氮化硅层组合构成，其厚度范围可参照实施例一进行控制；此步骤最后形成的断面图如图13所示；
(b)形成多晶硅层及第一氧化层：采用低压化学气相沉积法在所述导热绝缘层I 41上沉积厚度为7000埃的多晶硅层90，所述多晶硅层90的厚度范围可控制在6000～8000埃，如图14所示，然后用离子注入机在50～80keV的能量下将1×1013～5×1014/cm2剂量的N型杂质砷离子注入所述多晶硅层90内，注入剂量的多少决定所形成的静电保护二极管的导通电压的高低，通常注入剂量愈大，静电保护二极管的导通电压愈低，当然也可以注入磷离子，再在氧化炉管内采用湿氧法在在900℃～1100℃的高温下驱入，驱入同时热氧化生长出厚度为2000埃的第一氧化层43，所述第一氧化层43的厚度范围可控制在1000～3000埃，此步骤最后形成的断面图如图15所示；
(c)形成阻挡层：在光刻机上利用阻挡层掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层43的光刻图形部分进行蚀刻，去除所述光刻图形部分内的所述第一氧化层43，剩余的所述第一氧化层43构成阻挡层，此步骤最后形成的断面图如图16所示；
(d)形成多晶硅块：用离子注入机在50～100keV的能量下将1×1015～5×1015/cm2剂量的P型杂质硼离子或二氟化硼离子注入所述多晶硅层90内，然后在光刻机上利用多晶硅层掩模版进行光刻，再用湿法或干法蚀刻工艺对所述多晶硅层90的光刻图形部分进行蚀刻，最终剩余的多晶硅形成由所述多晶硅区I 9、所述多晶硅区II 5组成的所述多晶硅块，此步骤最后形成的断面图如图17所示；
(e)形成导热绝缘层II：在扩散炉管内在900℃～1100℃高温下采用湿氧法将硼离子或二氟化硼离子驱入所述多晶硅区II 5内，驱入同时热氧化生长出厚度为2000埃的第二氧化层，所述第二氧化层的厚度范围可控制在1000～3000埃，使得所述第二氧化层与所述阻挡层结合在一起形成所述导热绝缘层II 42并将所述多晶硅区I 9、所述多晶硅区II 5包覆在内部；当然，也可以采用低压化学气相沉积法沉积二氧化硅厚度为1000～3000埃的第二氧化层，使得所述第二氧化层与所述阻挡层结合在一起形成所述导热绝缘层II42并将所述多晶硅区I 9、所述多晶硅区II 5包覆在内部，此步骤最后形成的断面图如图18所示；
(f)形成接触孔：在光刻机上利用接触孔光刻版进行光刻，再用干法或湿法蚀刻工艺对所述导热绝缘层II 42进行蚀刻，形成接触孔45，此步骤最后形成的断面图如图19所示；
(g)形成金属层：以溅射或蒸镀的方法沉积厚度为20000埃的金属层，所述金属层的厚度范围可控制在5000～40000埃，然后在光刻机上利用金属光刻掩模版进行光刻，再用半导体工艺常用的干法蚀刻工艺对金属层进行蚀刻，当然，也可以采用湿法蚀刻对金属层进行蚀刻，蚀刻后剩余的金属层与倒装后的LED构成串联或并联或串并联组合连接电路的的所述金属层6，此步骤最后形成的断面图如图20所示；
(g′)形成散热层：先将所述硅衬底2的背面用研磨的方法减薄，将所述硅衬底2的厚度由400～650微米减薄至200～250微米，以提高散热能力，再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底2的背面，形成所述散热层7，此步骤最后形成的断面图如图21所示；
(h)LED裸芯片封装：对于每个所述LED裸芯片1，植金球栓于两个分离的所述金属层6上，再通过超声键合将若干个所述LED裸芯片1倒装在金球栓上，当然金球栓也可以采用铜球栓或锡球代替，当采用锡球时，需通过回流焊将若干个所述LED裸芯片1倒装在锡球上，此步骤最后形成的断面图如图11所示。
实施例三：
如图22所示，本实施例与实施例一的区别在于：本实施例的带静电保护的高导通电压LED集成芯片中所述LED裸芯片1为单电极芯片，所述LED裸芯片1包括砷化镓(GaAs)衬底10和N型外延层11、P型外延层12，当然，所述衬底10也可以为碳化硅(SiC)等其他材料的衬底，各所述LED裸芯片1正装在各所述金属层6上并通过所述金属层6相连接组成全串联的电路，所述衬底10用银浆或锡粘合在所述金属层6上，所述LED裸芯片1的电极接点通过金属线41焊接在相邻的一个所述金属层6上。
本实施例其余特征同实施例一。
实施例四：
如图23所示，本实施例与实施例二的区别在于：本实施例的带静电保护的高导通电压LED集成芯片中所述LED裸芯片1为单电极芯片，所述LED裸芯片1包括砷化镓(GaAs)衬底10和N型外延层11、P型外延层12，当然，所述衬底10也可以为碳化硅(SiC)等其他材料的衬底，各所述LED裸芯片1正装在各所述金属层6上并通过所述金属层6相连接组成全串联的电路，所述衬底10用银浆或锡粘合在所述金属层6上，所述LED裸芯片1的电极接点通过金属线41焊接在相邻的一个所述金属层6上。
本实施例其余特征同实施例二。
实施例五：
如图24所示，本实施例与实施例一的不同之处在于：所述LED裸芯片1为双电极芯片，所述衬底10为氧化铝(蓝宝石，Al2O3)衬底，所述P型外延层12、所述N型外延层11分别通过金属线43、45焊接在相邻的两个所述金属层6上。
本实施例其余特征同实施例一。
实施例六：
如图25所示，本实施例与实施例二的不同之处在于：所述LED裸芯片1为双电极芯片，所述衬底10为氧化铝(蓝宝石，Al2O3)衬底，所述P型外延层12、所述N型外延层11分别通过金属线43、45焊接在相邻的两个所述金属层6上。
本实施例其余特征同实施例二。
本发明的带静电保护的高导通电压LED集成芯片将若干个所述LED裸芯片1集成在一个所述硅衬底2上，散热效果好、使用寿命长，提高了发光效率，成本低，易于实现多芯片集成，耐高压性能好，尤其能耐220V或110V的交流市电电压，为LED集成芯片的应用提供了广阔的前景；同理，采用本发明的制造方法制造的带静电保护的高导通电压LED集成芯片具有上述优点，且该方法工艺简便，产品质量好。
本发明可广泛应用于LED集成芯片领域。

Claims (10)

1、一种带静电保护的高导通电压LED集成芯片，包括若干个LED裸芯片(1)和硅衬底(2)，所述LED裸芯片(1)包括衬底(10)和N型外延层(11)、P型外延层(12)，其特征在于：所述硅衬底(2)上生成有导热绝缘层I(41)，所述导热绝缘层I(41)上生成有导热绝缘层II(42)，所述导热绝缘层II(42)上沉积有金属层(6)，各所述LED裸芯片(1)正装或倒装在各所述金属层(6)上，若干个所述LED裸芯片(1)之间通过所述金属层(6)相连接组成电路，所述导热绝缘层I(41)与所述导热绝缘层II(42)之间于每个所述LED裸芯片(1)处均设有一个多晶硅块，每个所述多晶硅块的中间为多晶硅区I(9)、两侧为与所述多晶硅区I(9)极性相反的多晶硅区II(5)，两个分离的所述金属层(6)分别与位于同一个所述多晶硅块内的两侧的所述多晶硅区II(5)相连接。
2、根据权利要求1所述的带静电保护的高导通电压LED集成芯片，其特征在于：各所述LED裸芯片(1)对应的所述P型外延层(12)、所述N型外延层(11)分别通过焊球(80、81)倒装焊接在两个分离的所述金属层(6)上，所述焊球(80、81)为金球栓或铜球栓或锡球。
3、根据权利要求1所述的带静电保护的高导通电压LED集成芯片，其特征在于：所述LED裸芯片(1)为单电极芯片，所述衬底(10)为砷化镓或碳化硅衬底，所述衬底(10)用银浆或锡粘合在所述金属层(6)上，所述LED裸芯片(1)的电极接点通过金属线(41)焊接在相邻的一个所述金属层(6)上。
4、根据权利要求1所述的带静电保护的高导通电压LED集成芯片，其特征在于：所述LED裸芯片(1)为双电极芯片，所述衬底(10)为氧化铝衬底，所述衬底(10)用银浆或锡粘合在所述金属层(6)上，所述P型外延层(12)、所述N型外延层(11)分别通过金属线(42、43)焊接在相邻的两个所述金属层(6)上。
5、根据权利要求1所述的带静电保护的高导通电压LED集成芯片，其特征在于：所述硅衬底(2)的正面向内扩散有一层N+扩散层(3)。
6、根据权利要求1所述的带静电保护的高导通电压LED集成芯片，其特征在于：所述硅衬底(2)的背面还有由一层或多层金属构成的散热层(7)。
7、根据权利要求1至6任意一项所述的带静电保护的高导通电压LED集成芯片，其特征在于：若干个所述LED裸芯片(1)之间串联或并联或串并联组合连接，所述导热绝缘层I(41)由氮化硅层或二氧化硅层或氮化硅层与二氧化硅层组合构成，所述导热绝缘层II(42)由二氧化硅层构成，所述金属层(6)的外表面为反光面，所述硅衬底(2)为P型或N型，所述金属层(6)为铝或铜或硅铝合金。
8、一种用于制造权利要求1所述的带静电保护的高导通电压LED集成芯片的方法，其特征在于：包括以下步骤：
(a)形成导热绝缘层I：采用低压化学气相沉积法在所述硅衬底(2)的正面沉积氮化硅或二氧化硅或二者都沉积，形成厚度为1000～6000埃的氮化硅层或厚度为1500～8000埃的二氧化硅层或先形成400～8000埃的二氧化硅层再形成厚度为1000～6000埃的氮化硅层或先形成1000～6000埃的氮化硅层再形成厚度为1500～8000埃的二氧化硅层，或者，将所述硅衬底(2)在氧化炉管内采用湿氧法热氧化生长出厚度为1500～8000埃的二氧化硅层，即形成所述导热绝缘层I(41)；
(b)形成多晶硅层及第一氧化层：采用低压化学气相沉积法在所述导热绝缘层I(41)上沉积厚度为6000～8000埃的多晶硅层(90)，然后用离子注入机将P型杂质硼离子或二氟化硼离子注入所述多晶硅层(90)或者用离子注入机将N型杂质磷离子或砷离子注入所述多晶硅层(90)，再在氧化炉管内采用湿氧法在高温下驱入，驱入同时热氧化生长出厚度为1000～3000埃的第一氧化层(43)；
(c)形成阻挡层：在光刻机上利用阻挡层掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层(43)的光刻图形部分进行蚀刻，去除所述光刻图形部分内的所述第一氧化层(43)，剩余的所述第一氧化层(43)构成阻挡层；
(d)形成多晶硅块：用离子注入机将与所述步骤(b)中注入所述多晶硅层(90)中的离子极性相反的N型杂质砷离子或磷离子注入所述多晶硅层(90)内或者在扩散炉管内将磷离子N型重掺杂注入所述多晶硅层(90)内或者将与所述步骤(b)中注入所述多晶硅层(90)中的离子极性相反的P型杂质硼离子或二氟化硼离子注入所述多晶硅层(90)内，然后在光刻机上利用多晶硅层掩模版进行光刻，再用湿法或干法蚀刻工艺对所述多晶硅层(90)的光刻图形部分进行蚀刻，最终剩余的多晶硅形成由所述多晶硅区I(9)、所述多晶硅区II(5)组成的所述多晶硅块；
(e)形成导热绝缘层II：在扩散炉管内在高温下采用湿氧法将所述步骤(d)中注入的砷离子或磷离子或硼离子或二氟化硼离子驱入所述多晶硅区II(5)内，驱入同时热氧化生长出厚度为1000～3000埃的第二氧化层，使得所述第二氧化层与所述阻挡层结合在一起形成所述导热绝缘层II(42)并将所述多晶硅区I(9)、所述多晶硅区II(5)包覆在内部；或者，采用低压化学气相沉积法沉积二氧化硅厚度为1000～3000埃的第二氧化层，使得所述第二氧化层与所述阻挡层结合在一起形成所述导热绝缘层II(42)并将所述多晶硅区I(9)、所述多晶硅区II(5)包覆在内部；
(f)形成接触孔：在光刻机上利用接触孔光刻版进行光刻，再用干法或湿法蚀刻工艺对所述导热绝缘层II(42)进行蚀刻，形成接触孔(45)；
(g)形成金属层：以溅射或蒸镀的方法沉积金属层，然后在光刻机上利用金属光刻掩模版进行光刻，再用湿法或干法蚀刻工艺对金属层进行蚀刻，蚀刻后剩余的金属层构成所述金属层(6)；
(h)LED裸芯片封装：对于每个所述LED裸芯片(1)，植金球栓或铜球栓或锡球于两个分离的所述金属层(6)上，再通过超声键合或回流焊将若干个所述LED裸芯片(1)倒装在金球栓或铜球栓或锡球上；或者，将各所述LED裸芯片(1)的所述衬底(10)用银浆或锡粘合在所述金属层(6)上，再根据串并联的需要将连接所述LED裸芯片(1)的电极接点通过金属线(41)焊接在相邻的一个所述金属层(6)上；或者，将所述LED裸芯片(1)的所述衬底(10)用银浆或锡粘合在所述金属层(6)上，再将所述P型外延层(12)、所述N型外延层(11)分别通过金属线(42、43)焊接在相邻的两个所述金属层(6)上。
9、根据权利要求8所述的带静电保护的高导通电压LED集成芯片的制造方法，其特征在于：所述硅衬底(2)的正面向内扩散有一层N+扩散层(3)，在步骤(a)之前还包括以下步骤：
(a0)形成N+扩散层：在高温扩散炉管内对所述硅衬底(2)的正面掺杂N型杂质磷，或者用离子注入法将杂质磷离子或砷离子注入所述硅衬底(2)中再在高温下驱入，形成内阻为10～40Ω/□的所述N+扩散层(3)。
10、根据权利要求8所述的带静电保护的高导通电压LED集成芯片的制造方法，其特征在于：所述硅衬底(2)的背面还有由一层或多层金属构成的散热层(7)，在步骤(g)与步骤(h)之间还包括以下步骤：
(g′)形成散热层：先将所述硅衬底(2)的背面用研磨的方法减薄，再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底(2)的背面，形成所述散热层(7)。
CN200810029697XA 2008-07-23 2008-07-23 带静电保护的高导通电压led集成芯片及制造方法 Expired - Fee Related CN101330078B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810029697XA CN101330078B (zh) 2008-07-23 2008-07-23 带静电保护的高导通电压led集成芯片及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810029697XA CN101330078B (zh) 2008-07-23 2008-07-23 带静电保护的高导通电压led集成芯片及制造方法

Publications (2)

Publication Number Publication Date
CN101330078A true CN101330078A (zh) 2008-12-24
CN101330078B CN101330078B (zh) 2010-06-09

Family

ID=40205783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810029697XA Expired - Fee Related CN101330078B (zh) 2008-07-23 2008-07-23 带静电保护的高导通电压led集成芯片及制造方法

Country Status (1)

Country Link
CN (1) CN101330078B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810479A (zh) * 2011-06-01 2012-12-05 广东中显科技有限公司 同时驱入镍和调整阈值电压的多晶硅薄膜晶体管的制法
CN112542481A (zh) * 2020-12-28 2021-03-23 无锡新仕嘉半导体科技有限公司 一种集成多晶硅二极管的led结构
CN113539993A (zh) * 2021-07-07 2021-10-22 江西龙芯微科技有限公司 集成半导体器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810479A (zh) * 2011-06-01 2012-12-05 广东中显科技有限公司 同时驱入镍和调整阈值电压的多晶硅薄膜晶体管的制法
CN112542481A (zh) * 2020-12-28 2021-03-23 无锡新仕嘉半导体科技有限公司 一种集成多晶硅二极管的led结构
CN113539993A (zh) * 2021-07-07 2021-10-22 江西龙芯微科技有限公司 集成半导体器件及其制造方法

Also Published As

Publication number Publication date
CN101330078B (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
CN101308838B (zh) 一种高导通电压倒装led集成芯片及制造方法
CN102339913B (zh) 高压led器件及其制造方法
CN102683534B (zh) 垂直式交流发光二极管器件及其制作方法
CN100418242C (zh) Led制造方法
CN101051634B (zh) 硅衬底平面led集成芯片及制造方法
CN107331679A (zh) 一种csp封装的高压led芯片结构及制作方法
CN100392855C (zh) U槽led集成芯片及制造方法
CN100414704C (zh) 平面倒装led集成芯片及制造方法
CN102270640B (zh) 大电流整晶圆全压接平板式封装的igbt及其制造方法
CN107293629A (zh) 一种紫外led外延芯片倒装结构及其制作方法
CN103579447A (zh) 一种倒装结构发光二极管及其制备方法
KR101281081B1 (ko) 수직형 발광 다이오드 셀 어레이 및 그의 제조 방법
CN102751415B (zh) 具有垂直结构的发光器件及其制造方法
CN106981550A (zh) 一种易封装易散热倒装高压led芯片
CN103915557A (zh) 一种使用陶瓷散热的高功率led灯具
CN201904368U (zh) 一种硅基板集成有功能电路的led表面贴装结构
CN105489727A (zh) 倒装led芯片的键合电极结构及制作方法
CN101330078B (zh) 带静电保护的高导通电压led集成芯片及制造方法
CN101345235B (zh) 带静电保护功能的led芯片的制造方法
CN102522400B (zh) 一种防静电损伤的垂直发光器件及其制造方法
CN103647010B (zh) 一种大功率led芯片的制作方法
CN101330080B (zh) 一种高导通电压正装led集成芯片及制造方法
CN201262955Y (zh) 带静电保护的高导通电压led集成芯片
CN201022077Y (zh) 硅衬底平面led集成芯片
CN201266609Y (zh) 带静电保护功能的led芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20180723

CF01 Termination of patent right due to non-payment of annual fee