CN101304040A - 开关单元和开关单元阵列 - Google Patents
开关单元和开关单元阵列 Download PDFInfo
- Publication number
- CN101304040A CN101304040A CNA200810091371XA CN200810091371A CN101304040A CN 101304040 A CN101304040 A CN 101304040A CN A200810091371X A CNA200810091371X A CN A200810091371XA CN 200810091371 A CN200810091371 A CN 200810091371A CN 101304040 A CN101304040 A CN 101304040A
- Authority
- CN
- China
- Prior art keywords
- contacts
- effect transistor
- field
- heating element
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010438 heat treatment Methods 0.000 claims abstract description 90
- 239000012782 phase change material Substances 0.000 claims abstract description 70
- 230000005669 field effect Effects 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 13
- 150000004770 chalcogenides Chemical class 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 6
- 238000010791 quenching Methods 0.000 claims description 6
- 229910005872 GeSb Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 230000000171 quenching effect Effects 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000013461 design Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000009466 transformation Effects 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000005864 Sulphur Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
- H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N79/00—Integrated devices, or assemblies of multiple devices, comprising at least one solid-state element covered by group H10N70/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供开关单元和开关单元阵列。至少一个可编程通路孔结构，该结构包括至少两个直接接触加热元件的相变材料通路孔，可编程通路孔结构还包括与所述加热元件的第一部分接触的第一端子，与加热元件的第二部分接触的第二端子，与至少两个可编程通路孔之一接触的第三端子，以及与至少两个可编程通路孔的另一个接触的第四端子；第一电路块，与第三和第四端子之一接触；第二电路块，与没有接触第一电路块的第三或第四端子接触；第一场效应晶体管的源区，与第一和第二端子之一接触；以及第二场效应晶体管的漏区，与没有接触第一场效应晶体管的源区的第一或第二端子接触。本发明还提供操作该至少一个可编程通路孔结构的方法。
Description
技术领域
本发明涉及一种电路和系统设计，包括至少一个开关单元。更具体地，本发明涉及一种开关阵列的使用，该开关阵列包括含有相变材料的可编程通路孔(programmable via)，该相变材料在电路和系统设计中与加热元件集成。本发明的电路和系统设计提供快速和可靠的逻辑开关属性介质，也能够产生二维开关功能。
背景技术
可再配置电路(reconfigurable circuit)已经在半导体工业中广泛用于现场可编程门阵列(FPGA)和缺陷存储元件的修复。FPGA包括阵列中的一组简单的、可再配置的逻辑块，并具有能重新布置逻辑块之间的互联的散布的开关。
预期可再配置电路也在目前正在开发的三维(3D)集成技术中扮演重要的角色。三维集成制作彼此垂直堆叠的多层结构，该多层结构能够形成具有不同功能的单一芯片组合。在这些多层和多功能结构中，通常需要可再配置电路连接来提供可控制的逻辑功能，存储修复，数据加密以及其他功能。
可编程通路孔是一种能够实现高性能可再配置逻辑应用而没有低逻辑门密度和功率为代价的技术。相变材料对于该应用是有吸引力的选项，但是至今，已经受到半导体存储器开发者最大的关注是作为闪存(falsh memory)的可能的替换。
相变材料典型地是锗(Ge)、锑(Sb)和碲(Te)的三元合金，其典型成分是Ge2Sb2Te5。其他成分比如GeSb和GeSb4(包括其他元素例如掺杂剂的替换/添加)正在积极的研究中。
在室温，以及高至中等高温，相变材料在两个相是稳定的，即电的中等良导体的晶相(crystalline phase)和绝缘的非晶相(amorphous phase)。所述相可以通过热循环互相转变。热循环包括(i)“RESET(重置)”(或OFF(关断))脉冲，其是相变材料从晶相到非晶相的转变。在该热循环中，温度升高到相变材料的熔点之上，随后进行时间t1的快速淬火，其结果是熔体中的原子的杂乱排列得到保持。(ii)“SET(设置)”(或ON(导通))脉冲，其中进行稍微更长时间t2的更低温度的退火，其能够实现从非晶相回到晶相的转变。
可编程的通路孔包括相变材料(PCM)，该相变材料能利用集成的加热元件在高阻(OFF-非晶)和导电(ON-晶体)状态之间开关。开关过程(switchingprocess)通常通过流过加热元件的电流脉冲完成，该加热元件断开包含相变材料的通路孔。OFF开关操作由急剧的高电流脉冲来完成，该脉冲熔化和淬火/非晶化相变通路孔临近加热元件的薄区。在ON开关操作中，相对低的但长的电流脉冲通过加热元件施加以将非晶PCM退火到晶体状态。
在现有技术中，只实施和引入通路孔的顶部(加上加热元件)，其中测量通路孔的顶接触和加热元件的一个接触之间的通路孔电阻。
虽然可编程通路孔结构的概念和它们的制作方法已经提出，但没有描述使用和结合这种器件以实现PCM开关的更好性能的电路设计或系统设计的公开。
发明内容
本发明提供开关单元的使用以及具有开关单元的阵列。连接阵列内的每个开关单元以控制/开关一定的电路块。本发明的每个开关单元结构包括四端子可编程通路孔结构，该结构包括一个加热元件和至少两个填充有相变材料的通路孔，该相变材料与该加热元件接触。在优选实施例中，存在两个相变材料通路孔且它们位于加热元件相对的两侧(即，相对表面)。填充有相变材料的两个通路孔连接到金属层级(metal level)(例如，Mn+1和Mn)，然后进一步连接至一定的电路块。
加热元件典型地配置来开关低电阻晶体状态和高电阻非晶状态之间的PCM材料的可开关部分的电导率。从加热元件的两个部分，具体的为端部，连接加热元件到控制单元(比如场效应晶体管(FET))。本发明通过控制流过加热元件的电流(即，热)、进一步影响通路孔结构的电阻状态、并最终由于通路孔的电阻负荷开关电路块的ON/OFF来提供可再配置的开关功能。
本发明设计中的每个加热元件通过Mn层级从其两个末端端子连接到两个晶体管。两个晶体管之一的源电极是接地的，同时其漏电极连接到加热元件的一端而其栅电极链接到写入线。
对于另一晶体管，另一晶体管的漏电极连接到位线，同时该另一晶体管的栅电极连接到写入线且其源极连接到加热元件的另一端。
在本发明的一个实施例中，提供单一开关单元，其包括：
可编程的通路孔结构，该结构包括至少两个相变材料通路孔，它们都直接接触加热元件，所述可编程通路孔结构进一步包括与所述加热元件的第一部分接触的第一端子，与所述加热元件的第二部分接触的第二端子，与所述至少两个可编程通路孔之一接触的第三端子，以及与所述至少两个可编程通路孔的另一个接触的第四端子；
第一电路块，与所述第三和第四端子之一接触；
第二电路块，与没有接触所述第一电路块的第三或第四端子接触；
第一场效应晶体管的源区，与所述第一和第二端子之一接触；以及
第二场效应晶体管的漏区，与没有接触所述第一场效应晶体管的所述源区的所述第一或第二端子接触。
本发明的开关单元的工作原理是写入线连接到晶体管的两个栅极，其进一步控制这些晶体管的ON/OFF。当写入线是导通时，则连接到晶体管之一的漏电极的位线提供的电流将决定经过加热元件的电流/功率。来自加热元件的功率又将决定两个含有PCM的通路孔的状态，即，它们的ON状态或它们的OFF状态。当含有PCM的通路孔在ON状态时，允许通过通路孔的两个电路块之间的通讯。当通路孔在OFF状态时，由于高电阻，信号不能在两个电路块之间通过。
本发明还提供开关单元阵列，包括：
多个可编程的通路孔结构，每个可编程通路孔结构包括至少两个相变材料通路孔，它们都直接接触加热元件，所述可编程通路孔结构进一步包括与所述加热元件的第一部分接触的第一端子，与所述加热元件的第二部分接触的第二端子，和所述至少两个可编程通路孔之一接触的第三端子，以及与所述至少两个可编程通路孔的另一个接触的第四端子；第一电路块，与所述第三和第四端子之一接触；第二电路块，与没有接触所述第一电路块的第三或第四端子接触；第一场效应晶体管的源区，与所述第一和第二端子之一接触；以及第二场效应晶体管的漏区，与没有接触所述第一场效应晶体管的所述源区的第一或第二端子接触。
除了以上描述的开关单元和开关阵列外，本发明还提供操作方法(即，开关)的方法，包括：
提供一结构，包括：
至少一个可编程通路孔结构，包括至少两个相变材料通路孔，它们都直接接触加热元件，所述至少一个可编程通路孔结构还包括与所述加热元件的第一部分接触的第一端子，与所述加热元件的第二部分接触的第二端子，与所述至少两个可编程通路孔之一接触的第三端子，以及与所述至少两个可编程通路孔的另一个接触的第四端子；第一电路块，与所述第三和第四端子之一接触；第二电路块，与没有接触所述第一电路块的第三和第四端子接触；
第一场效应晶体管的源区，与所述第一和第二端子之一接触，所述第一场效应晶体管的漏区，与位线接触，以及所述第一场效应晶体管的栅极，与写入线接触；以及
第二场效应晶体管的漏区，与没有接触所述第一场效应晶体管的所述源区接触的第一或第二端子接触，所述第二晶体管还包括与地接触的源区，且所述第二场效应晶体管的栅极与所述写入线接触；以及
通过所述位线施加电流脉冲，其中所述电流脉冲经过所述加热元件且改变所述通路孔内的至少两个相变材料的起始状态到第二状态。
在一个实施例中，起始状态是晶态的且第二状态是非晶态，且电流脉冲熔化和淬火/非晶化每个相变材料通路孔的薄区。在另一个实施例中，起始状态是非晶态且第二状态是晶态，且电流脉冲退火每个所述相变材料通路孔。
附图说明
图1是示出能用在本发明中的基本四端子可编程通路孔结构的图示(通过截面图)。
图2是示出一个开关单元结构设计的示意图，该开关单元结构设计包括图1所示的四端子可编程通路孔结构和两个场效应晶体管(FET R和FET L)。
图3是本发明的电路系统设计FET L网络的示意图，该网络连接到如图2所示的单个开关单元的加热元件的左手侧。
图4是本发明的电路系统设计FET R网络的示意图，该网络连接到如图2所示的单个开关单元的加热元件的右手侧。
具体实施方式
现在将参照下面的描述和本发明的附图更加详细地描述本发明。本发明提供使用至少一个带有相变材料的可编程通路孔结构的开关单元和开关单元阵列。应该注意提供本中请的附图是为说明性的目的，因此，它们没有按比例画出。
在下面的描述中，为了提供对本发明的彻底理解，阐述许多细节，比如具体结构、部件、材料、维度、工艺步骤和技术。然而，本领域普通技术人员应该理解的是，本发明可以在没有这些具体细节的情况下实施。在其它情况，为了避免混淆本发明，没有描述熟知的结构和工艺步骤。
应该理解，当作为层、区域和基板的元件被称为在另一个元件“上”或“之上”时，其可以是直接在其它元件上或还可以存在中间元件。相反，当元件被称为“直接”在另一元件“上”或“之上”时，不存在中间元件。还应该理解的是，当元件被称为在另一元件“之下”或“下面”时，其可以是直接在其它元件“之下”或“下面”，或可以存在中间元件。相反，当元件被称为“直接”在另一元件“之下”或“下面”时，不存在中间元件。
如上所述，本发明提供开关单元，以及具有开关单元的阵列。该阵列内的每个开关单元被连接以控制/开关特定的电路块。本发明实施例的每个开关单元结构包括四端子可编程通路孔结构。在本发明的一个实施例中，四端子通路孔结构包括至少两个可编程通路孔，其填充有与加热元件集成的相变材料。具体地，可编程通路孔之一位于加热材料之下，而其它可编程通路孔位于加热元件之上。也就是，每个可编程通路孔与加热元件的相对表面接触。所述至少两个可编程通路孔基本上彼此对准。两个可编程通路孔可接触两个不同的端子，而加热元件的上表面的端部可连接到两个不同的端子。因此，本发明的结构是能控制和开关来自外部功率源的信号的四端子器件。
首先参考图1，图1提供可在本发明中采用的优选四端子可编程通路孔结构的图示说明(通过截面图)。如图所示，四端子可编程通路孔结构100包括半导体基板12，例如含硅半导体基板。第一介电层14，例如热氧化物，位于半导体基板12的预上。第一介电层14包括嵌入到第一介电层14内的导电材料18。第二介电层20位于第一介电层14以及导电材料18的暴露表面的顶上。
在第二介电层20内，存在至少一个填充有第一相变材料的第一通路孔(在下文也称为第一可编程通路孔24)。如图1所示，第一可编程通路孔24具有直接接触导电材料18的上表面的表面。
图案化的加热材料(在下文称为加热元件26)，例如TaSiN，位于第二介电层20以及第一可编程通路孔24的暴露表面的顶上。第三介电层28包括填充有第二相变材料的至少一个第二通路孔(在下文也称为第二可编程通路孔32)，该第三介电层28位于第二介电层20以及加热元件26的顶上。
如图所示，第二可编程通路孔32接触加热元件26的上表面。这样，本发明的结构至少包括第一可编程通路孔24和第二可编程通路孔32，它们位于加热元件26的相对的表面上。
图案化的扩散阻挡34’位于第二可编程通路孔32的暴露的表面上。
该结构还分别包括第一和第二导电填充的接触通路孔38和38’，它们穿过第三介电层28延伸并与加热元件26的上表面接触。如图所示，第一和第二导电填充的接触通路孔位于加热元件26的端部。第三导电填充的接触通路孔39穿过第三介电层28和第二介电层20延伸到嵌入在第一介电层14内的导电材料18的上表面。导电材料18形成该结构中的Mn(金属层级n(metallevel n)，这里n是从1开始的整数)且导电填充的通路孔38、38’和39形成Mn+1(金属层级n+1)。
仍如图1所示，每个导电填充的通路孔(38、38’和39)盖帽以导电材料40。应该强调的是导电材料40也存在于导电填充的通路孔38、38’和39内。导电材料40’(与导电材料40为相同的材料)也位于存在于第二可编程通路孔32上的图案化的扩散阻挡34’的顶上。在图1中，T1代表第一端子，T2代表第二端子，T3代表第三端子且T4代表第四端子。T3和T4分别与两个可编程通路孔24和32接触，T1和T2连接到加热元件26的端部。
应该注意图1所示的四端子可编程通路孔结构是本发明采用的优选四端子通路孔结构。虽然详细描述并图示了该优选结构，也可以使用包括加热元件以及至少两个与该加热元件直接接触的可编程通路孔的其它四端子通路孔结构。
本发明中使用的四端子可编程通路孔结构能使用本领域技术人员熟知的常规技术制作。典型地，使用各种沉积、光刻和蚀刻步骤制作这种四端子可编程通路孔结构。图1所示的四端子可编程通路孔结构使用2007年4月10日提交的共同未决和共同转让的序列号11/733,523的美国申请中详细描述的工艺步骤来形成。将’523申请的全部内容引用参考于此。
在四端子可编程通路孔结构中存在的材料对于本领域的技术人员也是熟知的。下面是图1标注和示出的材料的描述。半导体基板12包括具有半导体属性的任何材料，例如包括Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InP以及其它III-V或II-VI族化合物半导体。半导体基板12还可以包括层叠半导体，例如Si/SiGe、绝缘体上硅(SOI)或绝缘体上SiGe(SGOI)。优选地，半导体基板12由含Si半导体材料组成，即，包含硅的半导体材料。半导体基板12可以包括单晶取向或其可以是具有不同晶体取向的表面区域的混合(hybrid)半导体基板。半导体基板12可以包括应变半导体材料，非应变半导体材料或应变和非应变的半导体材料的组合也在本发明的范围内。半导体基板12可以是掺杂的、非掺杂的、或其中含有掺杂和非掺杂区域(没有具体示出)。
第一介电层14包括具有绝缘属性的任何材料，例如包括氧化物、氮化物、氮氧化物、旋涂玻璃或其多层。优选地，第一介电层14是氧化物，比如例如硅的氧化物，最优选的是硅的热氧化物。
导体材料18包括任何导电材料，例如金属、金属合金、金属硅化物和其多层。优选地，导电材料18是包括Al、W和Cu之一的导电金属。在一个实施例中，采用W作为导电材料18。应该注意的是导电材料18形成结构内用于将第一(即，下部)可编程通路孔接触到外部连接的配线区域(Mn)。
第二介电层20可以包括与第一介电层14相同或不同的材料。典型地，第二介电层20是氧化物，例如硅的氧化物。
第一可编程通路孔24包括具有可以通过施加能量例如热、光、电压或电流而改变的电学属性(例如，电阻、电容等)的第一相变材料(PCM)。PCM的实例包括硫族化物(chalcogenide)材料或硫族化物合金。硫族化物材料是这样的材料，即其包括至少一种选自元素周期表的VIB族(IUPAC术语)的元素，即碲、硫或硒中的任何元素。硫族化物可以是纯的材料或其可以掺杂有N和/或Si。在本发明的优选实施例中，第一可编程通路孔24内的第一PCM由Ge2Sb2Te5或GeSb组成。
加热材料26包括电阻率高于接下来形成的金属配线的电阻率的任何材料(典型地为氧化物和/或氮化物)。典型地，本发明采用的加热材料26具有从约100到约1000ohm cm的电阻率，而更加典型的是从约500到约3000ohm cm。在本发明的一个优选实施例中，加热材料26是具有约2000ohm cm的硅氮化物(silicided nitride)，例如TaSiN。在另一个实施例中，加热材料26是氧化物，例如CrO2或RuO2。在本发明的特别优选的实施例中，使用TaxSiyNz(这里x、y和z是从0到约1)作为加热材料26.
第三介电层28可以包括与第二介电层20相同或不同的介电材料。典型地，第二和第三介电层(分别为20和28)由硅的氧化物组成。
第二可编程通路孔32包括第二PCM，该第二PCM可以包括与第一可编程通路孔24内的第一PCM的材料相同或不同-优选相同的-材料。在本发明的优选实施例中，第二可编程通路孔32的第二PCM由Ge2Sb2Te5或GeSb组成。
扩散阻挡34’包括防止污染物扩散到填充通路孔的PCM中的任何材料。扩散阻挡34’包括Ta、TaN、Ti、TiN、Ru、ZrN和RuN至少之一。典型地，采用TiN/Ti或TaN/Ta叠层作为扩散阻挡层34。
形成本发明结构的导电配线的导电材料18、40和40’包括单质金属，例如W、Cu、Al或其合金例如AlCu。优选地，使用W作为导电材料。
如上所述，图1所示的可编程通路孔结构代表可以用在本发明中的四端子可编程通路孔结构的一种类型。包括与加热元件直接接触的至少两个可编程通路孔和四个端子的其它类型的可编程通路孔结构也可以在本发明中实施。
对于可以采用的四端子结构共同的是，每个包括至少两个填充有相变材料的通路孔。该至少两个通路孔与加热元件直接接触。该通路孔中的相变材料可以在高阻(OFF-非晶的)和导电(ON-晶体的)状态之间利用集成的外部加热元件来转换，如上所述。在本发明中转换过程通过流过毗邻相变通路孔的加热元件的电流脉冲来实现。OFF开关操作由急剧的高电流脉冲(在大于1mAmps的量级)完成，其可以熔化和淬火/非晶化每个相变材料通路孔的薄区。在ON开关操作中，相对低的(在小于1mAmps的量级)、但更长的电流脉冲通过加热元件施加以将非晶相变材料退火到晶体状态。
图2是示出本发明的一个典型的开关单元结构设计的示意图，其包括比如图1所示的四端子可编程通路孔结构和两个场效应晶体管(FET R和FETL)。在本发明的一个开关单元设计中，端子4，T4，通过金属层级Mn+1连接到第二可编程通路孔32，并且也连接到另一侧的电路块A。端子3，T3，通过金属层级Mn连接到第一可编程通路孔24，并且也连接到另一侧的电路块B。端子1，T1，通过金属层级Mn连接到加热元件26的左手侧，并且也连接到FET L的源区(FET L的漏区连接到位线BL)。端子2，T2，通过金属层级Mn连接到加热元件26的右手侧，并且也连接到FET R的漏区(源区接地)。
电路块A和B包括能够实现任何逻辑和存储功能的任何常规电路。这种电路的实例包括但不限于信号计算单元和数据存储单元。
FET L和FET R的栅极(75L和75R)连接到写入线(定义为WL)。FETL的没有连接到加热元件26的源区或漏区连接到位线(定义为BL)。FET R的没有连接到加热元件的源区或漏区总是接地。
为了开关ON/OFF电路块A和B之间的通讯，加热元件26之上和之下的PCM通路孔(分别为32和24)的电阻状态必须通过改变流过加热元件26的电流而在晶态和非晶态之间控制。
假设PCM通路孔的起始状态是ON(晶体状态)，为了将它们开关到OFF以中断电路A或B，必须通过WL施加足够的电流到栅极上来导通FET L和FET R。同时，急剧的高电流脉冲通过BL发送到FET L中并通过加热元件24以熔化和淬火/非晶化临近它的相变通路孔的薄区。因此，PCM通路孔的电阻状态将变为OFF并实现OFF过程。
为了使PCM返回ON，必须通过WL施加足够的电流到栅极来导通FETL和FET R。相对低的但更长的电流脉冲然后从BL施加到FET L并流过加热元件24以将非晶相变材料退火到晶体状态。因此，PCM通路孔的电阻状态将变成ON且两个电路块能彼此通讯。
当不使用开关单元时，可以简单地将FET L和FET R关断，从而没有电流能够通过加热元件24。
现在参考图3-4，其示出本发明的基本开关阵列。本发明的开关阵列概念包括连接到使用以上示出的前述概念的开关单元的FET的2个二维网络。图3示出连接到单一开关单元(定义为SWxy)的加热元件24的左手侧的FET L网络。每个单一FET L的端子分别连接到BLx、WLy和SWxy。图4示出连接到单一开关单元(定义为SWxy)的加热元件24的右手侧的FET R网络。每个单一FET R单元的端子分别连接到WLy、SWxy和地。
如果想将SWxy关断，WLy提供足够的电流以导通连接到SWxy的FETL和FET R的栅极(75L和75R)。然后，BLx提供短的高电流脉冲到SWxy加热元件中并使两个PCM通路孔变成非晶。为了使SWxy返回ON，进行相同的操作，但到加热元件的电流脉冲更低更长。因为在此点没有需要的功能，所有其它BL和WL单元可保持关断。
因此，可以看出使用该开关阵列概念可以通过快速可再配置(可编程)功能有效地管理电路系统并控制各区域功能。
尽管这里已经参照具体实施例、特征和方面描述了本发明，应该理解本发明并不因此限于此，但更确切地效用延伸到其它修改、变化、使用和实施例，并因此所有这些其它修改、变化、应用和实施例视为在本发明的精神和范围内。
Claims (20)
1、一种开关单元，包括：
可编程通路孔结构，包括直接与加热元件接触的至少两个相变材料通路孔，所述可编程通路孔结构还包括与所述加热元件的第一部分接触的第一端子、与所述加热元件的第二部分接触的第二端子、与所述至少两个可编程通路孔之一接触的第三端子、以及与所述至少两个可编程通路孔的另一个接触的第四端子；
第一电路块，与所述第三和第四端子之一接触；
第二电路块，与没有接触所述第一电路块的所述第三或第四端子接触；
第一场效应晶体管的源区，与所述第一和第二端子之一接触；以及
第二场效应晶体管的漏区，与没有接触所述第一场效应晶体管的所述源区的所述第一或第二端子接触。
2、如权利要求1所述的开关单元，还包括位于半导体基板的表面上的第一介电层，所述第一介电层具有嵌入其中的导电材料；位于所述第一介电层和所述导电材料的顶上的第二介电层，所述第二介电层包括所述相变材料通路孔之一，所述相变材料通路孔的所述之一具有直接接触所述导电材料的上表面的表面，所述加热元件位于所述第二介电层的上表面上并直接在所述相变材料通路孔的所述之一的顶上；具有另一相变材料通路孔的第三介电层，位于所述加热元件以及所述第二介电层的暴露表面上；以及位于所述另一相变材料通路孔的暴露表面上的图案化扩散阻挡。
3、如权利要求1所述的开关单元，其中每个所述相变材料通路孔包括硫族化物材料或硫族化物合金。
4、如权利要求3所述的开关单元，其中所述硫族化物材料或硫族化物合金是Ge2Sb2Te5和GeSb之一。
5、如权利要求1所述的开关单元，其中所述加热元件是具有100ohm cm或更大的电阻率的氮化物或氧化物。
6、如权利要求5所述的开关单元，其中所述加热元件是TaxSiyNz、CrO2或RuO2，这里x、y和z是从0到1。
7、如权利要求1所述的开关单元，其中所述第一场效应晶体管还包括与位线接触的漏区，并且所述第一场效应晶体管的栅极与写入线接触。
8、如权利要求1所述的开关单元，其中所述第二场效应晶体管还包括接触到地的源区，并且所述第二场效应晶体管的栅极与写入线接触。
9、如权利要求1所述的开关单元，其中所述第一场效应晶体管还包括与位线接触的漏区，且所述第一场效应晶体管的栅极接触写入线，而所述第二场效应晶体管还包括接触地的源区，且所述第二场效应晶体管的栅极与所述写入线接触。
10、一种开关单元阵列，包括：
多个可编程通路孔结构，每个可编程通路孔结构包括直接接触加热元件的至少两个相变材料通路孔，所述可编程通路孔结构还包括与所述加热元件的第一部分接触的第一端子、与所述加热元件的第二部分接触的第二端子、与所述至少两个可编程通路孔之一接触的第三端子、以及与所述至少两个可编程通路孔的另一个接触的第四端子；第一电路块，与所述第三和第四端子之一接触；第二电路块，与没有接触所述第一电路块的所述第三或第四端子接触；第一场效应晶体管的源区，与所述第一和第二端子之一接触；以及第二场效应晶体管的漏区，与没有接触所述第一场效应晶体管的所述源区的第一或第二端子接触。
11、如权利要求10所述的开关单元阵列，其中每个可编程通路孔结构还包括位于半导体基板的表面上的第一介电层，所述第一介电层具有嵌入其中的导电材料；位于所述第一介电层和所述导电材料的顶上的第二介电层，所述第二介电层包括所述相变材料通路孔之一，所述相变材料通路孔的所述之一具有直接接触导电材料的上表面的表面，所述加热元件位于第二介电层的上表面上并直接在所述相变材料通路孔之一的顶上；具有另一相变材料通路孔的第三介电层，该另一相变材料通路孔位于所述加热元件和所述第二介电层的暴露表面上；以及位于所述另一相变材料通路孔的暴露表面上的图案化扩散阻挡。
12、如权利要求10所述的开关单元阵列，其中每个所述相变材料通路孔包括硫族化物材料或硫族化物合金。
13、如权利要求10所述的开关单元阵列，其中每个加热元件是具有100ohm cm或更大的电阻率的氮化物或氧化物。
14、如权利要求13所述的开关单元阵列，其中每个加热元件是TaxSiyNz、CrO2或RuO2，这里x、y和z是从0到1。
15、如权利要求10所述的开关单元阵列，其中每个所述第一场效应晶体管还包括与位线接触的漏区，并且每个所述第一场效应晶体管的栅极与写入线接触。
16、如权利要求10所述的开关单元阵列，其中每个所述第二场效应晶体管还包括接触到地的源区，并且每个所述第二场效应晶体管的栅极与写入线接触。
17、如权利要求10所述的开关单元阵列，其中每个所述第一场效应晶体管还包括与位线接触的漏区，且每个所述第一场效应晶体管的栅极接触写入线，每个所述第二场效应晶体管还包括接触地的源区，且每个所述第二场效应晶体管的栅极与所述写入线接触。
18、一种方法，包括：
提供结构，包括：
至少一个可编程通路孔结构，该结构包括至少两个直接接触加热元件的相变材料通路孔，所述可编程通路孔结构还包括与所述加热元件的第一部分接触的第一端子、与所述加热元件的第二部分接触的第二端子、与所述至少两个可编程通路孔之一接触的第三端子、以及与所述至少两个可编程通路孔的另一个接触的第四端子；第一电路块，与所述第三和第四端子之一接触；第二电路块，与没有接触所述第一电路块的第三或第四端子接触；
第一场效应晶体管的源区，与所述第一和第二端子之一接触，所述第一场效应晶体管的漏区，与位线接触，以及所述第一场效应晶体管的栅极，与写入线接触；以及
第二场效应晶体管的漏区，与没有接触所述第一场效应晶体管的源区的第一或第二端子接触，所述第二场效应晶体管还包括接触到地的源区，且所述第二场效应晶体管的栅极与所述写入线接触；以及
通过所述位线施加电流脉冲，其中所述电流脉冲流过所述加热元件并改变所述至少两个相变材料的起始状态到第二状态。
19、如权利要求18的方法，其中所述起始状态是晶态而所述第二状态是非晶态，且所述电流脉冲熔化和淬火/非晶化所述相变材料通路孔的薄区。
20、如权利要求18的方法，其中所述起始状态是非晶态且所述第二状态是晶态，且所述电流脉冲退火每个所述相变材料通路孔。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/745,811 | 2007-05-08 | ||
| US11/745,811 US7608851B2 (en) | 2007-05-08 | 2007-05-08 | Switch array circuit and system using programmable via structures with phase change materials |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101304040A true CN101304040A (zh) | 2008-11-12 |
| CN101304040B CN101304040B (zh) | 2010-08-11 |
Family
ID=39968699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810091371XA Expired - Fee Related CN101304040B (zh) | 2007-05-08 | 2008-05-08 | 开关单元和开关单元阵列 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7608851B2 (zh) |
| CN (1) | CN101304040B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687309B2 (en) * | 2007-06-28 | 2010-03-30 | International Business Machines Corporation | CMOS-process-compatible programmable via device |
| US7772582B2 (en) * | 2007-07-11 | 2010-08-10 | International Business Machines Corporation | Four-terminal reconfigurable devices |
| US9406877B2 (en) * | 2009-01-09 | 2016-08-02 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| US10186742B2 (en) * | 2013-03-14 | 2019-01-22 | Northrop Grumman Systems Corporation | Phase-change material reconfigurable circuits |
| US10490374B2 (en) | 2014-09-12 | 2019-11-26 | Northrop Grumman Systems Corporation | Phase-change material distributed switch systems |
| US10700270B2 (en) | 2016-06-21 | 2020-06-30 | Northrop Grumman Systems Corporation | PCM switch and method of making the same |
| US11546010B2 (en) | 2021-02-16 | 2023-01-03 | Northrop Grumman Systems Corporation | Hybrid high-speed and high-performance switch system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4682008A (en) * | 1985-03-22 | 1987-07-21 | Jidosha Kiki Co., Ltd. | Self-temperature control type glow plug |
| US6940744B2 (en) * | 2002-10-31 | 2005-09-06 | Unity Semiconductor Corporation | Adaptive programming technique for a re-writable conductive memory device |
| US7589343B2 (en) * | 2002-12-13 | 2009-09-15 | Intel Corporation | Memory and access device and method therefor |
| US7687830B2 (en) * | 2004-09-17 | 2010-03-30 | Ovonyx, Inc. | Phase change memory with ovonic threshold switch |
| US20060097341A1 (en) * | 2004-11-05 | 2006-05-11 | Fabio Pellizzer | Forming phase change memory cell with microtrenches |
| US7646630B2 (en) * | 2004-11-08 | 2010-01-12 | Ovonyx, Inc. | Programmable matrix array with chalcogenide material |
| US7307268B2 (en) * | 2005-01-19 | 2007-12-11 | Sandisk Corporation | Structure and method for biasing phase change memory array for reliable writing |
-
2007
- 2007-05-08 US US11/745,811 patent/US7608851B2/en not_active Expired - Fee Related
-
2008
- 2008-05-08 CN CN200810091371XA patent/CN101304040B/zh not_active Expired - Fee Related
-
2009
- 2009-08-11 US US12/539,508 patent/US20090303786A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN101304040B (zh) | 2010-08-11 |
| US20090303786A1 (en) | 2009-12-10 |
| US7608851B2 (en) | 2009-10-27 |
| US20080277644A1 (en) | 2008-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101304040B (zh) | 开关单元和开关单元阵列 | |
| TW550764B (en) | Low cross-talk electrically programmable resistance cross point memory | |
| US7652278B2 (en) | Programmable via structure and method of fabricating same | |
| US7545667B2 (en) | Programmable via structure for three dimensional integration technology | |
| CN100568569C (zh) | 半导体结构及其制造方法 | |
| CN100481435C (zh) | 可再编程熔丝结构及方法 | |
| US7381611B2 (en) | Multilayered phase change memory | |
| EP1729355A1 (en) | Self-aligned process for manufacturing phase change memory cells | |
| US20060034116A1 (en) | Cross point array cell with series connected semiconductor diode and phase change storage media | |
| CN101383337A (zh) | 可编程相变材料结构及其形成方法 | |
| US11114161B2 (en) | Phase change device configured to modify a plurality of reconfigurable layer regions among a plurality of contacts | |
| WO2020256785A1 (en) | Memory device containing ovonic threshold switch material thermal isolation and method of making the same | |
| CN104464816B (zh) | 单次可编程记忆体及其操作方法和编程方法以及电子系统 | |
| KR20100069484A (ko) | 상변화층을 포함하는 비휘발성 프로그래머블 소자 및 그 제조 방법 | |
| US8575008B2 (en) | Post-fabrication self-aligned initialization of integrated devices | |
| Yuan et al. | The enhanced performance of a Si–As–Se ovonic threshold switching selector | |
| TW201709367A (zh) | 用於低功率非揮發絲切換器的熱管理結構 | |
| EP3327724B1 (en) | Circuit and system of using junction diode as program selector for one-time programmable devices | |
| KR101159704B1 (ko) | 상변화층을 포함하는 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법 | |
| WO2023168696A1 (en) | Three-dimensional memory device and method of manufacturing thereof | |
| WO2023108406A1 (en) | Memory device and layout of the same | |
| CN112840459B (zh) | 相变存储器单元结构及其制造方法 | |
| Gaillardon et al. | Innovative Structures for Routing and Configuration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171208 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171208 Address after: American New York Patentee after: Core USA second LLC Address before: New York grams of Armand Patentee before: International Business Machines Corp. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100811 Termination date: 20210508 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |