CN101303682A - 通过pci总线传输数据的装置、代理访问装置及方法 - Google Patents
通过pci总线传输数据的装置、代理访问装置及方法 Download PDFInfo
- Publication number
- CN101303682A CN101303682A CNA2008101156149A CN200810115614A CN101303682A CN 101303682 A CN101303682 A CN 101303682A CN A2008101156149 A CNA2008101156149 A CN A2008101156149A CN 200810115614 A CN200810115614 A CN 200810115614A CN 101303682 A CN101303682 A CN 101303682A
- Authority
- CN
- China
- Prior art keywords
- data
- pci
- control cpu
- operator scheme
- storage location
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
本发明公开了通过PCI总线传输数据的装置、代理访问装置及方法。本发明所提供的技术方案中,通过代理访问装置与PCI设备之间采用DWORD操作模式交互,并与控制CPU所连接的内存单元采用BURST操作模式交互;同时,内存单元用于保存控制CPU和PCI设备之间传输的数据,代替控制CPU使用PCI总线,提高了控制CPU与PCI设备之间数据传输的效率,提高了PCI总线的利用效率,解放了控制CPU,从而提高了整个设备系统的性能。
Description
技术领域
本发明涉及PCI总线技术,尤指一种通过PCI总线传输数据的装置、代理访问装置及方法。
背景技术
PCI总线是一种目前广泛用于各类网络产品中的标准总线。PCI总线具有带宽较大、功耗低、操作方便等特点,用于连接控制中央处理器(CPU)和PCI设备。
PCI总线的基本读/写操作可以分为双字(DWORD)操作和连续多次突发(BURST)操作两种模式。PCI设备一般都支持DWORD操作模式,DWORD模式就是每次只能传输2个word,1个word等于2个byte。也就是说,DWORD模式每次只能传输4个byte,并且每次传输都需要重新协商总线,浪费大量的时间用于协商总线而不是数据传输。相比较而言,BURST操作模式由于可以在一次申请占用总线后连续传输多次数据,因而比DWORD操作模式具有更高的效率。
在实际的应用中,业界普遍大量使用的芯片,如Ezchip的NP-1x,NP-2x等PCI设备都支持DWORD操作模式,而不支持BURST操作模式。这类PCI设备在与控制CPU进行数据交互时,就只能采用DWORD操作模式。例如图1所示,控制CPU通过桥片单元与仅支持DWORD的PCI设备NP相连。其中,桥片单元主要用于与CPU高速前端总线的接口,实现外部设备的连接以及内存的多源访问控制。对控制CPU、内存以及外部设备来说是透明的。由于NP不支持PCI BURST操作模式,在进行路由表项下发、表项老化消息上报功能时,控制CPU只能通过桥片单元采用DWORD操作模式,一个字(32Bits)一个字(32Bits)的执行读写操作。同时,由于控制CPU工作分配的要求是,控制CPU执行PCI操作指令的占用系统时间不能超过50%,PCI总线有一半的时间处于空闲状态。
由此可见,PCI总线的利用效率不高,不利于控制CPU与PCI设备之间数据的高效传输。
发明内容
有鉴于此,本发明提供了一种通过PCI总线传输数据的装置、代理访问装置及方法,应用本发明所提供的装置,能够提高控制CPU与仅支持DWORD操作模式的PCI设备之间的数据传输效率。
一种通过PCI总线传输数据的装置,包括控制CPU、桥片单元和支持双字DWORD操作模式而不支持连续多次突发BURST操作模式的PCI设备,进一步包括支持BURST操作模式的代理访问装置、以及通过桥片单元与所述控制CPU连接的内存单元;
所述代理访问装置通过PCI总线与所述PCI设备连接,采用DWORD操作模式与所述PCI设备进行数据传输;通过所述桥片单元实现与所述内存单元的PCI连接,采用BURST操作模式对所述内存单元执行读写操作,实现与内存单元连接的控制CPU之间的数据传输。
一种代理访问装置,该代理访问装置包括处理单元和PCI接口单元;
所述处理单元,用于通过所述PCI接口单元,采用双字DWORD操作模式与所述PCI设备进行数据传输;并通过所述PCI接口单元,采用BURST操作模式对控制CPU所连接的内存单元执行读写操作,实现与控制CPU之间的数据传输;
所述PCI接口单元,用于实现PCI总线的接口。
一种通过PCI总线传输数据的方法,应用于支持DWORD操作模式而不支持连续多次突发BURST操作模式的PCI设备,该方法包括:
控制CPU将需要发送至PCI设备的数据保存至自身的内存单元;
代理访问装置采用BURST操作模式从所述内存单元读取需要发送至所述PCI设备的数据;将所读取的数据通过DWORD操作模式发送至所述PCI设备。
一种通过PCI总线传输数据的方法,应用于支持DWORD操作模式而不支持连续多次突发BURST操作模式的PCI设备,该方法包括:
代理访问装置采用DWORD操作模式从所述PCI设备读取需要发送至所述控制CPU的数据;并采用BURST操作模式将所读取的数据写入所述控制CPU所连接的内存单元;
所述控制CPU从所连接的内存单元中读取所述PCI设备发送给自身的数据。
本发明所提供的技术方案中,通过代理访问装置与所述PCI设备之间采用DWORD操作模式交互,并与控制CPU所连接的内存单元采用BURST操作模式交互;同时,内存单元用于保存控制CPU和PCI设备之间传输的数据,代替控制CPU使用PCI总线,提高了控制CPU与PCI设备之间数据传输的效率,提高了PCI总线的利用效率,解放了控制CPU,从而提高了整个设备系统的性能。
附图说明
图1为现有技术中通过PCI总线传输数据的装置结构图;
图2为本发明通过PCI总线传输数据的装置结构图;
图3为本发明中代理访问装置的结构图;
图4为本发明中控制CPU向PCI设备传输数据的方法流程图;
图5为本发明中PCI设备向控制CPU传输数据的方法流程图。
具体实施方式
为了更加高效的传输控制CPU和PCI设备之间的数据,本发明在控制CPU和仅支持DWORD操作模式的PCI设备之间接入一支持PCI BURST操作模式的代理访问装置,同时利用控制CPU所连接的内存单元,来提高PCI总线的利用效率,加速控制CPU和PCI设备之间的数据传输速度。
其中,代理访问装置与所述PCI设备之间采用DWORD操作模式交互,与控制CPU所连接的内存单元采用BURST操作模式交互。内存单元用于保存控制CPU和PCI设备之间传输的数据,代替控制CPU使用PCI总线。
具体可参见如图2所示的装置结构图。该装置包括控制CPU、桥片单元和支持DWORD操作模式而不支持BURST操作模式的PCI设备,以及支持BURST操作模式的代理访问装置、和通过桥片单元与所述控制CPU连接的内存单元。其中,所述代理访问装置通过PCI总线与所述PCI设备连接,采用DWORD操作模式与所述PCI设备进行数据传输;通过所述桥片单元实现与所述内存单元的PCI连接,采用BURST操作模式对所述内存单元执行读写操作,实现与内存单元连接的控制CPU之间的数据传输。
当控制CPU向PCI设备传输数据时,控制CPU,将需要发送至所述PCI设备的数据写入所述内存单元。代理访问装置,采用PCI BURST操作模式从所述内存单元读取需要发送至所述PCI设备的数据,并将所读取的数据采用PCI DWORD操作模式发送至所述PCI设备。
当PCI设备向控制CPU传输数据时,代理访问装置,采用PCI DWORD操作模式从所述PCI设备读取需要发送至所述控制CPU的数据;将所读取的数据采用PCI BURST操作模式写入所述内存单元;所述控制CPU,用于从所述内存单元读取所述PCI设备发送给自身的数据。
现以一个应用示例对本发明的技术效果进行说明。通常,在传输32个字节时,采用DWORD操作模式大约需要40个周期,采用BURST操作模式时大约需要12个周期。在现有技术中,由于控制CPU与PCI设备之间采用DWORD,并且控制CPU仅花50%的时间在PCI总线上。因此,现有技术传输32个字节需要80个周期。这里的周期指的是PCI总线的时钟周期。
而在本发明的技术方案中,PCI设备与代理访问装置采用DWORD,传输32个字节需要40个周期;代理访问装置与控制CPU的内存采用BURST操作模式,传输32个字节需要12个周期。可见,采用本发明的技术方案,PCI设备和控制CPU的内存单元之间传输32个字节仅需要52个周期,而控制CPU与内存单元之间的是高速连接,占用时间很少,如果换算成PCI时钟仅1-2个PCI时钟周期。可见,本发明的技术能够提高PCI总线的利用效率,加速控制CPU和PCI设备之间的数据传输速度。同时,代理访问装置代替控制CPU使用PCI总线,使得控制CPU在传输大量数据时几乎不用对PCI总线进行操作,解放了控制CPU,提高了控制CPU的系统性能。
另外参见图3,图3为本发明所提供的代理访问装置的结构图。该装置具体可以包括:处理单元和PCI接口单元。其中,所述处理单元,用于通过所述PCI接口单元,采用双字DWORD操作模式与所述PCI设备进行数据传输;并通过所述PCI接口单元,采用BURST操作模式对控制CPU所连接的内存单元执行读写操作,实现与控制CPU之间的数据传输;所述PCI接口单元,用于实现PCI总线的接口。
更具体的,处理单元中可以包括控制单元、执行单元和存储单元。其中,所述控制单元,主要用于通过所述PCI接口单元,采用DWORD操作模式与所述PCI设备进行数据传输,并根据所传输的数据对所述存储单元执行读写操作。所述执行单元,主要用于通过所述PCI接口单元,采用BURST操作模式对控制CPU所连接的内存单元执行读写操作,并根据读写的数据对所述存储单元执行读写操作。所述存储单元,用于保存数据。存储单元可以是FIFO、RAM等,不对其具体的形式进行限定。
当控制CPU向PCI设备传输数据时,所述执行单元,用于通过所述PCI接口单元从控制CPU所连接的内存单元读取所述控制CPU需要发送至PCI设备的数据,保存至所述存储单元;所述控制单元,用于将所述存储单元中保存的需要发送至所述PCI设备的数据,通过PCI接口单元发送至所述PCI设备。
其中,所述执行单元可以根据所述控制CPU下发的指令,从所述控制CPU连接内存单元的预定位置读取所述控制CPU需要发送至PCI设备的数据。这里,控制CPU可以在内存单元中开辟一块存储空间用于存储需要下发至PCI设备的数据,并预先告知执行单元。这样,执行单元就可以根据控制CPU下发的指令,直接在预先协商确定控制CPU在内存单元中进行数据的读取。这样操作的好处在于,不但可以简化控制CPU下发的命令,也可以简化执行单元的功能,加快处理速度。控制单元在将所述数据发送至所述PCI设备后,通知所述控制CPU当前操作完成。具体通知的方式可以是通过PCI接口单元发送消息通知,也可以不通过PCI接口单元直接向CPU发送中断信号。
当PCI设备向控制CPU传输数据时,所述控制单元,主要通过所述PCI接口单元从PCI设备读取所述PCI设备需要发送至控制CPU的数据,保存至所述存储单元。所述执行单元,主要将所述存储单元中保存的发送至所述控制CPU的数据,通过所述PCI接口单元发送至所述控制CPU连接的内存单元,供所述控制CPU读取。
这里,所述控制单元可以根据所述控制CPU下发的指令,从所述PCI设备读取所述PCI设备需要发送至控制单元的数据。也可以周期性的访问PCI设备,在PCI设备存在需要上送控制CPU的数据时,从PCI设备中读取所述数据。执行单元可以在将所述PCI设备的数据发送至控制CPU所连接的内存单元后,通知所述控制CPU当前操作完成。具体通知的方式可以是通过PCI接口单元发送消息通知,也可以不通过PCI接口单元直接向CPU发送中断信号。这里,执行单元也可以按照预先设定的位置将从存储单元中读取出的数据保存至内存单元,供控制CPU读取,以减少通知消息的复杂度,加快处理进度。
另外,目前的一些PCI设备功能单一,通常按照给定的指令执行相应的操作,例如NP。这里,代理访问装置中的控制单元相当于代替了原来的控制CPU与PCI设备进行交互。因此,控制CPU可以在初始化阶段将指导控制单元进行操作的任务指令下发至控制单元。然后,在具体处理的过程中,控制单元则可以根据任务指令来完成与PCI设备之间的数据传输。例如,在写入前采用PCI DWORD方式检测所述PCI设备的内部寄存器状态,在状态允许的情况下,执行写入操作;以及在写入后,检测所述PCI设备内部特定寄存器状态,确保数据写入成功。
进而,更具体的,控制单元可以由操作单元和任务列表单元组成。任务列表单元,用于保存所述控制CPU在初始化下发的任务指令。这里任务指令用于指导操作单元与PCI设备进行数据交换的操作方式。操作单元,用于根据所述任务列表单元中任务指令指示的操作方式,执行与所述PCI设备之间的数据传输。
本发明所提供了代理访问装置可以在FPGA上实现,在FPGA上实现DWORD操作模式以及BURST操作模式。
以上描述的本发明装置的结构,以下描述PCI设备和控制CPU之间具体的数据传输过程,包括:控制CPU向PCI设备传输数据以及PCI设备向控制CPU传输数据。现针对这两类数据传输,分别列举实施例对本发明的技术方案进行详细说明。
参见图4,图4描述的是控制CPU向PCI设备传输数据的技术方案。在本发明技术方案的描述中,如无特别说明PCI设备指的是仅支持DWORD操作模式的PCI设备。
在步骤401中,控制CPU将需要发送至PCI设备的数据保存至自身的内存单元。
例如,当PCI设备为NP时,控制CPU向NP下发路由转发表项。
在控制CPU将需要发送的数据保存至内存单元之后,可以向代理访问装置下发指令,通知代理访问装置从自身所连接的内存单元中取出发送至PCI设备的数据。之后,控制CPU则无需再处理发送数据的操作,由代理访问装置执行将数据从内存单元中取出,并发送至PCI设备的操作。
在步骤402中,代理访问装置采用PCI BURST操作模式从所述内存单元读取需要发送至所述PCI设备的数据。
具体的,如图3所示,可以由代理访问装置中的执行单元执行从内存单元中读取数据的操作。执行单元可以根据指令从内存单元预先设定的存储空间中取出数据,并保存至存储单元。
在步骤403中,代理访问装置将所读取的数据通过PCI DWORD操作模式发送至所述PCI设备。
如图3所示,可以由代理访问装置中的控制单元执行从存储单元中读取数据,并发送至PCI设备的操作。控制单元可以在检测到存储单元中保存了执行单元取出的数据之后,就可以将其中保存的数据发送至PCI设备。具体的在控制单元包括操作单元和任务列表单元时,操作单元可以根据任务列表单元中保存任务指令定义的操作模式,将数据发送至PCI设备。任务指令可以由控制CPU在装置初始化写入任务列表单元。
在步骤404中,代理访问装置在将所述控制CPU的数据发送给所述PCI设备后,通知所述控制CPU当前操作完成。
如图3所示,可以由代理访问装置中的操作单元执行上述通知操作。具体的通知方式为:由操作单元通过PCI接口单元发送通知消息至控制CPU;操作单元也可以不通过PCI接口单元,直接通过中断信号通知控制CPU。
另外,参见图5,图5为本实施例中PCI设备向控制CPU传输数据的流程图。具体介绍如下:
在步骤501中,代理访问装置采用PCI DWORD操作模式从所述PCI设备读取需要发送至所述控制CPU的数据。
例如,当PCI设备为NP时,控制CPU从PCI设备中读取老化消息。
在图3所示的代理访问装置中,可以由代理访问装置中的控制单元执行从PCI设备中读取数据的操作,并将所读取的数据保存至代理访问装置中的存储单元。控制单元可以根据控制CPU下发的任务指令执行从PCI设备中读取数据的操作;也可以周期性访问PCI设备,在PCI设备存在上报给控制CPU的数据时,执行从PCI设备中读取数据的操作。控制单元具体执行的方式,可以根据控制CPU在初始化下发任务指令来执行。
在步骤502中,代理访问装置采用PCI BURST操作模式将所读取的数据写入所述控制CPU所连接的内存单元。
同样,如图3所示,可以由代理访问装置中的执行单元执行从存储单元中读取数据,并写入内存单元中预先设定的位置。
在步骤503中,代理访问装置在将所读取的数据写入所述控制CPU所连接的内存单元之后,通知所述控制CPU当前操作完成。
如图3所示,可以由代理访问装置中的执行单元执行通知操作。具体的通知方式为:由执行单元通过PCI接口单元发送通知消息至控制CPU;执行单元也可以不通过PCI接口单元,直接通过中断信号通知控制CPU。
在步骤504中,控制CPU收到通知后,从所连接的内存单元中读取所述PCI设备发送给自身的数据。
这里,控制CPU在收到执行单元的通知后,到预先指定的位置就可以读取到PCI设备发送的消息。控制CPU可以在自身需要处理这些数据时,从内存单元中读取。
另外,需要注意的是,本发明的技术方案既可以用于传输PCI设备与控制CPU之间的大批量数据时,也可以用来传输PCI设备与控制CPU之间的小部分数据。
在本发明的技术方案中,通过代理访问装置与所述PCI设备之间采用DWORD操作模式交互,并与控制CPU所连接的内存单元采用BURST操作模式交互;同时内存单元用于保存控制CPU和PCI设备之间传输的数据,代替控制CPU使用PCI总线,提高了控制CPU与PCI设备之间数据传输的效率,同时也提高了PCI总线的利用效率,解放了控制CPU,从而提高了整个设备系统的性能。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (12)
1、一种通过PCI总线传输数据的装置,包括控制CPU、桥片单元和支持双字DWORD操作模式而不支持连续多次突发BURST操作模式的PCI设备,其特征在于,进一步包括支持BURST操作模式的代理访问装置、以及通过桥片单元与所述控制CPU连接的内存单元;
所述代理访问装置通过PCI总线与所述PCI设备连接,采用DWORD操作模式与所述PCI设备进行数据传输;通过所述桥片单元实现与所述内存单元的PCI连接,采用BURST操作模式对所述内存单元执行读写操作,实现与内存单元连接的控制CPU之间的数据传输。
2、根据权利要求1所示的装置,其特征在于,
所述控制CPU,用于将需要发送至所述PCI设备的数据写入所述内存单元;
所述代理访问装置,用于采用BURST操作模式从所述内存单元读取需要发送至所述PCI设备的数据,并将所读取的数据采用DWORD操作模式发送至所述PCI设备。
3、根据权利要求1所述的装置,其特征在于,
所述代理访问装置,用于采用DWORD操作模式从所述PCI设备读取需要发送至所述控制CPU的数据;将所读取的数据采用BURST操作模式写入所述内存单元;
所述控制CPU,用于从所述内存单元读取所述PCI设备发送给自身的数据。
4、一种代理访问装置,其特征在于,该代理访问装置包括处理单元和PCI接口单元;
所述处理单元,用于通过所述PCI接口单元,采用双字DWORD操作模式与所述PCI设备进行数据传输;并通过所述PCI接口单元,采用BURST操作模式对控制CPU所连接的内存单元执行读写操作,实现与控制CPU之间的数据传输;
所述PCI接口单元,用于实现PCI总线的接口。
5、根据权利要求4所述的代理访问装置,其特征在于,所述处理单元包括控制单元、执行单元和存储单元;
所述控制单元,用于通过所述PCI接口单元,采用DWORD操作模式与所述PCI设备进行数据传输,并根据所传输的数据对所述存储单元执行读写操作;
所述执行单元,用于通过所述PCI接口单元,采用BURST操作模式对控制CPU所连接的内存单元执行读写操作,并根据读写的数据对所述存储单元执行读写操作;
所述存储单元,用于保存数据。
6、根据权利要求5所述的代理访问装置,其特征在于,
所述执行单元,用于通过所述PCI接口单元从控制CPU所连接的内存单元读取所述控制CPU需要发送至PCI设备的数据,保存至所述存储单元;
所述控制单元,用于将所述存储单元中保存的需要发送至所述PCI设备的数据,通过PCI接口单元发送至所述PCI设备。
7、根据权利要求6所述的代理访问装置,其特征在于,
所述执行单元,用于根据所述控制CPU下发的指令,从所述控制CPU连接内存单元的预定位置读取所述控制CPU需要发送至PCI设备的数据;
所述控制单元,进一步用于将所述数据发送至所述PCI设备后,通知所述控制CPU当前操作完成。
8、根据权利要求5所述的代理访问装置,其特征在于,
所述控制单元,用于通过所述PCI接口单元从PCI设备读取所述PCI设备需要发送至控制CPU的数据,保存至所述存储单元;
所述执行单元,用于将所述存储单元中保存的发送至所述控制CPU的数据,通过所述PCI接口单元发送至所述控制CPU连接的内存单元,供所述控制CPU读取。
9、根据权利要求8所述的代理访问装置,其特征在于,
所述控制单元,用于根据所述控制CPU下发的指令,从所述PCI设备读取所述PCI设备需要发送至控制单元的数据;
所述执行单元,进一步用于将所述PCI设备的数据发送至控制CPU所连接的内存单元后,通知所述控制CPU当前操作完成。
10、根据权利要求5至9中任一权利要求所述的代理访问装置,其特征在于,所述控制单元包括操作单元和任务列表单元;
所述任务列表单元,用于保存所述控制CPU在初始化下发的任务指令;
所述操作单元,用于根据所述任务列表单元中任务指令指示的操作方式,执行与所述PCI设备之间的数据传输。
11、一种通过PCI总线传输数据的方法,其特征在于,应用于支持DWORD操作模式而不支持连续多次突发BURST操作模式的PCI设备,该方法包括:
控制CPU将需要发送至PCI设备的数据保存至自身的内存单元;
代理访问装置采用BURST操作模式从所述内存单元读取需要发送至所述PCI设备的数据;将所读取的数据通过DWORD操作模式发送至所述PCI设备。
12、一种通过PCI总线传输数据的方法,其特征在于,应用于支持DWORD操作模式而不支持连续多次突发BURST操作模式的PCI设备,该方法包括:
代理访问装置采用DWORD操作模式从所述PCI设备读取需要发送至所述控制CPU的数据;并采用BURST操作模式将所读取的数据写入所述控制CPU所连接的内存单元;
所述控制CPU从所连接的内存单元中读取所述PCI设备发送给自身的数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008101156149A CN101303682A (zh) | 2008-06-25 | 2008-06-25 | 通过pci总线传输数据的装置、代理访问装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008101156149A CN101303682A (zh) | 2008-06-25 | 2008-06-25 | 通过pci总线传输数据的装置、代理访问装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101303682A true CN101303682A (zh) | 2008-11-12 |
Family
ID=40113591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008101156149A Pending CN101303682A (zh) | 2008-06-25 | 2008-06-25 | 通过pci总线传输数据的装置、代理访问装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101303682A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106557442A (zh) * | 2015-09-28 | 2017-04-05 | 北京兆易创新科技股份有限公司 | 一种芯片系统 |
CN108228503A (zh) * | 2016-12-15 | 2018-06-29 | 深圳市中兴微电子技术有限公司 | 一种防止总线死锁的方法及装置 |
-
2008
- 2008-06-25 CN CNA2008101156149A patent/CN101303682A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106557442A (zh) * | 2015-09-28 | 2017-04-05 | 北京兆易创新科技股份有限公司 | 一种芯片系统 |
CN106557442B (zh) * | 2015-09-28 | 2019-05-21 | 北京兆易创新科技股份有限公司 | 一种芯片系统 |
CN108228503A (zh) * | 2016-12-15 | 2018-06-29 | 深圳市中兴微电子技术有限公司 | 一种防止总线死锁的方法及装置 |
CN108228503B (zh) * | 2016-12-15 | 2020-11-10 | 深圳市中兴微电子技术有限公司 | 一种防止总线死锁的方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10831507B2 (en) | Configuration load of a reconfigurable data processor | |
CN100568211C (zh) | 用可编程器件实现访问多个i2c从器件的方法及装置 | |
JP4763405B2 (ja) | データ・フロー・アプリケーションのためのネットワーク・オン・チップ半自動通信アーキテクチャ | |
CN104794100A (zh) | 基于片上网络的异构多核处理系统 | |
CN105549916A (zh) | PCIe固态硬盘控制器、基于PCIe的存储系统及其数据读写方法 | |
CN106155960A (zh) | 基于gpio握手和edma的uart串口通信方法 | |
KR20110000741A (ko) | 멀티코어 처리 시스템 | |
CN112214445B (zh) | RapidIO交换网络数据速率可重配置硬件电路 | |
CN114647602B (zh) | 一种跨芯片访问控制的方法、装置、设备及介质 | |
CN106168934B (zh) | 一种数据传输方法及装置 | |
CN110209606A (zh) | 一种基于PCIe的多接口存储设备的控制方法 | |
CN103222286B (zh) | 路由交换装置、网络交换系统和路由交换方法 | |
CN102750245B (zh) | 报文接收方法、报文接收模块、装置及系统 | |
US9117034B2 (en) | Data processing apparatus, computation device, control method for data processing apparatus | |
JPWO2008126471A1 (ja) | 半導体集積回路およびその試験方法 | |
CN101303682A (zh) | 通过pci总线传输数据的装置、代理访问装置及方法 | |
CN105763488A (zh) | 数据中心汇聚核心交换机及其背板 | |
GB2377138A (en) | Ring Bus Structure For System On Chip Integrated Circuits | |
CN103885900A (zh) | 数据访问处理方法、PCIe设备和用户设备 | |
CN102355394A (zh) | 针对多路can总线进行数据传输控制的方法及装置 | |
CN116414767B (zh) | 一种对基于axi协议乱序响应的重排序方法及系统 | |
JP2009282917A (ja) | サーバ間通信機構及びコンピュータシステム | |
CN101087256A (zh) | 报文传输方法、系统及端设备处理器 | |
CN101814011A (zh) | Usb主机控制器以及用于usb主机控制器的控制方法 | |
CN101194235A (zh) | 存储器控制装置及存储器控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081112 |