CN101296068B - 数字同步化接收装置及其讯号处理方法 - Google Patents
数字同步化接收装置及其讯号处理方法 Download PDFInfo
- Publication number
- CN101296068B CN101296068B CN2007101010693A CN200710101069A CN101296068B CN 101296068 B CN101296068 B CN 101296068B CN 2007101010693 A CN2007101010693 A CN 2007101010693A CN 200710101069 A CN200710101069 A CN 200710101069A CN 101296068 B CN101296068 B CN 101296068B
- Authority
- CN
- China
- Prior art keywords
- digital
- signal
- clock
- circuit
- numeral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
一种数字同步化接收装置及其讯号处理方法,其可接收传送机所传送的数据,该传送机与该数字同步化接收装置分属于第一与第二时钟域。该数字同步化接收装置利用数字方式进行同步化,以避免现有技术的模拟解决方案的问题,并同时解决干扰消除的同步化的问题。
Description
技术领域
本发明涉及通讯系统,特别是涉及通讯系统的接收机架构。
背景技术
在通讯系统中,传送机与接收机所使用的时钟常会有快慢的差异,亦即,传送机与接收机分别属于不同的时钟域(clock domain)。因此,通讯系统需要同步化(synchronization)的机制,来将传送机与接收机两者的时钟调整为一致,如此才能正确地传收数据。
在现有技术中,是使用回路时序(loop timing)的方式来进行同步化。在回路时序的作法中,接收机会依据其所接收的讯号,估计出因接收机与传送机时钟速度不同所造成讯号上的时序误差(timing error),再将此估计的时序误差回馈给接收机的时钟源(clock source,如振荡器),直接调整时钟源的速度,使其与传送机的时钟速度一致,实现同步化。然而,此种模拟的解决方案有其缺点。亦即,直接调整接收机的时钟源的速度,容易造成其产生的时钟不均匀。就一段较长时间来观察,接收机的时钟速度(平均每秒产生的时钟数)也许会与传送机一致,但细看每个个别的时钟,其持续时间(duration)则长短不均。接收机的时钟不均匀会造成其讯号取样上的误差,连带使数据的接收产生错误。
另一方面,接收机在接收数据时,同时会收到干扰,而在进行干扰消除时,也会涉及同步化的问题。例如,在全双工(full duplex)通讯系统中,由于在同一通道(channel)中,传送与接收是同时进行,因而我方接收机除了会收到对方传送机所传送的数据外,还会收到因我方传送机本身的传送数据而产生的回音(echo)。再如,在多信道通讯系统中,我方接收机除了会收到同一通道的对方传送机传送的数据外,还会收到因另一通道的传送机的传送数据而产生的串音(cross talk)。在消除回音或串音时,通常是利用回音消除器(echocanceller)或串音消除器(cross talk canceller)来模拟出回音或串音,再从接收机所接收的讯号中扣除。然而,由于这些消除器皆是依据某一传送机所传送的数据来进行仿真,而该传送机可能与接收机属于不同时钟域,因此所模拟的回音或串音也可能会与接收机所接收的讯号属于不同时钟域。所以,在进行回音或串音的扣除前,亦需要进行同步化。
发明内容
有鉴于此,本发明的一目的,在于提供一种接收装置及其讯号处理方法,可利用数字方式进行同步化,以避免现有技术的模拟解决方案的问题。
本发明的一目的,在于提供一种接收装置及其讯号处理方法,可解决干扰消除的同步化的问题。
本发明的一种操作于一第二时钟域的接收装置,接收操作于一第一时钟域的一第一传送机所传送的数据,该接收装置包含:一消除讯号产生电路,用以依据一数字传送讯号以产生一数字消除讯号,其中该数字传送讯号对应于一第二传送机所传送的数据,该数字消除讯号对应于一数字接收讯号中的一干扰讯号,该干扰讯号对应于该数字传送讯号;以及一等化及消除电路,用以接收该数字接收讯号,该数字接收讯号属于该第二时钟域且对应于该第一传送机所传送的数据,该等化及消除电路对该数字接收讯号执行一时钟域转换,以及对该数字接收讯号执行一信道等化,该等化及消除电路还依据该数字消除讯号,对该数字接收讯号执行一数字式干扰消除。
本发明的一种应用于接收机的讯号处理方法,该接收机接收一第一传送机所传送的数据,该第一传送机属于一第一时钟域,该接收机属于一第二时钟域,该方法包含:接收一数字接收讯号,该数字接收讯号属于该第二时钟域且对应于该第一传送机所传送的数据;以数字方式执行一时钟域转换,使该数字接收讯号转换为该第一时钟域;对该数字接收讯号执行一信道等化;依据一数字传送讯号以产生一数字消除讯号,其中该数字传送讯号对应于一第二传送机所传送的数据,该数字消除讯号对应于该数字接收讯号中的一干扰讯号,该干扰讯号对应于该数字传送讯号;以及依据该数字消除讯号,对该数字接收讯号执行一数字式干扰消除。
附图说明
图1为依据本发明的一实施例,示出了一多信道全双工通讯系统的示意图。
图2为图1的数字同步化接收装置的一较佳实施例的方块图。
图3为本发明的数字同步化接收装置的第一实施例的方块图。
图4为本发明的数字同步化接收装置的第二实施例的方块图。
图5为本发明的数字同步化接收装置的第三实施例的方块图。
图6为本发明的数字同步化接收装置的第四实施例的方块图。
图7为本发明的数字同步化接收装置的第五实施例的方块图。
图8为本发明的数字同步化接收装置的第六实施例的方块图。
图9为本发明的数字同步化接收装置的第七实施例的方块图。
图10为本发明的数字同步化接收装置的第八实施例的方块图。
图11为本发明的数字同步化接收装置的第九实施例的方块图。
图12为本发明的数字同步化接收装置的第十实施例的方块图。
图13为本发明的数字同步化接收装置的第十一实施例的方块图。
图14为本发明的数字同步化接收装置的第十二实施例的方块图。
图15为本发明的数字同步化接收装置的第十三实施例的方块图。
图16为本发明的数字同步化接收装置的第十四实施例的方块图。
图17为本发明的数字同步化接收装置的第十五实施例的方块图。
图18为本发明的数字同步化接收装置的第十六实施例的方块图。
图19为本发明的用于接收机的讯号处理方法的一较佳实施例的流程图。
附图符号说明
1:接收机 2、3、4、5:传送机
10:模拟前端电路 20、30:数字同步化接收装置
21:等化及消除电路
211、214、221、223、224、225a、225b、225c:数字内插器
212:通道等化器 213、216、217、218、26:加法器
215:分数间隔均衡器 22、27:消除讯号产生电路
222:消除器 226:回音消除器
227a、227b、227c:近端串音消除器
228a、228b、228c:远程串音消除器
2241、2242:取样维持单元225:加法电路
23:时序误差检测器 24:数字内插系数产生电路
25:切割器
1901~1907:本发明的讯号处理方法的一较佳实施例流程
具体实施方式
图1是依据本发明的一实施例,其示出了一多信道全双工通讯系统的示意图,其中,该通讯系统具有信道A与信道B(为简化起见,以两个信道为例),各信道两端分属于第一时钟域与第二时钟域,且分别具有传送机与接收机。本发明的具有干扰消除功能的数字同步化接收装置20位于信道B的接收机1中,接收机1还包含一模拟前端电路(analog front end)10,可接收传送机2经由信道B所传送的数据。此外,模拟前端电路10还会接收到各种干扰,包括同属通道B的传送机3的传送数据所产生的回音、属通道A的传送机4的传送数据所产生的近端串音(near-end cross talk,因传送机4与接收机1同属第二时钟域,故为近端)及属通道A的传送机5的传送数据所产生的远程串音(far-end cross talk,因传送机5与接收机1分属不同时钟域,故为远程)。模拟前端电路10会将所接收的模拟讯号(包含数据及各种干扰)转换成数字接收讯号,送至数字同步化接收装置20进行处理。
图2为图1的数字同步化接收装置20的一较佳实施例的方块图,其中,接收装置20包含一等化及消除电路21以及一消除讯号产生电路22。该等化及消除电路21可接收模拟前端电路10所输出的数字接收讯号,并以数字方式执行时钟域转换,使数字接收讯号从第二时钟域转换为第一时钟域。等化及消除电路21还会执行一通道等化,以消除数据在信道传输时所产生的通道响应(channel response)。消除讯号产生电路22可依据一数字传送讯号,产生一数字消除讯号送至等化及消除电路21,以执行一干扰消除。该数字传送讯号为图1的传送机3、传送机4或传送机5所传送的数据,该数字消除讯号对应于数字接收讯号中的一干扰讯号,而该干扰讯号对应于该数字传送讯号。例如,若干扰讯号包括有回音(即,该数字传送讯号包括有传送机3所传送的数据),则消除讯号产生电路22所产生出数字消除讯号将包括有相对于该回音的成分;若干扰讯号包括有近端串音(即,该数字传送讯号包括有传送机4所传送的数据),则数字消除讯号将包括有相对于该近端串音的成分;若干扰讯号包括有远程串音(即,该数字传送讯号包括有传送机5所传送的数据),数字消除讯号将包括有相对于该近端串音的成分。
等化及消除电路21依据消除讯号产生电路22产生的数字消除讯号,对数字接收讯号执行一数字式干扰消除,例如,将数字接收讯号减去数字消除讯号,以消除干扰。在执行该数字式干扰消除时,须先确定数字接收讯号与数字消除讯号属于相同的时钟域。因此,消除讯号产生电路22依据数字传送讯号原属于哪个时钟域以及等化及消除电路21执行数字式干扰消除的时间点(亦即,在执行数字接收讯号的第二至第一时钟域转换之前或之后),来产生与数字接收讯号相同时钟域的数字消除讯号。以下分为三种情形叙述:
(1)若数字传送讯号属于第二时钟域(如前述的回音及近端串音)且若等化及消除电路21在执行时钟域转换(即,第二时钟域转换为第一时钟域)之后才执行数字式干扰消除,此时数字接收讯号已转换为第一时钟域,因此消除讯号产生电路22亦会执行第二至第一时钟域转换,使所产生的数字消除讯号亦属于第一时钟域,如此等化及消除电路21才能顺利执行数字消除。
(2)若数字传送讯号属于第二时钟域且若等化及消除电路21在执行第二至第一时钟域转换之前就执行数字式干扰消除,此时数字接收讯号尚属于第二时钟域,因此消除讯号产生电路22则直接依据数字传送讯号,产生属于第二时钟域的数字消除讯号。
(3)若数字传送讯号属于第一时钟域(如前述的远程串音)且若等化及消除电路21在执行时钟域转换之后才执行数字式干扰消除,此时数字接收讯号已转换为第一时钟域,因此消除讯号产生电路22不需执行时钟域转换,直接依据数字传送讯号,产生属于第一时钟域的数字消除讯号。
数字同步化接收装置20还包含一时序误差检测器(timing errordetector)23,用于检测第一时钟域与第二时钟域间的一时序误差。该时序误差是由于第一与第二时钟域的时钟速度不同所造成,其可显示第二时钟域的讯号目前领先或落后第一时钟域的讯号n个取样区间(sampling interval),其中n可分为整数部分与小数部分。时序误差检测器23会将整数部分的时序误差分别送至等化及消除电路21及消除讯号产生电路22,等化及消除电路21及消除讯号产生电路22可运用多种方式(如调整滤波器标签(filter tab)),实现提前或延迟整数值的取样区间的效果,以在执行第二至第一时钟域转换或第一至第二时钟域转换时,补偿整数部分的时序误差。此部份技术是本发明所属技术领域的技术人员所熟知的,此处不再多作说明。
另一方面,时序误差检测器23会将小数部分的时序误差送至一数字内插系数产生电路24,其可依据小数部分的时序误差,产生第一数字内插(digital interpolation)运算与第二数字内插运算分别所需的多个第一数字内插系数与第二数字内插系数。第一与第二数字内插运算可估算出讯号取样值之前或之后一个取样区间内的其它取样值,而达到提前或延迟小数值的取样区间的效果,其中,第一数字内插运算用来补偿第二至第一时钟域转换中小数部分的时序误差,而第二数字内插运算则用来补偿第一至第二时钟域转换中小数部分的时序误差。数字内插系数产生电路24会将这些第一与第二数字内插系数送至等化及消除电路21与消除讯号产生电路22,使其可据以执行第一与第二数字内插运算。数字内插系数产生电路24可依据各种内插算法,来产生数字内插系数。在一实施例中,数字内插系数产生电路24执行拉格朗日内插算法(Lagrange interpolation algorithm),以产生这些第一与第二数字内插系数。在另一实施例中,数字内插系数产生电路24包含一查询表(lookuptable),以预先储存不同小数部分的时序误差所对应的第一与第二数字内插系数。如此,藉由查表方式,就能快速产生所需的数字内插系数。
藉由前述的数字方式补偿整数部分与小数部分的时序误差,等化及消除电路21与消除讯号产生电路22就能执行第二至第一时钟域转换或第一至第二时钟域转换,实现同步化的效果。
数字同步化接收装置20还包含一切割器(slicer)25及一加法器26。切割器25耦接至等化及消除电路21,可对经过等化及消除电路21处理的数字接收讯号执行一切割动作,以将数字接收讯号转换成一系列的电平值,这些电平值即对应数字接收讯号所包含数据的位值。加法器26可计算这些电平值与切割前的数字接收讯号值两者之差,以产生一误差讯号,其代表数字接收讯号在经过等化及消除电路21处理(包含信道等化及干扰消除)后,仍与其实际所应有的电平值的间的差距。因此,该误差讯号可回馈给等化及消除电路21及消除讯号产生电路22作为调适(adaptation)之用,以分别更准确地执行通道等化及产生更准确的数字消除讯号。
以下图3至10图所绘示的第一至第八实施例,为图2的数字同步化接收装置20的八种不同实施方式。在第一至第八实施例中,等化及消除电路21及消除讯号产生电路22是利用数字内插器(digital interpolator)来进行第一或第二数字内插运算,以在执行第二至第一时钟域转换或第一至第二时钟域转换时,补偿小数部分的时序误差。至于整数部分的时序误差,不论是第二至第一时钟域转换或第一至第二时钟域转换,等化及消除电路21及消除讯号产生电路22亦藉由数字内插器来补偿。因此,在第一及第八实施例中,数字内插器可同时补偿整数部分及小数部分的时序误差,以实现第二至第一时钟域转换或第一至第二时钟域转换。不过,必须强调的是,整数部分的时序误差亦可藉由等化及消除电路21及消除讯号产生电路22内部的其它组件(如均衡器或消除器)或是多个组件协同运作来补偿,而不限于数字内插器。
在图3中,数字传送讯号属于第二时钟域,消除讯号产生电路22包含一数字内插器221及一消除器222。数字内插器221可依据数字内插系数产生电路24所产生的这些第一数字内插系数,对数字传送讯号执行第一数字内插运算,并使数字传送讯号转换为第一时钟域。消除器222耦接至数字内插器221及加法器26,可依据已转换为第一时钟域的数字传送讯号及误差讯号,产生数字消除讯号。其中,消除器222本身为一滤波器,可依据误差讯号进行调适,以产生更准确的数字消除讯号。另外,等化及消除电路21包含一数字内插器211、一通道等化器212及一加法器213。数字内插器211耦接至数字内插系数产生电路24,可依据这些第一数字内插系数,对数字接收讯号执行第一数字内插运算,并使数字接收讯号从第二时钟域转换为第一时钟域。通道等化器212耦接至加法器26与数字内插器211,可依据误差讯号进行调适,对已转换为第一时钟域的数字接收讯号执行信道等化。加法器213耦接至通道等化器212及消除器222,可将经过信道等化的数字接收讯号减去数字消除讯号,以消除干扰。
在图4中,请注意等化及消除电路21中通道等化器212与加法器213的顺序。在图4中,加法器213位于通道等化器212之前,亦即,先执行数字式干扰消除,再执行通道等化。
在图5与图6中请注意等化及消除电路21的实施方式。在图5中,等化及消除电路21的通道等化器212位于数字内插器211之前,以在数字接收讯号转换为第一时钟域前进行通道等化。也因此,原属于第一时钟域的误差讯号要送入通道等化器212前,需先经过一数字内插器214,以执行第二数字内插运算,并将误差讯号从第一时钟域转换为第二时钟域。数字内插器214依据数字内插系数产生电路24所产生的这些第二数字内插系数,来执行第二数字内插运算。数字接收讯号在经过信道等化后,再送入数字内插器211以转换为第一时钟域,接着送入加法器213以扣除数字消除讯号。
在图6中,等化及消除电路21藉由一分数间隔均衡器(fractionally spacedequalizer)215对数字接收讯号同时执行第二至第一时钟域转换及通道等化,接着再送入加法器213以扣除数字消除讯号。分数间隔均衡器215亦耦接至加法器26,可依据误差讯号进行调适。分数间隔均衡器215的原理及运作方式为本发明所属技术领域的技术人员所熟知,此处不再多作说明。
在前述第一、第三及第四实施例中,若数字传送讯号属于第一时钟域(而非第二时钟域),则消除讯号产生电路22不需进行时钟域转换(因而不需使用数字内插器221),只需由消除器222直接依据数字传送讯号及误差讯号,产生数字消除讯号。
在图7中,请注意消除讯号产生电路22的实施方式。在图7中,消除讯号产生电路22的消除器222位于数字内插器221之前,以先依据数字传送讯号产生数字消除讯号,再送入数字内插器221以转换为第一时钟域。也因此,原属于第一时钟域的误差讯号要送入消除器222以进行调适前,需先经过一数字内插器223(耦接至数字内插系数产生电路24),以执行第二数字内插运算,并将误差讯号转换为第二时钟域。
在图8、9中。请注意等化及消除电路21的实施方式。在图8中,等化及消除电路21的通道等化器212位于数字内插器211之前,以在数字接收讯号转换为第一时钟域前进行通道等化。也因此,原属于第一时钟域的误差讯号要送入通道等化器212前,需先经过数字内插器223,以转换为第二时钟域。数字接收讯号在经过信道等化后,再送入数字内插器211以转换为第一时钟域,接着送入加法器213以扣除数字消除讯号。在图9中,等化及消除电路21藉由分数间隔均衡器215对数字接收讯号同时执行第二至第一时钟域转换及通道等化,接着再送入加法器213以扣除数字消除讯号。分数间隔均衡器215亦耦接至加法器26,可依据误差讯号进行调适。
在图10中,数字传送讯号属于第二时钟域,而等化及消除电路21先藉由加法器213执行数字式干扰消除,才再藉由数字内插器211与通道等化器212依序执行第二至第一时钟域转换及通道等化。因此,消除讯号产生电路22不需数字内插器221来执行第一数字内插运算,而可直接利用消除器222产生属于第二时钟域的数字消除讯号。只是,此时原属于第一时钟域的误差讯号需先经过数字内插器223执行第二数字内插运算,并转换为第二时钟域,再送入消除器22进行调适。
图2的数字同步化接收装置20可推广至数字接收讯号包含有多个干扰讯号的情形。例如,在1Gbps或10Gbps的以太网络装置(如以太网络卡或以太交换机)中,是以四个通道同时用全双工方式传收数据。此时,在任一通道的接收机中,除了收到对方传送机所传送的数据外,还会收到同一通道的回音,以及其它三个通道传来的近端串音与远程串音。以下图11至图18所绘示的第九至第十六实施例,为本发明的数字同步化接收装置30应用于1Gbps或10Gbps的以太网络装置的八种不同实施方式。与数字同步化接收装置20相较,数字同步化接收装置30的不同,在于其消除讯号产生电路27接收多个数字传送讯号(表示为d1至d7),并产生对应的多个数字消除讯号,其中,d1属于第二时钟域,为同一通道的我方传送机传送的数据,对应的数字消除讯号为仿真回音;d2至d4属于第二时钟域,分别为其它三个通道的近端传送机传送的数据,对应的数字消除讯号为仿真近端串音;d5至d7属于第一时钟域,分别为其它三个通道的远程传送机传送的数据,对应的数字消除讯号为仿真远程串音。
在图11中,消除讯号产生电路27包含数字内插器224、225a、225b及225c,可依据数字内插系数产生电路24所产生的这些第一数字内插系数,分别对d1至d4执行第一数字内插运算,使其转换为第一时钟域,再分别送至回音消除器226、近端串音消除器227a、227b及227c,以分别产生对应的数字消除讯号。回音消除器226及近端串音消除器227a、227b及227c还可依据误差讯号进行调适,以产生更准确的数字消除讯号。另外,等化及消除电路21的运作与图3类似,除了加法器216是将数字接收讯号扣除消除讯号产生电路27所产生的七个数字消除讯号,以消除回音、近端串音及远程串音等干扰。
图12与图13分别与图5及图6类似,除了加法器216是将数字接收讯号扣除消除讯号产生电路27所产生的七个数字消除讯号。
图14的消除讯号产生电路27的回音消除器226、近端串音消除器227a、227b及227c分别位于数字内插器224、225a、225b及225c之前,以分别先依据d1至d4产生对应的数字消除讯号,再分别送入数字内插器224、225a、225b及225c以转换为第一时钟域。也因此,原属于第一时钟域的误差讯号要送入回音消除器226、近端串音消除器227a、227b及227c以进行调适前,需先经过数字内插器223执行第二数字内插运算,以转换为第二时钟域。
图15与图16的等化及消除电路21的运作分别与图8及图9类似,除了加法器216是将数字接收讯号扣除消除讯号产生电路27所产生的七个数字消除讯号。
图17的等化及消除电路21对于回音消除器226、近端串音消除器227a、227b及227c所产生的数字消除讯号,是利用一位于通道等化器212之前的加法器217来扣除,而对于远程串音消除器228a、228b及228c所产生的数字消除讯号,则另外利用一位于通道等化器212之后的加法器218来扣除。
在图18的等化及消除电路21中,加法器217所执行的数字式干扰消除,提前至数字内插器211之前执行。也因为此时数字接收讯号尚属于第二时钟域,所以消除讯号产生电路27不需数字内插器224、225a、225b及225c,直接依据原本就属于第二时钟域的d1至d4来产生数字消除讯号即可。只是,误差讯号在送入回音消除器226、近端串音消除器227a、227b及227c前,需先经过数字内插器223执行第二数字内插运算,并转换至第二时钟域。
在前述图3至图18的第一至第十六实施例中,等化及消除电路21还可包含一通道缩减滤波器(channel shortening filter,图未显示),其可在进行信道等化及数字式干扰消除前,先将信道响应(包含传送数据及干扰的各信道的响应)缩短,以增进后续执行信道等化及数字式干扰消除的效能。
图19是本发明的用于接收机的讯号处理方法的一较佳实施例的流程图。由于其相关步骤已于上述内容所提及,本领域的技术人员可轻易明了,所以省略其描述。
以上所述是利用较佳实施例详细说明本发明,而非限制本发明的范围。本领域的技术人员皆能明了,适当而作些微的改变及调整,仍将不失本发明的要义所在,亦不脱离本发明的精神和范围。
Claims (24)
1.一种操作于一第二时钟域的接收装置,接收操作于一第一时钟域的一第一传送机所传送的数据,该接收装置包含:
一消除讯号产生电路,用以依据一数字传送讯号以产生一数字消除讯号,其中该数字传送讯号对应于一第二传送机所传送的数据,该数字消除讯号对应于一数字接收讯号中的一干扰讯号,该干扰讯号对应于该数字传送讯号;以及
一等化及消除电路,用以接收该数字接收讯号,该数字接收讯号属于该第二时钟域且对应于该第一传送机所传送的数据,该等化及消除电路对该数字接收讯号执行一时钟域转换,以及对该数字接收讯号执行一信道等化,该等化及消除电路还依据该数字消除讯号,对该数字接收讯号执行一数字式干扰消除;
该接收装置还包含一时序误差检测器,用于检测第一时钟域与第二时钟域间的时序误差,该时序误差检测器会将整数部分的时序误差分别送至等化及消除电路和消除讯号产生电路;
该接收装置还包括:
一切割器,耦接至该等化及消除电路,用以对经过该等化及消除电路处理的该数字接收讯号执行一切割动作后输出;以及
一第一加法器,耦接至该切割器,用以计算该切割器的输出与经过该等化及消除电路处理的该数字接收讯号两者的差,以产生一误差讯号,该误差讯号回馈给该等化及消除电路及该消除讯号产生电路作为调适之用。
2.如权利要求1所述的接收装置,其中该等化及消除电路包含:
一分数间隔均衡器,用以对该数字接收讯号执行该时钟域转换及该信道等化。
3.如权利要求1所述的接收装置,其中该时钟域转换包含一第一数字内插运算。
4.如权利要求1所述的接收装置,还包含:
一数字内插系数产生电路,用以依据该时序误差以产生第一数字内插运算所使用的多个第一数字内插系数。
5.如权利要求4所述的接收装置,其中该数字内插系数产生电路执行拉格朗日内插算法,以产生该多个第一数字内插系数。
6.如权利要求4所述的接收装置,其中该数字内插系数产生电路包含一查询表,以储存不同的该时序误差所对应的该多个第一数字内插系数。
7.如权利要求4所述的接收装置,其中该数字传送讯号属于该第二时钟域,且若等化及消除电路在执行时钟域转换之后执行数字式干扰消除,该消除讯号产生电路包含:
一数字内插器,用以依据该多个第一数字内插系数,对该数字传送讯号执行该第一数字内插运算后输出;以及
一消除器,耦接至该数字内插器,用以依据该数字内插器的输出,产生该数字消除讯号。
8.如权利要求4所述的接收装置,其中该数字传送讯号属于该第二时钟域,且若等化及消除电路在执行时钟域转换之后执行数字式干扰消除,该消除讯号产生电路包含:
一消除器,用以依据该数字传送讯号以产生该数字消除讯号;以及
一数字内插器,耦接至该消除器,用以依据该多个第一数字内插系数,对该数字消除讯号执行该第一数字内插运算后输出。
9.如权利要求4所述的接收装置,当数字传送讯号属于第一时钟域时且等化及消除电路在执行时钟域转换之后执行数字式干扰消除时,或者当数字传送讯号属于第二时钟域时且等化及消除电路在执行时钟域转换之前执行数字式干扰消除时,该消除讯号产生电路包含:
一消除器,用以依据该数字传送讯号以产生该数字消除讯号。
10.如权利要求7、8或9所述的接收装置,其中该干扰讯号为一回音讯号,该消除器是一回音消除器。
11.如权利要求7、8或9所述的接收装置,其中该干扰讯号为一近端串音讯号,该消除器是一近端串音消除器。
12.如权利要求9所述的接收装置,其中该干扰讯号为一远程串音讯号,该消除器是一远程串音消除器。
13.如权利要求7、8或9所述的接收装置,其中,当数字传送讯号属于第一时钟域时,该等化及消除电路在执行该时钟域转换及该信道等化之后,执行该数字式干扰消除。
14.如权利要求7所述的接收装置,其中该等化及消除电路在执行该时钟域转换之后及执行该信道等化之前,执行该数字式干扰消除。
15.如权利要求9所述的接收装置,其中,当数字传送讯号属于第二时钟域时,该等化及消除电路在执行该时钟域转换及该信道等化之前,执行该数字式干扰消除。
16.如权利要求15所述的接收装置,其中该等化及消除电路依据该误差讯号进行调适,以执行该信道等化。
17.如权利要求15所述的接收装置,其中该消除讯号产生电路依据该误差讯号进行调适,以产生该数字消除讯号。
18.如权利要求1所述的接收装置,其中,若该数字传送讯号属于该第二时钟域且若该等化及消除电路在执行对该数字接收讯号的时钟域转换之后执行该数字式干扰消除,该消除讯号产生电路以数字方式执行对该数字消除讯号的时钟域转换,使该数字消除讯号属于该第一时钟域。
19.一种应用于接收机的讯号处理方法,该接收机接收一第一传送机所传送的数据,该第一传送机属于一第一时钟域,该接收机属于一第二时钟域,该方法包含:
接收一数字接收讯号,该数字接收讯号属于该第二时钟域且对应于该第一传送机所传送的数据;
检测第一时钟域与第二时钟域间的时序误差;
以数字方式执行一时钟域转换,使该数字接收讯号转换为该第一时钟域;
对该数字接收讯号执行一信道等化;
依据一数字传送讯号以产生一数字消除讯号,其中该数字传送讯号对应于一第二传送机所传送的数据,该数字消除讯号对应于该数字接收讯号中的一干扰讯号,该干扰讯号对应于该数字传送讯号;以及
依据该数字消除讯号,对该数字接收讯号执行一数字式干扰消除;
其中,若该数字传送讯号属于该第二时钟域且若执行该数字式干扰消除的步骤是在执行该数字接收讯号的时钟域转换的步骤之后,则产生该数字消除讯号的步骤包含以数字方式执行对该数字消除讯号的时钟域转换,使该数字消除讯号属于该第一时钟域。
20.如权利要求19所述的方法,还包含:
依据该时序误差,产生数字内插运算所对应的多个数字内插系数。
21.如权利要求20所述的方法,其中该数字传送讯号属于该第二时钟域,产生该数字消除讯号的步骤包含:
依据这些数字内插系数,对该数字传送讯号执行该数字内插运算;以及
依据经过该数字内插运算的该数字传送讯号,产生该数字消除讯号。
22.如权利要求20所述的方法,其中该数字传送讯号属于该第二时钟域,产生该数字消除讯号的步骤包含:
依据该数字传送讯号,产生该数字消除讯号;以及
依据这些数字内插系数,对该数字消除讯号执行该数字内插运算后输出。
23.如权利要求19、21或22所述的方法,其中该干扰讯号为一回音讯号或一近端串音讯号。
24.如权利要求19所述的方法,其中该干扰讯号为一远程串音讯号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101010693A CN101296068B (zh) | 2007-04-26 | 2007-04-26 | 数字同步化接收装置及其讯号处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101010693A CN101296068B (zh) | 2007-04-26 | 2007-04-26 | 数字同步化接收装置及其讯号处理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101296068A CN101296068A (zh) | 2008-10-29 |
CN101296068B true CN101296068B (zh) | 2012-07-11 |
Family
ID=40066106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101010693A Active CN101296068B (zh) | 2007-04-26 | 2007-04-26 | 数字同步化接收装置及其讯号处理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101296068B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI404392B (zh) * | 2008-06-25 | 2013-08-01 | Realtek Semiconductor Corp | 多通道全雙工收發器之時序控制裝置與相關方法 |
CN103226207B (zh) * | 2012-01-25 | 2017-11-10 | 英洛瓦(天津)物探装备有限责任公司 | 电源模块中的模拟 |
CN106256097B (zh) * | 2014-04-30 | 2019-06-11 | 华为技术有限公司 | 用于干扰消除的方法和装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1207614A (zh) * | 1997-08-04 | 1999-02-10 | 三星电子株式会社 | 联播接收机中的同波道干扰消除器及其方法 |
US6535565B1 (en) * | 1999-03-16 | 2003-03-18 | Level One Communications, Inc. | Receiver rate converter phase calculation apparatus and method |
-
2007
- 2007-04-26 CN CN2007101010693A patent/CN101296068B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1207614A (zh) * | 1997-08-04 | 1999-02-10 | 三星电子株式会社 | 联播接收机中的同波道干扰消除器及其方法 |
US6535565B1 (en) * | 1999-03-16 | 2003-03-18 | Level One Communications, Inc. | Receiver rate converter phase calculation apparatus and method |
Also Published As
Publication number | Publication date |
---|---|
CN101296068A (zh) | 2008-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005500712A5 (zh) | ||
US7860044B2 (en) | Methods and apparatus for providing synchronization in a multi-channel communication system | |
EP1826926A4 (en) | IMPLEMENTATION METHOD FOR A SHORT-RATE TRAFFIC SIGNAL SENT IN AN OPTICAL TRANSPORT NETWORK | |
CN103840902B (zh) | 检测光纤非对称性的同步系统、方法及主从光模块设备 | |
CN101601195B (zh) | 涉及数字订户线的设备和方法 | |
CN101908909B (zh) | 估计远端串扰信道的方法和装置 | |
MX2010004538A (es) | Metodo de interpolacion y aparato para incrementar la eficiencia de estimacion de diafonia. | |
CN101296068B (zh) | 数字同步化接收装置及其讯号处理方法 | |
EP0138434A2 (en) | Multipoint data communications | |
CN102843620A (zh) | 一种实现时间同步传送的otn设备及方法 | |
CA2168394A1 (en) | Frequency division multiple access (fdma) dedicated transmission system, transmitter and receiver used in such a transmission system | |
US5349461A (en) | Simultaneous bidirectional digital data transmission over a single line at a common frequency on an optical waveguide | |
EP0180066A3 (en) | multidrop modem communication system | |
KR20040095107A (ko) | 다중 반송파를 이용한 코드 분할 다중화 방식의 수동형 광가입자망 | |
CN102355436B (zh) | 一种vdsl系统中下行串扰消除方法 | |
JP2007516643A5 (zh) | ||
CN101272187A (zh) | 光传输系统以及通过复用无色散控制信号对主信号的波长色散进行补偿的方法 | |
US8345583B2 (en) | Method for enhancing ethernet channel impairment and apparatus using the same | |
US5590140A (en) | Clock recovery extrapolation | |
Tarazona et al. | A point-to-point link for data, trigger, clock and control over copper or fibre | |
GB2425695A (en) | Compensating for internal delays within nodes and transmission delays between the nodes | |
US8204152B2 (en) | Digitally synchronized receiving device and associated signal processing method | |
CN101902319A (zh) | 网络时钟戳同步的方法 | |
CN104967482B (zh) | 基于光纤通信的多通道io同步控制系统及方法 | |
CN110460404B (zh) | 一种适用于时分复用载波传输体制总线的时间同步方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |