CN101290529A - 计算机系统及其频率控制装置 - Google Patents
计算机系统及其频率控制装置 Download PDFInfo
- Publication number
- CN101290529A CN101290529A CNA2008101253280A CN200810125328A CN101290529A CN 101290529 A CN101290529 A CN 101290529A CN A2008101253280 A CNA2008101253280 A CN A2008101253280A CN 200810125328 A CN200810125328 A CN 200810125328A CN 101290529 A CN101290529 A CN 101290529A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- frequency
- signal
- frequently
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
本发明公开一种计算机系统及其频率控制装置,其中所述频率控制装置用以调整一主板上一特定元件的一时钟脉冲频率,包括:一输入控制单元,可输出一增频信号或一降频信号;一控制电路,连接至主板上的一时钟脉冲产生器,此时钟脉冲产生器输出此时钟脉冲频率,根据增频信号或降频信号来调整时钟脉冲产生器输出的时钟脉冲频率;以及,一显示单元,连接至该控制电路用以显示该时钟脉冲频率。本发明的优点在于利用全硬件的方式来调整计算机系统的操作频率,因此可以在执行标准测试程序时,利用本发明来快速的调整操作时钟脉冲的频率以快速地获得最佳系统效能数据。
Description
技术领域
本发明涉及一种计算机系统,且特别涉及一种计算机系统的频率控制装置。
背景技术
众所周知,为了让计算机系统展现最佳效率,现今的主板厂商可让使用者自行调整主板上的工作时钟脉冲,也就是所谓的主板的超频(overclocking)动作。一般来说,计算机系统中的基本输入输出系统(basic input outputsystem,以下简称BIOS)中可将工作时钟脉冲进行时钟脉冲频率的调整。当使用者于BIOS中设定特定元件,例如CPU、前端总线(front side bus,简称FSB)、内存的时钟脉冲频率后,必须将设定的频率参数存储至BIOS之后重新开机(rest),而计算机系统再一次开机后即可以根据BIOS中的频率参数来控制计算机系统中的时钟脉冲产生器(clock generator),使得特定元件操作在使用者所想要的时钟脉冲频率。
为了要得到最佳的系统效能,使用者必须不断的进入BIOS来尝试设定不同的频率参数,然后再次开机,直到尝试的频率参数能够使得计算机系统正常运作为止。然而,这样的设定方式非常的浪费时间而且没有效率。
为了要让使用者更方便的调整时钟脉冲频率,主板厂商通常会提供一频率调整应用程序(frequency adjusting program)。于操作系统下,使用者可以执行此频率调整应用程序,并在此频率调整应用程序的指示下进行特定元件的时钟脉冲频率设定。此频率调整应用程序可以根据使用者的需求直接进行频率参数的设定,并且利用此频率调整应用程序可以不用多次的将计算机系统关机与开机。
很明显地,当使用者于计算机系统正常操作之下执行此一频率调整应用程序时,不可避免地计算机系统的效能一定会降低,而且调整完成的时钟脉冲频率也无法确定是最佳的时钟脉冲频率。因此,使用者必须再执行标准测试程序(benchmark),并根据产生的系统效能数据来得知计算机系统的效能。
再者,为了避免影响系统效能数据,使用者于执行标准测试程序时不可以另外开启频率调整应用程序。因此,如果系统效能数据不佳,使用者还是必须反复的执行频率调整应用程序以及标准测试程序来获得最佳的系统效能数据。
发明内容
本发明提出一种计算机系统的频率控制装置,用以调整一主板上一特定元件的一时钟脉冲频率,包括:一输入控制单元,可输出一增频信号或一降频信号;一控制电路,连接至主板上的一时钟脉冲产生器,此频率产生器输出此时钟脉冲频率,根据增频信号或降频信号来调整时钟脉冲产生器输出的时钟脉冲频率;以及,一显示单元,连接至该控制电路用以显示该时钟脉冲频率。
本发明还提出一种可调整频率的计算机系统,包括:一主板,包括一第一元件以及一时钟脉冲产生器,此时钟脉冲产生器用以提供第一元件的一时钟脉冲频率;一输入控制单元,可输出一增频信号或者一降频信号;一控制电路,连接至时钟脉冲产生器,根据增频信号或降频信号来调整时钟脉冲产生器输出的时钟脉冲频率;以及,一显示单元,连接至该控制电路用以显示该时钟脉冲频率。
本发明的优点在于利用全硬件的方式来调整计算机系统的操作频率,因此可以在执行标准测试程序时,利用本发明来快速的调整操作时钟脉冲的频率以快速地获得最佳系统效能数据。
为了能更进一步了解本发明特征及技术内容,请参阅以下有关本发明的详细说明与附图,然而附图仅提供参考与说明,并非用来对本发明加以限制。
附图说明
图1为本发明计算机系统的频率控制装置的第一实施例。
图2为本发明计算机系统的频率控制装置的第二实施例。
具体实施方式
请参照图1,其为本发明计算机系统的频率控制装置的第一实施例。该装置可控制主板上特定元件,例如CPU、前端总线(front side bus,简称FSB)、内存的工作时钟脉冲。其中,主板100上有一中央处理器(CPU)110、一北桥芯片(north bridge,NB)120、一南桥芯片(south bridge,SB)130、一内存(memory)140、图形处理器(graphic processing unit,GPU)150、以及BIOS 132。其中,北桥芯片120连接至中央处理器110、南桥芯片130、内存140、图形处理器150。BIOS 132连接至南桥芯片130。再者,时钟脉冲产生器(clockgenerator)160可以产生多个工作时钟脉冲信号至上述的元件,例如产生前端总线时钟脉冲(FSB clock)至中央处理器(CPU)、产生北桥芯片时钟脉冲(NBclock)至北桥芯片等等。
再者,本发明的实施例仅以调整前端总线时钟脉冲(FSB clock)的时钟脉冲频率来做说明,其他元件的时钟脉冲频率也可以利用本发明所公开的装置来达成。
而本发明的频率控制装置包括一输入控制单元172、一控制电路180、以及一显示单元174。其中,控制电路180连接至计算机系统的待机电源(standby voltage source),且控制电路1 80利用一系统管理总线(systemmanagement bus,简称SM bus)连接至时钟脉冲产生器160、南桥芯片130;再者,控制电路180也连接至输入控制单元172以及显示单元174。
根据本发明的实施例,控制电路180还包括一信号处理单元182与一显示处理单元184,而输入控制单元172为固定于主板100上的一摇杆,且显示单元174为一小尺寸显示装置(small scale display device),而此实施例设计在主板100之外,当然也可以设计在主板100上。
再者,输入控制单元172可以根据使用者的控制提供一增频信号(+)或者一降频信号(-)至控制电路180中的信号处理单元182,而信号处理单元182即可根据增频信号(+)或降频信号(-)来控制时钟脉冲产生器160将时钟脉冲频率增加一增幅(Δf1)或者减少一降幅(Δf2)。举例来说,将摇杆往右操作即可以产生一次增频信号(+);反之,或摇杆往左操作即可以产生一次降频信号(-)。也就是说,假设计算机系统中前端总线时钟脉冲(FSB clock)操作于266MHz,而频率增幅(Δf1)为3.3MHz,频率减幅(Δf2)也为3.3MHz。当使用者连续产生十次增频信号(+),则前端总线时钟脉冲(FSB clock)可变更至266+10*(3.3)=300MHz,如果使用者再连续产生十次降频信号(-),则前端总线时钟脉冲(FSB clock)会再次变更至300-10*(3.3)=266MHz。
当使用者利用控制电路180来更改前端总线时钟脉冲的时钟脉冲频率时,信号处理单元182也会将更改后前端总线时钟脉冲的频率参数经由南桥芯片130更新于BIOS 132中,使得BIOS 132中前端总线时钟脉冲的频率参数与控制电路180中的频率参数同步。而控制电路180中的显示处理单元184可将前端总线时钟脉冲的时钟脉冲频率显示于显示单元174。因此,在不损耗计算机的系统效能之下,使用者可以经由显示单元174得知前端总线时钟脉冲的时钟脉冲频率。
因此,当计算机系统正在执行标准测试程序时,使用者仅需利用输入控制单元172产生增频信号(+)或降频信号(-),并根据标准测试程序所产生的系统效能数据变化即可以轻易地调整至最佳的计算机系统效能。
再者,由于控制电路180连接至待机电源,也即,计算机系统关机时控制电路180依然可以运作。因此,搭配控制电路180可将频率参数与BIOS 132同步的特性。本发明的频率控制装置还可在计算机系统开机前先行利用输入控制单元172增减前端总线时钟脉冲并将频率参数更新于BIOS 132中,而当计算机系统开机时,BIOS 132中的频率参数即可直接将前端总线时钟脉冲操作在使用者想要的时钟脉冲频率。
请参照图2,其为本发明计算机系统的频率控制装置的第二实施例。与第一实施例最大的差异在于输入控制单元不是设置于位于主板100上而是设置于主板外部的显示单元190。也就是说,显示单元190上设置有一增频按键以及一降频按键用以产生一增频信号(+)或者一降频信号(-)至控制电路180中的信号处理单元182,使得信号处理单元182可根据增频信号(+)或降频信号(-)来控制时钟脉冲产生器160将操作频率增加一增幅(Δf1)或者减少一降幅(Δf2)。再者,控制电路180中的显示处理单元184可将前端总线时钟脉冲的时钟脉冲频率显示于显示单元190。
很明显地,本发明的优点在于利用全硬件的方式来调整计算机系统的时钟脉冲频率,因此可以在执行标准测试程序时,利用本发明来快速的调整工作时钟脉冲的时钟脉冲频率以快速地获得最佳系统效能数据并且调整至最佳操作频率。
综上所述,虽然本发明已以较佳实施例公开如上,然而其并非用以限定本发明,任何本领域普通技术人员,在不脱离本发明的精神和范围内,当可作各种更动与润饰,因此本发明的保护范围当视权利要求书所界定的范围为准。
Claims (16)
1.一种计算机系统的频率控制装置,用以调整主板上特定元件的时钟脉冲频率,其特征是,上述频率控制装置包括:
输入控制单元,可输出增频信号或降频信号;
控制电路,连接至上述主板上的时钟脉冲产生器,上述时钟脉冲产生器输出上述时钟脉冲频率,根据上述增频信号或上述降频信号来调整上述时钟脉冲产生器输出的上述时钟脉冲频率;以及
显示单元,连接至上述控制电路用以显示上述时钟脉冲频率。
2.根据权利要求1所述的频率控制装置,其特征是,其中上述控制电路包括:
信号处理单元,用以接收上述增频信号或上述降频信号,来调整上述时钟脉冲产生器输出的上述时钟脉冲频率;以及
显示处理单元,连接至上述显示单元与上述信号处理单元。
3.根据权利要求1所述的频率控制装置,其特征是,其中上述输入控制单元为摇杆,当上述摇杆往第一方向动作时产生上述增频信号,以及当上述摇杆往第二方向动作时产生上述降频信号。
4.根据权利要求1所述的频率控制装置,其特征是,其中上述输入控制单元包括增频按键以及降频按键,当上述增频按键被压按时产生上述增频信号,以及当上述降频按键被压按时产生上述降频信号。
5.根据权利要求1所述的频率控制装置,其特征是,其中上述特定元件包括CPU、前端总线或者内存。
6.根据权利要求1所述的频率控制装置,其特征是,其中上述输入控制单元设置于上述显示单元上,上述输入控制单元并包括增频按键以及降频按键。
7.根据权利要求1所述的频率控制装置,其特征是,其中上述控制电路将更改的上述时钟脉冲频率更新于上述主板上的BIOS中。
8.根据权利要求1所述的频率控制装置,其特征是,其中上述显示单元为外接于上述主板。
9.一种可调整频率的计算机系统,其特征是,包括:
主板,包括第一元件以及时钟脉冲产生器,上述时钟脉冲产生器用以提供上述第一元件的时钟脉冲频率;
输入控制单元,可输出增频信号或者降频信号;
控制电路,连接至上述时钟脉冲产生器,根据上述增频信号或上述降频信号来调整上述时钟脉冲产生器输出的上述时钟脉冲频率;以及
显示单元,连接至上述控制电路用以显示上述时钟脉冲频率。
10.根据权利要求9所述的计算机系统,其特征是,其中上述控制电路包括:
信号处理单元,用以接收上述增频信号或上述降频信号来调整上述时钟脉冲产生器输出上述时钟脉冲频率;以及
显示处理单元,连接至上述显示单元与上述信号处理单元,用以显示上述时钟脉冲频率。
11.根据权利要求9所述的计算机系统,其特征是,其中上述输入控制单元为摇杆,当上述摇杆往第一方向动作时产生上述增频信号,以及当上述摇杆往第二方向动作时产生上述降频信号。
12.根据权利要求9所述的计算机系统,其特征是,其中上述输入控制单元包括增频按键以及降频按键,当上述增频按键被压按时产生上述增频信号,以及当上述降频按键被压按时产生上述降频信号。
13.根据权利要求9所述的计算机系统,其特征是,其中上述第一元件包括CPU、前端总线或者内存。
14.根据权利要求9所述的计算机系统,其特征是,其中输入控制单元设置于上述显示单元上,上述输入控制单元并包括增频按键以及降频按键。
15.根据权利要求9所述的计算机系统,其特征是,其中上述主板还包括BIOS,使得上述控制电路将更改的上述时钟脉冲频率更新于上述BIOS中。
16.根据权利要求9所述的计算机系统,其特征是,其中上述显示单元为外接于上述主板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008101253280A CN101290529A (zh) | 2008-06-20 | 2008-06-20 | 计算机系统及其频率控制装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008101253280A CN101290529A (zh) | 2008-06-20 | 2008-06-20 | 计算机系统及其频率控制装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101290529A true CN101290529A (zh) | 2008-10-22 |
Family
ID=40034818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008101253280A Pending CN101290529A (zh) | 2008-06-20 | 2008-06-20 | 计算机系统及其频率控制装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101290529A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102109877B (zh) * | 2009-12-28 | 2012-11-21 | 华硕电脑股份有限公司 | 具有超/降频控制功能的计算机系统及其相关控制方法 |
-
2008
- 2008-06-20 CN CNA2008101253280A patent/CN101290529A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102109877B (zh) * | 2009-12-28 | 2012-11-21 | 华硕电脑股份有限公司 | 具有超/降频控制功能的计算机系统及其相关控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5524623B2 (ja) | 動的電力制御及び適応的電力制御のためのスピード・ビニング | |
US8972754B2 (en) | Computer device and frequency adjusting method for central processing unit | |
EP1645940A2 (en) | Integrated circuit device | |
US20100115300A1 (en) | Method and device for adjusting clock frequency and operating voltage of computer system | |
TWI410786B (zh) | 具有超壓與超頻的主機板 | |
US9772670B2 (en) | Power-control devices | |
US8935558B2 (en) | Overclocking module, a computer system and a method for overclocking | |
US10734983B1 (en) | Duty cycle correction with read and write calibration | |
US20070038795A1 (en) | Asynchronous bus interface and processing method thereof | |
US7900030B2 (en) | Method for determining a rebooting action of a computer system and related computer system | |
US8266469B2 (en) | Clock controlling apparatus of computer system and applications thereof | |
US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
CN101424956B (zh) | 调整频率与电压的计算机系统及其调整方法 | |
CN101251763B (zh) | 具有超压与超频的主机板 | |
US7249275B2 (en) | Clock generating device and method for executing overclocking operation | |
CN101290529A (zh) | 计算机系统及其频率控制装置 | |
CN101788847B (zh) | 系统内存性能调整方法与装置 | |
US20110197043A1 (en) | Method for adjusting performance of system memory and computer system thereof | |
US7865709B2 (en) | Computer motherboard | |
JP2011013915A (ja) | 測定装置の制御方法 | |
CN101877586A (zh) | 计算机时钟电路 | |
EP2775395B1 (en) | Integrated circuit, electronic device and instruction scheduling method | |
CN112286476A (zh) | 一种主板的双bmc管理系统 | |
CN101477468B (zh) | 电脑系统的自动开机方法 | |
US7325085B2 (en) | Motherboard and control method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20081022 |