CN101263464A - 基于帧的数据传送并行处理 - Google Patents

基于帧的数据传送并行处理 Download PDF

Info

Publication number
CN101263464A
CN101263464A CNA2006800334311A CN200680033431A CN101263464A CN 101263464 A CN101263464 A CN 101263464A CN A2006800334311 A CNA2006800334311 A CN A2006800334311A CN 200680033431 A CN200680033431 A CN 200680033431A CN 101263464 A CN101263464 A CN 101263464A
Authority
CN
China
Prior art keywords
frame
dma
task context
transport layer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800334311A
Other languages
English (en)
Other versions
CN101263464B (zh
Inventor
V·劳
P·塞托
S·彻穆杜帕蒂
N·张
W·哈勒克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101263464A publication Critical patent/CN101263464A/zh
Application granted granted Critical
Publication of CN101263464B publication Critical patent/CN101263464B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

一种基于帧的数据传送装置包括接收帧解析器、接收帧处理器和DMA引擎。接收帧解析器接收帧，在接收报头队列中存储帧的组帧信息，并且在信息单元缓冲器中存储帧的信息单元。接收帧处理器耦合到接收报头队列。接收帧处理器读取组帧信息标记字段中确定的传输层任务上下文，从传输层任务上下文和组帧信息确定如何处理处理帧，生成DMA描述符，并存储更新的传输层任务上下文。DMA引擎耦合到信息单元缓冲器和接收帧处理器。DMA引擎读取DMA任务上下文，通过处理DMA描述符将信息单元传送到目标存储器，并存储更新的DMA任务上下文。

Description

基于帧的数据传送并行处理
发明背景
信息帧或分组可用于与存储装置或传送数据的其它装置通信，存储装置如有SAS(串行连接SCSI(小型计算机系统接口))HBA(主机总线适配器)(信息技术-串行连接SCSI(SAS)、美国国家标准协会(ANSI)国际信息技术委员会标准(INCITS)376-2003)、FC(光纤信道)HBA(光纤信道组帧和信令接口，ANSI/INCITS 373：2003)、iSCSI(因特网小型计算机系统接口)HBA(Internet Engineering Task Force Requestfor Comment 3720)等。从装置接收的帧能够以串行方式由固件或硬件处理。为保持线速率，帧处理时间必须小于或等于帧接收时间。在输入/输出(I/O)链路速度增大时，可用于处理链路上接收帧的时间会减少。
信息帧的大小是可变化的。每个帧可包括信息单元和组帧信息，该信息提供有关帧及其包含的信息单元的信息。
传输层可负责处理诸如HBA等装置接收或发送的帧。传输层可包括接收帧处理器，以接收帧，确定帧类型，验证帧是否有效，以及使帧得到适当地处理。
如果接收帧处理器接收具有较小信息单元的几个帧，则接收帧处理器可能将需要比发送时间更多的时间来处理这些帧。这可能要求数据链路停止，因此会降低数据链路的有效传输速度。
附图说明
图1是实施本发明的基于帧的数据传送装置方框图。
图2是实施本发明的另一基于帧的数据传送装置方框图。
图3是显示使用本发明实施例的可传送的数据示范帧的表。
图4是显示使用本发明实施例的可传送的成帧数据示范类型的表。
图5是实施本发明的另一基于帧的数据传送系统的方框图。
图6A-6C是体现本发明的从链路层接口传送成帧数据的方法的流程图。
图7是示出使用本发明实施例的数据传送示范时序的图表。
具体实施方式
图1显示了实施本发明的基于帧的数据传送装置10。基于帧的数据传送装置10包括接收帧解析器14、接收帧处理器18和直接存储器存取(DMA)引擎24。接收帧解析器14从链路层接口12接收帧，在接收报头队列(header queue)16中存储帧的组帧信息，并且在信息单元缓冲器22中存储帧的信息单元。接收帧解析器14可在帧可用于进一步处理前检查帧中的错误。
基于帧的数据传送可通过诸如串行连接SCSI(SAS)接口等可根据功能或“协议层”层次结构定义的串行连接进行。例如，SAS体系结构从上部层到下部层包括应用层、传输层、端口层、链路层、Phy层和物理层。物理层定义串行连接的电气特征。Phy层定义在物理层与链路层之间提供接口的编码和信令。SAS链路层定义原语、地址帧和连接。链路层管理端口层与Phy层之间的连接并发射帧。端口层监视更低层的操作，如指引连接的打开和关闭和选择要发送各帧的phy。端口层是已经描述的较低层与包括传输层和应用层的更高层之间的接口。如图1实施例中所示的接收帧解析器14、接收帧处理器18和DMA引擎24可常驻在一般执行帧处理的传输层。
信息帧大小可变化。每个帧可包括信息单元和组帧信息，该组帧信息提供有关帧及其包含的信息单元的信息。图3显示在SAS协议中使用的示范信息帧。图4显示可在SAS协议中使用的示范帧类型。要注意的是，示范帧可包含大小可变的信息单元和固定量的开销信息。例如，如图4所示，示范DATA帧的信息单元可具有1到1024字节的数据。诸如XFER_RDY和TASK等示范数据帧具有小的固定大小和固定量的开销信息。在连续接收具有较小信息单元的多个帧时，必须非常快地处理已接收帧以避免要停止帧输送。具有1024字节信息单元(IU)和28字节组帧信息的DATA帧在每秒3GB(Gb/s)速率的数据链路上发射将占用3.5微秒(us)。如果IU是4字节，则发射帧将占用133微微秒(ps)。在两种情况下，28字节的开销信息都需要由接收帧处理器处理。
术语“上下文”用地描述包括一个或多个数据帧和控制帧以执行I/O数据传送的整个I/O数据传送的状态。上下文维持每个I/O数据传送的状态，以便即使其处理可能与其它无关的I/O数据传送处理交织在一起时，它也可得到连贯处理。上下文可包括诸如以下所示的字段：
I/O传送类型-读或写(入局或出局)，对于其它I/O传送类型，上下文字段以下述字段不同的方式定义
I/O传送长度-可包括许多数据帧/分组
源装置地址(例如，SAS地址、光纤信道地址)
目标装置地址
源I/O标记
目标I/O标记
控制标志
数据/缓冲器散集列表(SGL)
协议类型，如SCSI、串行高级技术连接(SATA)等
为支持已接收帧的并行处理或流水线处理而在上下文中无资源冲突，上下文必须分成两个或更多个区，如传输层任务上下文和DMA任务上下文。因此，不同的任务可同时访问其相应的上下文部分。
接收帧处理器18耦合到接收报头队列16。接收帧处理器18读取如组帧信息标记字段中确定的传输层任务上下文，从传输层任务上下文和组帧信息确定如何处理处理帧，生成DMA描述符，并存储更新的传输层任务上下文。DMA描述符提供DMA引擎传送帧中包括的数据所需的信息。
DMA引擎24耦合到信息单元缓冲器22和接收帧处理器18。DMA引擎24读取DMA任务上下文，通过处理DMA描述符将信息单元传送到目标存储器28，并存储更新的DMA任务上下文。
接收帧处理器18和DMA引擎24能够并行操作，这是因为接收帧处理器执行的操作所需的传输层任务上下文和DMA引擎执行的操作所需的DMA任务上下文相互单独存储。传输层任务上下文存储器20可耦合到接收帧处理器18以存储传输层任务上下文。DMA任务上下文存储器26可耦合到DMA引擎24以存储DMA任务上下文。传输层任务上下文存储器20可专用于接收帧处理器18。DMA任务上下文存储器26可专用于DMA引擎24。传输层任务上下文存储器20和DMA任务上下文存储器26可布置为允许并发访问。
图2显示实施本发明的另一基于帧的数据传送装置40。在此实施例中，任务上下文高速缓存控制器60耦合到接收帧处理器48、传输层任务上下文存储器50、DMA引擎54及DMA任务上下文存储器56。任务上下文高速缓存控制器60可并行接收和处理来自接收帧处理器48和DMA引擎54的传输层任务上下文存储器50和DMA任务上下文存储器56的请求。
图5显示实施本发明的基于帧的数据传送系统10。诸如串行连接小型计算机系统接口(SASI)磁盘驱动器等使用基于帧的数据传送的磁盘驱动器70通过串行接口42耦合到基于帧的数据传送装置40，如图1或图2的装置。基于帧的数据传送装置40接收可包括用于目标存储器58的数据的数据帧。基于帧的数据传送装置40如上所述地处理帧以便为目标存储器58分离和传送数据。
图6A-6C是体现本发明的从链路层接口传送成帧数据的方法流程图。图6A是执行帧解析任务100的流程图。帧解析任务包括从链路层接口接收帧102，在接收报头队列中存储帧的组帧信息104，以及在信息单元缓冲器中存储帧的信息单元。帧解析任务100还可包括检查帧中的错误108。将理解，帧解析任务100中的操作可以用所示顺序外的其它顺序执行。帧解析任务100的一个或多个操作可并行执行，而不是如所示按顺序执行。
图6B是执行传输层任务110的流程图。传输层任务包括读取组帧信息中标记字段确定的传输层任务上下文112，从传输层任务上下文和组帧信息确定如何处理帧114，生成DMA描述符116，以及存储更新的传输层任务上下文118。传输层任务上下文可从传输层任务上下文存储器中读取，也可存储到其中。传输层任务上下文存储器可专用于执行传输层任务。传输层任务110的一个或多个操作可并行或以流水线形式执行，而不是如图6B所示按序执行。
图6C是执行直接存储器存取(DMA)任务120的流程图。DMA任务包括读取DMA任务上下文122，通过处理前一个生成的第二DMA描述符将先前存储的第二信息单元传送到目标存储器124，以及存储更新的DMA任务上下文126。DMA任务上下文可从DMA任务上下文存储器中读取，也可存储到其中。DMA任务上下文存储器专用于执行DMA任务。DMA任务120的一个或多个操作可并行或以流水线形式执行，而不是如图6C所示按序执行。
DMA任务120可与传输层任务110同时执行，DMA任务在由帧解析任务100先前存储的信息单元上操作，并使用由传输层任务先前生成的DMA描述符。数据处理的结果并行性可使得停止数据传送到基于帧的数据传送装置的需要降低，特别是在连续接收具有小信息单元的多个帧时。将理解，所述示范任务还可并行处理以进一步减少数据帧的网络处理时间。在一个实施例中，帧解析任务100和传输层任务110按顺序交替执行，并且DMA任务120与该任务的组合并行执行。可同时访问传输层任务上下文存储器和DMA任务上下文存储器，以促进传输层任务和DMA任务的并行执行。
图7是示出使用本发明实施例的数据传送示范时序的图表。它示出了连续接收示为A、B和C的三个帧。第一个帧A由帧解析任务接收和解析100A。帧解析可以是相对简单和快速的操作，能够以链路层接口数据传送速率或近乎该速率完成。例如，解析图3所示示范帧可包括通过计算已接收帧的循环冗余校验码(CRC)并与帧中提供的CRC值进行比较而验证帧的正确性。解析还可包括提取包括的信息，如数据长度和地址，并使该信息可供数据传送进程使用。随后的帧在接收时被解析100B、100C。
一旦帧A被解析100A，该帧的传输层任务110A便可开始。传输层任务可以是更耗时的任务，可能占用比具有小信息单元帧传输时间更长的时间。在所示示例时间中，帧B的解析100B在帧A的传输层任务110A之前结束。因此，在帧B的解析100B结束的时间与帧B的传输层任务110B开始之间存在延迟。所示示范时序也显示在帧C的解析100C结束的时间与帧C的传输层任务110C开始之间的延迟。如图所示，传输层任务所需的时间对于所有帧可能较一致，而无论信息单元的大小如何。
一旦帧A传输层任务110A完成，帧A DMA任务120A便可开始。视要传送到目标存储器的信息单元大小而定，DMA任务所需的时间长度将不同。一个帧的DMA任务可在该帧的传输层任务完成后开始，或在前一帧的DMA任务完成后开始。如图7所示，帧B DMA任务120B未在帧B传输层任务110B完成时开始，这是因为它必须等待帧A DMA任务120A完成。另一方面，帧C DMA任务120C在帧B DMA任务120B完成时无法开始，这是因为它必须等待帧C传输层任务110C完成。
虽然某些示范实施例已描述并在附图中显示，但要理解，此类实施例只是为了说明并非限制广义的发明。例如，本发明的实施例可用于多种基于帧的数据传送协议，包括但不限于用于与SAS SCSI目标通信的串行SCSI协议(SSP)、用于与串行ATA目标通信的SATA隧道协议(STP)、用于与SAS域中存在的SAS扩展器装置通信并管理其的串行管理协议(SMP)、用于与FC集线器、交换机和域控制器通信并管理其的光纤信道协议(FCP)，及用于通过网络与SAS SCSI目标通信的因持网SCSI(iSCSI)。由于本领域的技术人员可明白各种其它修改，因此，本发明实施例并不限于所示和所述的特定构造和布置。

Claims (19)

1.一种基于帧的数据传送装置，包括：
接收帧解析器，以接收帧，将来自所述帧的组帧信息存储在接收报头队列中，并且将来自所述帧的信息单元存储在信息单元缓冲器中；
耦合到所述接收报头队列的接收帧处理器，所述接收帧处理器读取由所述组帧信息中标记字段所确定的传输层任务上下文，从所述传输层任务上下文和所述组帧信息来确定如何处理所述帧，生成DMA描述符，并存储更新的传输层任务上下文；以及
耦合到所述信息单元缓冲器和所述接收帧处理器的直接存储器存取(DMA)引擎，所述DMA引擎读取DMA任务上下文，通过处理所述DMA描述符而将所述信息单元传送到目标存储器，并存储更新的DMA任务上下文。
2.如权利要求1所述的基于帧的数据传送装置，其特征在于，所述接收帧处理器和所述DMA引擎并行运行。
3.如权利要求1所述的基于帧的数据传送装置，其特征在于，还包括耦合到所述接收帧处理器以存储所述传输层任务上下文的传输层任务上下文存储器，和耦合到所述DMA引擎以存储所述DMA任务上下文的DMA任务上下文存储器。
4.如权利要求3所述的基于帧的数据传送装置，其特征在于，所述传输层任务上下文存储器是供所述接收帧处理器专用的，并且所述DMA任务上下文存储器是供所述DMA引擎专用的。
5.如权利要求3所述的基于帧的数据传送装置，其特征在于，可同时访问所述传输层任务上下文存储器和所述DMA任务上下文存储器。
6.如权利要求3所述的基于帧的数据传送装置，其特征在于，还包括耦合到所述接收帧处理器、所述传输层任务上下文存储器、所述DMA引擎和所述DMA任务上下文存储器的任务上下文高速缓存控制器，所述任务上下文高速缓存控制器并行接收并处理来自所述接收帧处理器和所述DMA引擎的所述传输层任务上下文存储器和所述DMA任务上下文存储器的请求。
7.如权利要求1所述的基于帧的数据传送装置，其特征在于，所述接收帧解析器还检查所述帧中的错误。
8.一种基于帧的数据传送系统，包括：
具有串行连接小型计算机系统接口(SAS)的存储装置；
耦合到SAS接口的接收帧解析器，所述接收帧解析器从磁盘驱动器接收帧，在接收报头队列中存储来自所述帧的组帧信息，并且在信息单元缓冲器中存储来自所述帧的信息单元；
耦合到所述接收报头队列的接收帧处理器，所述接收帧处理器读取由所述组帧信息中标记字段所确定的传输层任务上下文，从所述传输层任务上下文和所述组帧信息确定如何处理所述帧，生成DMA描述符，并存储更新的传输层任务上下文；以及
耦合到所述信息单元缓冲器和所述接收帧处理器的直接存储器存取(DMA)引擎，所述DMA引擎读取DMA任务上下文，通过处理所述DMA描述符而将所述信息单元传送到目标存储器，并存储更新的DMA任务上下文。
9.如权利要求8所述的基于帧的数据传送系统，其特征在于，所述接收帧处理器和所述DMA引擎并行运行。
10.如权利要求8所述的基于帧的数据传送系统，其特征在于，还包括耦合到所述接收帧处理器以存储所述传输层任务上下文的传输层任务上下文存储器，和耦合到所述DMA引擎以存储所述DMA任务上下文的DMA任务上下文存储器。
11.如权利要求10所述的基于帧的数据传送系统，其特征在于，所述传输层任务上下文存储器是供所述接收帧处理器专用的，并且所述DMA任务上下文存储器是供所述DMA引擎专用的。
12.如权利要求10所述的基于帧的数据传送系统，其特征在于，可同时访问所述传输层任务上下文存储器和所述DMA任务上下文存储器。
13.如权利要求10所述的基于帧的数据传送系统，其特征在于，还包括耦合到所述接收帧处理器、所述传输层任务上下文存储器、所述DMA引擎和所述DMA任务上下文存储器的任务上下文高速缓存控制器，所述任务上下文高速缓存控制器并行接收和处理来自所述接收帧处理器和所述DMA引擎的所述传输层任务上下文存储器和所述DMA任务上下文存储器的请求。
14.如权利要求8所述的基于帧的数据传送系统，其特征在于，所述接收帧解析器还检查所述帧中的错误。
15.一种传送成帧数据的方法，包括：
执行帧解析任务，包括
从链路层接口接收帧；
在接收报头队列中存储来自所述帧的组帧信息；以及
在信息单元缓冲器中存储来自所述帧的信息单元；
执行传输层任务，包括
读取由所述组帧信息中标记字段所确定的传输层任务上下文；
从所述传输层任务上下文和所述组帧信息确定如何处理所述帧；
生成DMA描述符；以及
存储更新的传输层任务上下文；以及
与所述传输层任务并发执行直接存储器存取(DMA)任务；所述DMA任务包括
读取DMA任务上下文；
通过处理先前生成的第二DMA描述符，而将先前存储的第二信息单元传送到目标存储器；以及
存储更新的DMA任务上下文。
16.如权利要求15所述的传送成帧数据的方法，其特征在于，还包括：
从传输层任务上下文存储器读取所述传输层任务上下文；
将所述更新的传输层任务上下文存储到所述传输层任务上下文存储器；
从DMA任务上下文存储器读取所述DMA任务上下文；以及
将所述更新的DMA任务上下文存储到所述DMA任务上下文存储器。
17.如权利要求16所述的传送成帧数据的方法，其特征在于，所述传输层任务上下文存储器专用于执行所述传输层任务，并且所述DMA任务上下文存储器专用于执行所述DMA任务。
18.如权利要求16所述的传送成帧数据的方法，其特征在于，同时访问所述传输层任务上下文存储器和所述DMA任务上下文存储器。
19.如权利要求15所述的传送成帧数据的方法，其特征在于，还包括在执行所述传输层任务前检查所述帧中的错误。
CN2006800334311A 2005-09-16 2006-07-27 基于帧的数据传送并行处理 Expired - Fee Related CN101263464B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/229,100 US7506080B2 (en) 2005-09-16 2005-09-16 Parallel processing of frame based data transfers
US11/229,100 2005-09-16
PCT/US2006/029627 WO2007040766A1 (en) 2005-09-16 2006-07-27 Parallel processing of frame based data transfers

Publications (2)

Publication Number Publication Date
CN101263464A true CN101263464A (zh) 2008-09-10
CN101263464B CN101263464B (zh) 2011-06-15

Family

ID=37106283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800334311A Expired - Fee Related CN101263464B (zh) 2005-09-16 2006-07-27 基于帧的数据传送并行处理

Country Status (7)

Country Link
US (1) US7506080B2 (zh)
EP (1) EP1934760B1 (zh)
CN (1) CN101263464B (zh)
AT (1) ATE478382T1 (zh)
DE (1) DE602006016308D1 (zh)
TW (1) TWI326415B (zh)
WO (1) WO2007040766A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103514126A (zh) * 2012-06-26 2014-01-15 京信通信系统（广州）有限公司 一种数据的接收方法、系统以及装置
CN106933497A (zh) * 2015-12-31 2017-07-07 华为技术有限公司 一种基于sas的管理调度装置、系统及方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7747788B2 (en) * 2005-06-30 2010-06-29 Intel Corporation Hardware oriented target-side native command queuing tag management
US8135869B2 (en) * 2005-06-30 2012-03-13 Intel Corporation Task scheduling to devices with same connection address
US7970953B2 (en) * 2005-06-30 2011-06-28 Intel Corporation Serial ATA port addressing
US7805543B2 (en) * 2005-06-30 2010-09-28 Intel Corporation Hardware oriented host-side native command queuing tag management
US7676604B2 (en) * 2005-11-22 2010-03-09 Intel Corporation Task context direct indexing in a protocol engine
US7809068B2 (en) * 2005-12-28 2010-10-05 Intel Corporation Integrated circuit capable of independently operating a plurality of communication channels
CN201114637Y (zh) * 2007-09-14 2008-09-10 中兴通讯股份有限公司 网络信息表更新序号处理装置及移动终端
US8271811B2 (en) * 2009-11-05 2012-09-18 Lsi Corporation Methods and apparatus for load-based power management of PHY logic circuits of a SAS device based upon a current workload
US10019405B2 (en) * 2015-06-19 2018-07-10 Microsemi Solutions (U.S.), Inc. Apparatus and method for transmitting serial ATA information
US11347667B2 (en) * 2018-01-10 2022-05-31 Qualcomm Incorporated Bus controller and related methods
CN114416247A (zh) * 2021-12-31 2022-04-29 北京五八信息技术有限公司 一种数据处理方法、装置、电子设备及存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034963A (en) * 1996-10-31 2000-03-07 Iready Corporation Multiple network protocol encoder/decoder and data processor
US6961314B1 (en) * 1998-10-30 2005-11-01 Broadcom Corporation Burst receiver for cable modem system
US6788704B1 (en) * 1999-08-05 2004-09-07 Intel Corporation Network adapter with TCP windowing support
US7543085B2 (en) 2002-11-20 2009-06-02 Intel Corporation Integrated circuit having multiple modes of operation
US7664909B2 (en) 2003-04-18 2010-02-16 Nextio, Inc. Method and apparatus for a shared I/O serial ATA controller
US7200695B2 (en) 2003-09-15 2007-04-03 Intel Corporation Method, system, and program for processing packets utilizing descriptors
US6996070B2 (en) 2003-12-05 2006-02-07 Alacritech, Inc. TCP/IP offload device with reduced sequential processing
US7363395B2 (en) 2003-12-31 2008-04-22 Intel Corporation Intermediate device capable of communicating using different communication protocols
US7826457B2 (en) * 2004-05-11 2010-11-02 Broadcom Corp. Method and system for handling out-of-order segments in a wireless system via direct data placement
WO2007069095A2 (en) * 2005-07-18 2007-06-21 Broadcom Israel R & D Method and system for transparent tcp offload

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103514126A (zh) * 2012-06-26 2014-01-15 京信通信系统（广州）有限公司 一种数据的接收方法、系统以及装置
CN103514126B (zh) * 2012-06-26 2016-07-20 京信通信系统（广州）有限公司 一种数据的接收方法、系统以及装置
CN106933497A (zh) * 2015-12-31 2017-07-07 华为技术有限公司 一种基于sas的管理调度装置、系统及方法
US10402362B2 (en) 2015-12-31 2019-09-03 Huawei Technologies Co., Ltd. Management and dispatching apparatus, system, and method based on SAS
CN106933497B (zh) * 2015-12-31 2020-02-21 华为技术有限公司 一种基于sas的管理调度装置、系统及方法

Also Published As

Publication number Publication date
US20070067504A1 (en) 2007-03-22
EP1934760B1 (en) 2010-08-18
DE602006016308D1 (de) 2010-09-30
WO2007040766A1 (en) 2007-04-12
TW200712896A (en) 2007-04-01
CN101263464B (zh) 2011-06-15
US7506080B2 (en) 2009-03-17
TWI326415B (en) 2010-06-21
ATE478382T1 (de) 2010-09-15
EP1934760A1 (en) 2008-06-25

Similar Documents

Publication Publication Date Title
CN101263464B (zh) 基于帧的数据传送并行处理
US11269518B2 (en) Single-step configuration of storage and network devices in a virtualized cluster of storage resources
JP5220974B2 (ja) ハードウェア実行又はオペレーティングシステム機能の加速のための装置及び方法
US10216666B2 (en) Caching methods and systems using a network interface card
TWI571087B (zh) 用於在乙太型網路上對記憶體及輸入／輸出進行遠端存取之非揮發性記憶體快速控制器
US8352689B2 (en) Command tag checking in a multi-initiator media controller architecture
KR101378270B1 (ko) Ｓａｓ 확장기를 포함하는 저장 시스템에서 데이터 판독을 가능하게 하기 위한 방법, 시스템 및 ｓａｓ 확장기 디바이스
US7620692B2 (en) iSCSI receiver implementation
US9910800B1 (en) Utilizing remote direct memory access (‘RDMA’) for communication between controllers in a storage array
US9946671B1 (en) Methods and systems for processing read and write requests
US20040039986A1 (en) Store and forward switch device, system and method
US20050187939A1 (en) Method, system, and program for managing data read operations
US7460531B2 (en) Method, system, and program for constructing a packet
US7366817B2 (en) Frame order processing apparatus, systems, and methods
US9164947B1 (en) Method and system for inserting cookies in I/O commands
CN102868684A (zh) 一种光纤通道目标器及光纤通道目标器实现方法
US7814219B2 (en) Method, apparatus, system, and article of manufacture for grouping packets
JP2006040011A (ja) ディスクアレイシステム
US20040168026A1 (en) Write posting memory interface with block-based read-ahead mechanism
CN117971526B (zh) 中断触发设备确定方法和装置
US20050154800A1 (en) Command serialization
CN102215162A (zh) 一种基于现场可编程门阵列的光纤i/o乱序帧处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110615

Termination date: 20130727