CN101261965B - 具有微穴的封装构造及其制造方法 - Google Patents

具有微穴的封装构造及其制造方法 Download PDF

Info

Publication number
CN101261965B
CN101261965B CN2008100931934A CN200810093193A CN101261965B CN 101261965 B CN101261965 B CN 101261965B CN 2008100931934 A CN2008100931934 A CN 2008100931934A CN 200810093193 A CN200810093193 A CN 200810093193A CN 101261965 B CN101261965 B CN 101261965B
Authority
CN
China
Prior art keywords
groove
packaging structure
annular brace
device region
base board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100931934A
Other languages
English (en)
Other versions
CN101261965A (zh
Inventor
彭胜扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2008100931934A priority Critical patent/CN101261965B/zh
Publication of CN101261965A publication Critical patent/CN101261965A/zh
Application granted granted Critical
Publication of CN101261965B publication Critical patent/CN101261965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Toys (AREA)

Abstract

一种具有微穴的封装构造包含一基板单元、一环形支撑墙、一组件及一外盖。该基板单元的表面上定义有一模造区及一非模造区，并包含至少一沟槽及一组件区域，该沟槽及组件区域皆位于该非模造区，且该沟槽环绕该组件区域。环形支撑墙是配置于该模造区上，并与该基板单元形成了一空穴，其中该沟槽是位于该空穴内，并与该环形支撑墙之间具有一预定距离。该组件是固定于该组件区域上。该外盖是固定于该些环形支撑墙上。

Description

具有微穴的封装构造及其制造方法
术领域
本发明是有关于一种具有微穴的封装构造，更特别有关于一种具有微穴的封装构造，当进行其环形支撑墙的模造制程时，模造材料所产生的气泡空隙可疏导至沟槽。
背景技术
参考图1，其显示一种习知堆栈式半导体封装构造10。该堆栈式半导体封装构造10包含一第一封装构造20(亦即上封装构造)及一第二封装构造30(亦即下封装构造)。
该第一封装构造20包含一第一基板22、一第一芯片24及一第一封胶体26。该第一芯片24是固定于该第一基板22上，且该第一芯片24的主动表面是借助焊线28电性连接于该第一基板22的上表面21的接垫(图未示)。第一封胶体26是用以包覆该第一芯片24及焊线28。
该第二封装构造30包含一第二基板32、一第二芯片34及一第二封胶体36。该第二芯片34是固定于该第二基板32上，且该第二芯片34的主动表面是借助焊线38电性连接于该第二基板32的上表面31的接垫(图未示)。该第二封胶体36是用以包覆该第二芯片34及焊线38。
该第二基板32的上表面31的焊垫35是借助锡球12电性连接于该第一基板22的下表面23的焊垫25，用以在该第一及第二封装构造20、30之间传送信号。
参考图2a及2b，当进行该第二封胶体36的模造制程(molding process)时，为了避免该封胶体36的溢胶污染该焊垫35，该第二基板32设有沟槽37紧邻于该第二封胶体36。详细而言，将一模具40放置于该第二基板32的上表面31上，用以模造该第二封胶体36。该模具40具有一封胶入口42、一方形空穴44及一封胶出口46。当封胶体材料由该封胶入口42灌入，封胶体材料会依模流方向48前进，然后充满整个方形空穴44，最后由该封胶出口46离开。若模流的速度大致上相同，则该封胶体材料不易在该方形空穴44中产生气泡。因此，该第二基板32的沟槽37仅仅用以避免溢胶污染该焊垫35，而非用以减少该封胶体36内形成气泡。
然而，针对具有微穴的封装构造50而言，其环形支撑墙54内较易产生气泡空隙。参考图3，该封装构造50包含一基板52、一环形支撑墙54、一芯片56及一外盖58。该环形支撑墙54是配置于该基板52上，并与该基板52形成了一空穴51。该芯片56是固定于该基板52上，并位于该空穴内51。该外盖58是固定于该些环形支撑墙54上。参考图4a及4b，当进行该环形支撑墙54的模造制程(molding process)时，该模造材料会产生气泡空隙(void)而使该环形支撑墙54内形成气泡空隙。详细而言，将一模具60放置于该基板52上，用以模造该环形支撑墙54。该模具60具有一封胶入口62、一环形空穴64及一封胶出口66。当模造材料由该封胶入口62灌入，模造材料会依模流方向前进，然后充满整个环形空穴64，最后由该封胶出口66离开。若第一模流72与第二模流74的速度不同时，则该模造材料容易在该环形空穴64中产生气泡76。
因此，便有需要提供一种具有微穴的封装构造，能够解决前述的缺点。
发明内容
本发明的一目的在于提供一种具有微穴的封装构造，当进行其环形支撑墙的模造制程时，模造材料所产生的气泡空隙可疏导至沟槽，以减少该环形支撑墙内形成气泡空隙。
为达上述目的，本发明提供一种具有微穴的封装构造，包含一基板单元、一环形支撑墙、一组件及一外盖。该基板单元的表面上定义有一模造区及一非模造区，并包含至少一沟槽及一组件区域，该沟槽及组件区域皆位于该非模造区，且该沟槽环绕该组件区域。环形支撑墙是配置于该模造区上，并与该基板单元形成了一空穴，其中该沟槽是位于该空穴内，并与该环形支撑墙之间具有一预定距离。该组件是固定于该组件区域上。该外盖是固定于该些环形支撑墙上。
当进行该环形支撑墙的模造制程时，模造材料所产生的气泡空隙可疏导至该沟槽，以减少该环形支撑墙内形成气泡空隙。同时，该模造材料所产生的溢胶亦可疏导至该沟槽，以防止溢胶污染该组件。
为了让本发明的上述和其它目的、特征、和优点能更明显，下文将配合所附图示，作详细说明如下。
附图说明
图1为先前技术的堆栈式半导体封装构造的剖面示意图。
图2a及2b为先前技术的堆栈式半导体封装构造的下封装构造的剖面及平面示意图，其显示第二封胶体的模造制程。
图3为先前技术的具有微穴的封装构造的剖面示意图。
图4a及4b为先前技术的具有微穴的封装构造的剖面及平面示意图，其显示环形支撑墙的模造制程。
图5为本发明的一实施例的具有微穴的封装构造的剖面示意图。
图6a至6e为本发明的该实施例的具有微穴的封装构造的平面示意图，其显示外盖暂时被移除。
图7为本发明的另一实施例的具有微穴的封装构造的剖面示意图。
图8为本发明的一实施例的具有微穴的封装构造的制造方法的流程图。
图9a、9b及图10至图12为本发明的该实施例的微穴的封装构造的制造方法的平面及剖面示意图。
具体实施方式
参考图5，其显示本发明的一实施例的具有微穴的封装构造100。该封装构造100包含一基板单元110、一环形支撑墙120、一组件126及一外盖130。该基板单元110的表面112上定义有一模造区114及一非模造区116，并包含至少一沟槽118及一组件区域122，该沟槽118及组件区域122皆位于该非模造区116，且该沟槽118环绕该组件区域122。该环形支撑墙120是配置于该模造区114上，并与该基板单元110形成了一空穴124，其中该沟槽118是位于该空穴124内，并与该环形支撑墙120之间具有一预定距离D。该组件126，诸如微机电组件、芯片或被动组件(电容等)，是固设于该组件区域122上，亦即位于该空穴124内。举例而言，该组件126是可借助打线接合或覆晶接合技术而电性连接于该组件区域122上。由于该沟槽118环绕该组件区域122，因此该组件126亦被该沟槽118所围绕。
该沟槽118是可为封闭式单道(single section)外形(如图6a所示)、开放式单道外形(如图6b所示)、串联式多道(multiple section)外形(如图6c所示)、或并联式多道外形(如图6d、6e所示)。该环形支撑墙120是可为模造材料，诸如树脂化合物(compound resin)所制。当进行该环形支撑墙120的模造制程(molding process)时，该模造材料所产生的气泡空隙(void)可疏导至该沟槽118，以减少该环形支撑墙120内形成气泡空隙。同时，该模造材料所产生的溢胶亦可疏导至该沟槽118，以防止溢胶污染该组件区域122。
再参考图5，该外盖130是固定于该些环形支撑墙120上。该外盖130、该环形支撑墙120及该基板单元110形成了一封闭空间，用以保护该组件区域122上的组件126。该具有微穴的封装构造为微机电系统(Micro-electro-mechanical System；MEMS)的封装构造。
参考图7，其显示本发明的另一实施例的具有微穴的封装构造100’。该实施例的封装构造100’大体上类似于封装构造100，其中类似的组件标示类似的符号。该封装构造100’为麦克风的封装构造，其外盖130’包含一贯穿孔132，其对应于该空穴124，用以将外界的声音传入该麦克风的封装构造100’内。该麦克风的封装构造100’亦为微机电系统(Micro-electro-mechanical System；MEMS)的封装构造。该组件126为微机电组件，其可被声音所驱动而接收一振动信号，用以将声音的非电信号转换成电信号。
另外，参考图8，其显示本发明的具有微穴的封装构造100的制造方法。在步骤300中，参考图9a及9b，提供一基板条210，其包含数个以数组式排列的基板单元110，其中该基板条210的表面212上定义有数个模造区114及非模造区116，且该基板单元110包含至少一沟槽118、一基准记号(fiducial mark)121、数个焊垫123及一组件区域122，其皆位于该非模造区116。该沟槽118环绕该基准记号121、该些焊垫123及该组件区域122，并与该模造区114之间具有一预定距离D。再者，在A部分放大图中，该基板单元110是可为具有线路层的电路板，亦即该基板单元110可包含一介电层240、一线路层242及一防焊层244。该线路层242与该防焊层244依序配置于该介电层240上。该沟槽118是可设置于该防焊层244上，诸如先形成该防焊层244后，再借助激光切割或微影蚀刻制程而将该沟槽118形成在该防焊层244上。该沟槽118的深度是可不大于该防焊层244的厚度T。较佳地，该沟槽118的深度是等于该防焊层244的厚度T，如此使该沟槽118得到最大尺寸的加工值，亦即可使该沟槽118得到一预定容积量。
在步骤302中，参考图10，提供一模具220，用以模造一封胶体222在该基板条210的模造区114上。该封胶体222是可为模造材料，诸如树脂化合物(compound resin)所制。当进行该封胶体222的模造制程(moldingprocess)时，由于该沟槽118环绕该基准记号121、该些焊垫123及该组件区域122，并与该模造区114之间具有该预定距离D，因此该模造材料所产生的气泡空隙(void)可疏导至该沟槽118，以减少该封胶体222内形成气泡空隙。同时，该模造材料所产生的溢胶亦可疏导至该沟槽118，以防止溢胶污染该基准记号121、该些焊垫123及该组件区域122。应注意的是，该沟槽118不可以紧邻于该模造区114，而是须与该模造区114之间具有该预定距离D，以避免溢胶太快而使充满于该沟槽118内。
在步骤303中，参考图11，自该基板条210上移除该模具220，其中该封胶体222包含数条切割线224，该些切割线224定义出数个环形支撑墙120，其位于该模造区114上，每一环形支撑墙120是与每一基板单元110形成了一空穴124，其中该沟槽118是位于该空穴124内，并与该环形支撑墙120之间具有该预定距离D。
在步骤304中，参考图12，将数个组件126分别固设于该些组件区域122上与该空穴124内。举例而言，该组件126是可借助打线接合或覆晶接合技术而电性连接于该组件区域122上。在步骤306中，提供一盖板230，其包含数个外盖130分别固定于该些环形支撑墙120上，以形成数个具有微穴的封装构造100。在步骤308中，以一切割工具(图未示)沿该些切割线224将该盖板230、封胶体222及基板210条切割而使该些封装构造100单一化，如图5所示。
虽然本发明已以前述实施例揭示，然其并非用以限定本发明，任何本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (10)

1.一种具有微穴的封装构造，包含：
基板单元，其表面上定义有一模造区及一非模造区，并包含至少一沟槽及一组件区域，该沟槽及组件区域皆位于该非模造区，且该沟槽环绕该组件区域；
环形支撑墙，配置于该模造区上，并与该基板单元形成了一空穴，其中该沟槽是位于该空穴内，并与该环形支撑墙之间具有一预定距离；
组件，固定于该组件区域上；以及
外盖，固定于该环形支撑墙上。
2.如权利要求1所述的封装构造，其中该基板单元包含一防焊层及一线路层，该防焊层是配置于该线路层上，且该沟槽是设置于该防焊层上。
3.如权利要求2所述的封装构造，其中该沟槽的深度是不大于该防焊层的厚度。
4.如权利要求1所述的封装构造，其中该外盖包含一贯穿孔，其对应于该空穴。
5.一种具有微穴的封装构造，包含：
基板条，包含数个以数组式排列的基板单元，其中该基板条的表面上定义有数个模造区及非模造区，每一基板单元包含至少一沟槽及一组件区域，该沟槽及组件区域皆位于该非模造区，该沟槽环绕该组件区域，且该沟槽是与该模造区之间具有一预定距离；以及
封胶体，配置于该基板条的模造区上，其中该封胶体包含数条切割线，该些切割线定义出数个环形支撑墙位于该模造区上，每一环形支撑墙是与每一基板单元形成了一空穴，且该沟槽是位于该空穴内，并与该环形支撑墙之间具有该预定距离。
6.如权利要求5所述的封装构造，另包含：
盖板，包含数个外盖，分别固定于该些环形支撑墙上。
7.如权利要求5所述的封装构造，其中该沟槽为封闭式单道外形。
8.如权利要求5所述的封装构造，其中该沟槽为开放式单道外形。
9.一种具有微穴的封装构造的制造方法，包含下列步骤：
提供一基板条，其包含数个以数组式排列的基板单元，其中该基板条的表面上定义有数个模造区及非模造区，每一基板单元包含至少一沟槽及一组件区域，该沟槽及组件区域皆位于该非模造区，该沟槽环绕该组件区域，且该沟槽是与该模造区之间具有一预定距离；
模造一封胶体于该基板条的模造区上，其中该封胶体包含数条切割线，该些切割线定义出数个环形支撑墙位于该模造区上，每一环形支撑墙是与每一基板单元的表面形成了一空穴，且该沟槽是位于该空穴内，并与该环形支撑墙之间具有该预定距离；
将数个组件分别固设于该些组件区域上；
提供一盖板，其包含数个外盖分别固设于该些环形支撑墙上，以形成数个具有微穴的封装构造；以及
沿该些切割线将该盖板、封胶体及基板条切割而使该些封装构造单一化。
10.如权利要求9所述的制造方法，其中该基板单元包含一介电层及一线路层。
CN2008100931934A 2008-04-21 2008-04-21 具有微穴的封装构造及其制造方法 Active CN101261965B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100931934A CN101261965B (zh) 2008-04-21 2008-04-21 具有微穴的封装构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100931934A CN101261965B (zh) 2008-04-21 2008-04-21 具有微穴的封装构造及其制造方法

Publications (2)

Publication Number Publication Date
CN101261965A CN101261965A (zh) 2008-09-10
CN101261965B true CN101261965B (zh) 2012-07-04

Family

ID=39962306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100931934A Active CN101261965B (zh) 2008-04-21 2008-04-21 具有微穴的封装构造及其制造方法

Country Status (1)

Country Link
CN (1) CN101261965B (zh)

Also Published As

Publication number Publication date
CN101261965A (zh) 2008-09-10

Similar Documents

Publication Publication Date Title
EP3218301B1 (en) Package for mems
CN104937951B (zh) 具有集成基板的麦克风封装
US9818665B2 (en) Method of packaging a semiconductor chip using a 3D printing process and semiconductor package having angled surfaces
US20120087521A1 (en) Microphone Package with Embedded ASIC
US20070040231A1 (en) Partially etched leadframe packages having different top and bottom topologies
CN102742301A (zh) 微机电换能器及对应组装工艺
US10773949B2 (en) Method of manufacturing an electronic device
CN101238060A (zh) 制造包括硅mems传声器的微电子封装的方法
US9517928B2 (en) Micromechanical functional apparatus, particularly a loudspeaker apparatus, and appropriate method of manufacture
CN103125019A (zh) 被配置成用于电气连接到印刷电路板上的半导体封装体以及其提供方法
CN103097282A (zh) 被配置成用于电气连接到印刷电路板上的气腔封装体以及其提供方法
CN104303262A (zh) 用于其中一部分暴露在环境下的密封mems设备的工艺
CN104254045A (zh) 用于麦克风组件的预制模及其制造方法
CN205177811U (zh) 半导体器件封装
US11223907B2 (en) Semiconductor structures
JP2005129888A (ja) センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法
CN103663351B (zh) Mems集成器件的晶片级封装及相关制造工艺
US9420378B1 (en) Top port MEMS microphone package and method
US10277983B2 (en) Microphone device
CN101261965B (zh) 具有微穴的封装构造及其制造方法
CN102398886B (zh) 具微机电元件的封装结构及其制法
US10418249B2 (en) Method and apparatus for using universal cavity wafer in wafer level packaging
CN218931716U (zh) 微机电系统封装结构
CN212677376U (zh) 微机电系统与微机电系统的封装结构
KR101176350B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant