CN101258683A - 有限冲击响应型数模转换器 - Google Patents
有限冲击响应型数模转换器 Download PDFInfo
- Publication number
- CN101258683A CN101258683A CN200680032393.8A CN200680032393A CN101258683A CN 101258683 A CN101258683 A CN 101258683A CN 200680032393 A CN200680032393 A CN 200680032393A CN 101258683 A CN101258683 A CN 101258683A
- Authority
- CN
- China
- Prior art keywords
- current
- filter coefficient
- copy
- source array
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
- H03M3/504—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a finite impulse response [FIR] filter, i.e. FIRDAC
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
在信号处理装置中,有限冲击响应型数模转换器(DAC1)将串行比特流(BSL)转换成模拟输出信号(AL)。模数转换器(DAC1)包括至少两个电流源阵列(CCA1,CCA2)。在第一电流源阵列(CCA1)中,电流定义单元(CD1)产生第一基本电流,并且多个第一电流拷贝单元(…,CC40,CC41,…)提供第一基本电流的相应的成比例拷贝,以构成第一滤波系数电流(…,IP40,IP41,…)。在另外的电流源阵列(CCA2)中,另外的电流定义单元(CD2)产生另外的基本电流,并且多个另外的电流拷贝单元(CC1,CC2,…,CC80)提供另外的基本电流的相应成比例拷贝,以构成另外的滤波系数电流(IP1,IP2,…,IP80)。开关移位阵列(XSA)根据串行比特流(BSL)中的相应的连续比特值,分别将相应的第一滤波系数电流(IP1,IP2,…,IP40,IP41,…,IP80)传送至信号输出端(CVC)或另一点(DLD)。
Description
技术领域
本发明的一方面涉及一种包括有限冲击响应型数模转换器的信号处理装置。这种数模转换器将串行比特流转换成模拟输出信号。例如,该信号处理装置可以是所谓的机顶盒或从射频频谱中的选定频道获得视频、音频和其它数据的另一类型的接收机。例如,该数模转换器可以构成向扬声器提供模拟音频输出信号的音频电路的一部分。本发明的其它方面涉及一种信号处理方法及一种信息呈现系统。
背景技术
美国专利第6,501,408号描述了一种有限冲击响应数模转换器(FIRDAC)。一般而言,FIRDAC包括具有多个级的移位寄存器,该多个级接收比特流输入信号,该比特流输入信号是具有一比特的幅度分辨率的连续数据流。每一级接通或断开专用电流源。将由该移位寄存器的所有级据此所产生的电流相加,以产生FIRDAC的输出电流。因此,每一级产生对FIRDAC的总输出电流有贡献的输出电流。然而,FIRDAC的级并非均以相同的程度来作出贡献。为了获得期望的滤波器特性,每一级都具有相关的加权系数,该系数是由电流源的输出电流的幅值构成。
发明内容
本发明的目的是提供一种改进的有限冲击响应型数模转换器。本发明由独立权利要求所限定。从属权利要求限定了有利的实施例。
根据本发明的一方面,一种信号处理装置,包括具有下列特性的有限冲击响应型数模转换器。该数模转换器包括至少两个电流源阵列。在第一电流源阵列中,电流定义单元产生第一基本电流,并且多个第一电流拷贝单元提供第一基本电流的相应的成比例拷贝,以构成第一滤波系数电流。在另外的电流源阵列中,另外的电流定义单元产生另外基本电流,并且多个另外的电流拷贝单元提供另外的基本电流的相应的成比例拷贝,以构成另外的滤波系数电流。开关移位阵列(switch-and-shift array)根据串行比特流中的相应的连续比特值,将相应的第一滤波系数电流分别传送至信号输出端或另一点。
本发明考虑以下几个方面。有限冲击响应型数模转换器典型地包括提供多个直流(DC)电流的电流源装置,该多个直流(DC)电流的相应的幅值彼此具有特定比率。该数模转换器具有取决于该特定比率(在下文中称为电流幅值比)的滤波器特性。因此,该电流幅值比定义了数模转换器的滤波器特性。实际上,前述的DC电流构成了有限冲击响应滤波器的滤波系数。因此,可以将前述的DC电流称为滤波系数电流。
理想情况下,电压幅值比应等于符合期望滤波器特性的期望电流幅值比,该期望滤波器特性提供了最优信号质量。如果电流幅值比偏离期望电流幅值比,则信号质量是次优的。电流幅值比偏离期望电流幅值比的程度越大,信号质量就越恶化。
可以以下列方式来定义电流幅值比。电流定义单元产生基本电流,多个电流拷贝单元以类似电流镜的方式提供了对基本电流的成比例拷贝。更具体地,基本电流流经电流定义单元中的晶体管,从而产生电流拷贝电压。接收电流拷贝电压的电流拷贝单元中的晶体管提供基本电流的成比例拷贝。每一滤波系数电流是同一基本电流的成比例拷贝。电流定义单元和电流拷贝单元中的相应的晶体管的尺寸定义了电流幅值比。前述现有技术以这样的方式定义了电流幅值比。
定义了电流幅值比的现有技术方法通常需要较大的电路表面。这是由于以下两个因素。首先,存在可用于定义电子元件的尺寸的特定分辨率。例如,假设制造工艺提供了0.1微米的分辨率。另外假设晶体管具有2微米的标称宽度。在这种情况下,实际宽度可以是1.9微米或2.1微米。其次,最小滤波系数与最大滤波系数之间的比率可以较大,例如可以是1∶30。同样地,等于前述滤波系数比的、最小滤波系数电流与最大滤波系数电流之间的期望电流幅值比也将较大。
确定最小滤波系数电流的晶体管尺寸应足够大,以确保电流幅值比充分接近于期望电流幅值比,而不管受限的分辨率。例如,假设分辨率为0.1微米,以及电流幅值比不应偏离期望电流幅值比超过2%。另外假设相应的晶体管宽度确定了相应的滤波系数电流幅值。在这种情况下,最小滤波系数电流需要5微米的晶体管宽度;0.1微米是5微米的2%。
在现有技术中,在确定最大滤波系数电流的晶体管尺寸与确定最小滤波系数电流的晶体管尺寸之间存在固定关系。确定最大滤波系数电流的晶体管尺寸取决于最小滤波系数电流与最大滤波系数电流之间的期望电流幅值比。例如,由于上面所提到的原因,假设最小滤波系数电流需要5微米的晶体管宽度。另外假设最小滤波系数与最大滤波系数之间的比率为1∶30。在这种情况下,最大滤波系数电流需要150微米的晶体管宽度。本示例例证了较精确的电流幅值比需要较大的电流表面,这主要是由于分辨率受限以及确定最大滤波系数电流的晶体管尺寸与确定最小滤波系数电流的晶体管尺寸之间的固定关系。
根据本发明的前述方面,数模转换器包括至少两个电流源阵列。在电流源阵列中,电流定义单元产生基本电流,并且多个电流拷贝单元提供基本电流的相应的成比例拷贝。来自至少两个电流源阵列的相应的成比例拷贝构成了滤波系数电流。
因为根据本发明至少存在两个截然不同的电流源阵列,所以在确定最大滤波系数电流的晶体管尺寸与确定最小滤波系数电流的晶体管尺寸之间不再具有固定关系。一个电流源阵列可以提供最大滤波系数电流,而另外的电流源阵列可以提供最小滤波系数电流。因此,确定最小滤波系数电流的晶体管尺寸可以较大,而不需要自动使较大的电流表面成为必需。换言之,针对给定的电路表面,本发明允许增大确定最小滤波系数电流的晶体管尺寸。这允许针对给定分辨率和给定电路表面的更为精度的电流幅值比。在本方面中,应注意,电流源阵列之间将存在一定的失配。该失配将在电流幅值比中引入误差。已经发现,较之与确定最小滤波系数电流的晶体管尺寸的前述增大相关联的误差减少,本误差相对较小。上述已经说明了电流幅值比越精确,则滤波系数也将越精确,并且信号质量将越好。为此,本发明以适度的成本允许相对好的信号质量。
下面将参考附图描述本发明的这些和其它方案。
附图说明
图1是示出了视听系统的实施例的方框图。
图2是示出了构成了视听系统的一部分的音频电路的实施例的方框图。
图3是示出了构成了视听系统的一部分的数模转换器的实施例的方框图。
图4是示出了构成了视听系统的一部分的电流源阵列的实施例的电路图。
具体实施方式
图1示出了视听系统AVS的实施例。该视听系统AVS包括视听呈现设备AVD、接收机REC、以及远程控制设备RCD。视听呈现设备AVD具有左声道扬声器LS和右声道扬声器RS。例如,视听呈现设备AVD还可以包括平面显示器。左声道扬声器LS和右声道扬声器RS分别呈现出接收机REC所提供的左声道音频输出信号LO和右声道音频输出信号RO。平面显示器呈现出接收机REC所提供的视频输出信号VO。接收机REC可以采取以下形式,例如:机顶盒、数字视频记录器、电视机、或可以插入个人计算机或任意其它多媒体设备的板。视听呈现设备AVD和接收机REC可以构成一个设备或可以是独立的实体。
接收机REC包括以下功能实体:频道选择器和检测器CHSD、解码器DEC、视听接口AVI、以及控制器CTRL。视听接口AVI包括音频电路AC和视频电路VC。频道选择器和检测器CHSD可以包括典型地具有铁壳调谐器模块。控制器CTRL可以采取适当编程的微处理器的形式。前述功能实体中的每个实体都可以包括一个或多个集成电路。该功能实体可以构成在其上安装有集成电路的单板的形式。
接收机REC基本上如下地操作。接收机REC接收包括多个声道的射频频谱RF。例如,用户可以通过远程控制设备RCD来选择特定频道。响应于频道选择,控制器CTRL将频道选择器和检测器CHSD调谐至用户已选的频道。该频道选择器和检测器CHSD从用户已选的频道中获得编码视听数据CAV。例如,编码视听数据CAV可以是已经在发射端根据MPEG 2标准进行编码的视听数据(MPEG是运动图像专家组的缩写)。对编码视听数据CAV进行解码的解码器DEC提供了数字音频数据DA和数字视频数据DV。
视听接口AVI接收解码器DEC所提供的数字音频数据DA和数字视频数据DV。视听接口AVI可以从图1中未示出的其它视听源接收其它数字音频数据和数字视频数据。例如,视听接口AVI可以从耦合至接收机REC的数字多功能盘(DVD)设备接收数字音频数据和数字视频数据。用户可以为选择特定视听源来为视听呈现设备AVD提供左声道音频输出信号LO、右声道音频输出信号RO、以及视频输出信号VO。响应于源选择,控制器CTRL使得视听接口AVI基于用户已选的源来建立前述输出信号。在下文中将假设视听接口AVI基于解码器DEC所提供的数字音频数据DA来建立左声道音频输出信号LO和右声道音频输出信号RO。
图2示出了视听接口AVI的音频电路AC的实施例。音频电路AC包括以下功能实体:数字接口DIF、两个内插器IPL1和IPL2、两个数模转换器DAC1和DAC2、以及开关装置SWA。例如,这些功能实体可以包括在单个集成电路中。两个数模转换器DAC1、DAC2中的每一个都是所谓的有限冲击响应数模转换器(FIRDAC)。
假设音频电路AC接收到的数字音频数据DA是采取I2S格式的串行比特流的形式。I2S格式是Philips所发明的工业标准。以I2S格式的串行比特流备选地包括左声道音频比特序列和右声道音频别序列。每一序列都以最高有效位开始,并以最低有效位结束。
音频电路AC如下地操作。数字接口DIF将I2S格式的数字音频数据DA转换成左声道数字音频信号DL和右声道数字音频信号DR。左声道数字音频信号DL是数字视频采样流。每一数字视频采样都包括20个比特。左声道数字音频信号DL具有44.1kHz的采样频率。前述同样可以应用于右声道数字音频信号DR。可以将数字接口DIF视为比特串行向比特并行的转换器,该转换器还将左和右声道音频分开。
内插器IPL1将左声道数字音频信号DL转换为左声道音频比特流BSL。左声道音频比特流BSL是表示左声道数字音频信号DL的1个比特。实际上,可以将左声道音频比特流BSL视为数字音频采样流,因此每一数字音频采样仅包括1个比特。左声道音频比特流BSL具有1比特的幅值分辨率,而左声道数字音频信号DL具有20比特的幅值分辨率。左声道音频比特流BSL具有64倍于左声道数字音频信号DL的采样频率的2.8224MHz的采样频率。可以说,内插器IPL1以时间分辨率来交换幅值分辨率。在这种情况下,内插器IPL1执行所谓的噪声成形操作。该噪声成形操作可以认为是推送超过20kHz(音频波段的典型上边界)的量化噪声。内插器IPL2以类似的方式将右声道数字音频信号DR转换为右声道音频比特流BSR。
数模转换器DAC1将左声道音频比特流BSL转换为左声道模拟音频信号AL。上文中已经提到了数模转换器DAC1是有限冲击响应数模转换器(FIRDAC)。数模转换器DAC1具有低通滤波器特性,该特性具有与音频波段的上边界相对应的截止频率(典型地为20kHz)。因此,数模转换器DAC1在较大程度上对实质上处于该音频波段之外的量化噪声进行衰减。数模转换器DAC1优选地应当在该音频波段内不引入任何频率失真或任何其它失真。前述同样地应用于数模转换器DAC2,该数模转换器DAC2将右声道音频比特流BSR转换成右声道模拟音频信号AR。
开关装置SWA接收左声道模拟音频信号AL和右声道模拟音频信号AR。开关装置SWA可以从图2中未示出的其它源接收其它音频信号。图1中的控制器CTRL使得开关装置SWA提供特定音频信号作为左声道音频输出信号LO以及提供另一特定音频信号作为右声道音频输出信号RO。上面已经假设了左声道音频输出信号LO和右声道音频输出信号RO是基于图1中所示的解码器DEC所提供的数字音频数据DA。因此,左声道音频输出信号LO与左声道模拟音频信号AL相对应,以及右声道音频输出信号RO与右声道模拟音频信号AR相对应。
两个数模转换器DAC1、DAC2在相当大的范围内确定音频质量。通常可以以精确的方式对数字信号进行处理,而不引入任何失真。这是因为数字信号处理实质上对元件容差不敏感。因此,左声道音频比特流BSL和右声道音频比特流BSR据此能够分别在发射端处精确地表示出左声道音频信号和右声道音频信号。
左声道音频输出信号LO和右声道音频输出信号RO中的任何失真实质上是由于对元件容差敏感的两个数模转换器DAC1、DAC2。理想情况下,两个数模转换器DAC1、DAC2中的每一个的低通滤波器特性应完全与最佳低通滤波器特性相对应。元件容差使得低通滤波器特性偏离最佳低通滤波器特性。这种偏离使得信号质量恶化。
图3示出了数模转换器DAC1的实施例。数模转换器DAC1包括基准电压源VRS、两个电流源阵列CCA1、CCA2、开关移位阵列XSA、电流-电压转换器CVC、以及虚负载DLD。两个电流源阵列CCA1、CCA2具有相似结构。电流源阵列CCA1包括电流定义单元CD1和多个电流拷贝单元CC,示出了其中的两个CC40、CC41。类似地,电流源阵列CCA2包括电流定义单元CD2和多个电流拷贝单元CC,示出了其中的三个CC1、CC2、CC80。电流源阵列CCA1的电流定义单元CD1和电流源阵列CCA2的电流定义单元CD2都从基准电压源VRS接收基准电压VREF。
开关移位阵列XSA包括80个开关移位单元SC,示出了其中的五个SC1、SC2、SC40、SC41、SC80。每个开关移位单元SC具有信号输出端S和假输出端(dummy output)D。每个开关移位单元耦合至构成了电流源阵列CCA1或电流源阵列CCA2的一部分的特定电流拷贝单元。因此,数模转换器DAC1中的所有电流拷贝单元的总数等于80。将电流拷贝单元分布在电流源阵列CCA1和电流源阵列CCA2之间。数模转换器DAC2具有相同的结构并以相同的方式操作。
数模转换器DAC1操作如下。开关移位单元SC1在与左声道音频比特流BSL的采样频率(即2.8224MHz)相对应的时钟信号的每一时钟周期从左声道音频比特流BSL读取一个新比特。假设开关移位单元SC1在第一时钟周期开始处从左声道音频比特流BSL读取第一比特。开关移位单元SC1在第一时钟周期期间存储该第一比特。随后,开关移位单元SC2在第一时钟周期之后的第二时钟周期的开始处从左声道音频比特流BSL读取第一比特。开关移位单元SC2在第二时钟周期期间存储该第一比特。因此,在每一时钟周期内,第一比特在开关移位阵列XSA中向下移动一个位置。第一比特将在第80个周期处到达开关移位单元SC80。因此,可以说左声道音频比特流BSL中的每一比特以与左声道音频比特流BSL的采样频率相对应的速率进入开关移位阵列XSA并穿过开关移位阵列XSA。
因此,开关移位阵列XSA中的每一开关移位单元SC均按照与左声道音频比特流BSL中的比特顺序相对应的顺序来包括左声道音频比特流BSL的特定比特。在任意给定的时钟周期中,开关移位单元SC1包括左声道音频比特流BSL中的第K个比特,开关移位单元SC2包括第K+1个比特,开关移位单元SC40包括第K+40个比特,开关移位单元SC41包括第K+41个比特,以及开关移位单元SC80包括第K+80个比特,K是任意整数。
开关移位阵列XSA从两个电流源阵列CCA1、CCA2接收到IP1、IP2、...、IP40、IP41、...、IP80和反向DC电流IN1、IN2、...、IN40、IN41、...、IN80。更具体地,每一相应的开关移位单元从与开关移位单元相耦合的特定电流拷贝单元处接收DC电流和反向DC电流。特定电流拷贝单元属于电流源阵列CCA1或电流源阵列CCA2。每一相应的开关移位单元所接收到的DC电流和反向DC电流具有实质相等的幅值。
DC电流IP1、IP2、...、IP40、IP41、...、IP80的相应幅值相互间具有特定比率。反向DC电流IN1、IN2、...、IN40、IN41、...、IN80的相应幅值也是如此,其相互间也具有特定比率。下文中将该特定比率称为电流幅值比。该电流幅值比确定了上面提到的数模转换器DAC1的低通滤波器特性。相应的DC电流IP1、IP2、...、IP40、IP41、...、IP80和相应的反向DC电流IN1、IN2、...、IN40、IN41、...、IN80的相应幅值与有限冲击响应滤波器的滤波系数相对应。因此,下文将前述电流分别称为滤波系数电流IP1、IP2、...、IP40、IP41、...、IP80以及反向滤波系数电流IN1、IN2、...、IN40、IN41、...、IN80。因此,每个电流拷贝单元提供了包括滤波系数电流和反向滤波系数电流的滤波器系数电流对。
开关移位单元SC1从构成电流源阵列CCA1的一部分的电流拷贝单元CC 1处接收滤波系数电流IP1和反向滤波系数电流IN1。如果开关移位单元SC1所存储的比特等于一(1),则开关移位单元SC1将滤波系数电流IP1送往其信号输出端S,并将反向滤波系数电流IN1送往其假输出端D。相反地,如果前述比特等于零(0),则开关移位单元SC1将反向滤波系数电流IN1送往其信号输出端S,并将滤波系数电流IP1送往其假输出端D。其它开关移位单元也以类似的方式操作。例如,开关移位单元SC40从构成电流源阵列CCA1的一部分的电流拷贝单元CC40处接收滤波系数电流IP40和反向滤波系数电流IN40。如果开关移位单元SC40所存储的比特等于一(1),则开关移位单元SC40将滤波系数电流IP40送往其信号输出端S,并将反向滤波系数电流IN40送往其假输出端D。相反地,如果前述比特等于零(0),则开关移位单元SC40将反向滤波系数电流IN40送往其信号输出端S,并将滤波系数电流IP40送往其假输出端D。
电流-电压转换器CVC接收作为相应的开关移位单元SC1、SC2、...、SC40、SC41、...SC80送往其相应的信号输出端S的相应的滤波系数电流和相应的反向滤波系数电流之和的信号电流。因此,该信号电流具有取决于以下两个因素的幅值。首先,该信号电流的幅值取决于在给定时刻存储在开关移位阵列XSA中的相应比特的对应值(0/1)。这是取决于在左声道音频比特流BSL内所出现的相应比特值的可变的因素。其次,该信号电流的幅值取决于应用于相应的滤波系数电流IP1、IP2、...、IP40、IP41、...、IP80和相应的反向滤波系数电流IN1、IN2、...、IN40、IN41、...、IN80的前述电流幅值比。这是恒定的因素。电流-电压转换器CVC将该信号电流转换成构成左声道模拟音频信号AL的信号电压。
假负载DLD接收作为相应的开关移位单元SC1、SC2、...、SC40、SC41、...SC80送往其相应假输出端D的相应滤波系数电流和相应反向滤波系数电流之和的互补信号电流。电流-电压转换器CVC接收到的信号电流之和即互补信号电流始终在实质上等于零(0)。例如,假设存储在开关移位阵列XSA中的相应比特全部等于一(1)。在这种情况下,电流-电压转换器CVC接收到的信号电流是两个电流源阵列CCA1、CCA2所提供的所有滤波系数电流IP1、IP2、...、IP40、IP41、...、IP80之和。该互补信号电流等于两个电流源阵列CCA1、CCA2所提供的所有反向滤波系数电流IN1、IN2、...、IN40、IN41、...、IN80之和。每一滤波系数电流与实质上具有相同幅值的反向滤波系数电流成对。因此,电流-电压转换器CVC所接收到的信号电流与假负载DLD所接收到的互补信号电流的幅值相同、符号相反。因此,前述电流值和等于零(0)。
电流源阵列CCA1提供具有较大幅值的滤波系数电流和反向滤波系数电流。电流源阵列CCA2提供具有较小幅值的滤波系数电流和反向滤波系数电流。因此,电流源阵列CCA1提供相应的滤波系数电流之中的最大电流,当然也是相应的反向滤波系数电流中的最大电流。电流源阵列CCA2提供相应的滤波系数电流之中的最小电流,当然也是相应的反向滤波系数电流中的最小电流。
例如,假设最小滤波系数电流和最大滤波系数电流之比是1∶30。在这种情况下,电流源阵列CCA1可以提供幅值包括在最大滤波系数电流与中间幅值之间的相应的滤波系数电流,该电流比最大滤波系数电流小五倍。电流源阵列CCA2可以提供幅值包括在前述中间幅值与最小滤波系数电流之间的相应的滤波系数电流。该最小滤波系数电流的幅值比中间幅值小六倍。因此,电流源阵列CCA1将向相应滤波系数电流提供1∶5的最小-最大幅值比。电流源阵列CCA2将给相应滤波系数电流提供1∶6的最小-最大幅值比。前述同样可应用于相应的反向滤波系数电流,其中的每个电流都与特定滤波系数电流成对。
图4示出了包括电流定义单元CD1和电流拷贝单元CC40的电流源阵列CCA1。该电流定义单元CD1包括放大器A1、晶体管M1、以及具有特定值的电阻R1。电流拷贝单元CC40包括四个晶体管M401、M402、M403、M404。电流定义单元CD1的晶体管M1和电流拷贝单元CC40的晶体管M401、M402都是PMOS类型。电流拷贝单元CC40的晶体管M403、M404是NMOS类型。每一晶体管都具有栅极、源极和漏极。在栅极下方存在从源极延伸自漏极的沟道。因此,每一晶体管都具有特定沟道宽度和特定沟道长度。
电流源阵列CCA1如下地操作。放大器A1在负输入端处接收到基准电压VREF,而在正输入端接收到电阻器R1两端的电压。电阻器R1两端的电压等于流经晶体管M1的主电流乘以电阻R1的特定值。放大器A1、晶体管M1、以及电阻R1构成了反馈回路。该反馈回路具有其中电阻器R1两端的电压实质上等于基准电压VREF的稳定状态条件。因此,流经晶体管M1的主电流等于基准电压VREF除以电阻R1的特定值。下文中将主电流称为基本电流。晶体管M1的栅极具有表示流经晶体管M1的基本电流的特定电压。该特定电压构成了电流源阵列CCA1内的电流拷贝电压VC1。
构成电流拷贝单元CC40的一部分的晶体管M401在其栅极处接收到电流拷贝电压VC1。主电流流经晶体管M401。该主电流具有相对于流经电流定义单元CD1的晶体管M1的基本电流的特定幅值比。换言之,流经晶体管M401的主电流是对基本电流的成比例拷贝。电流定义单元CD1中的晶体管M1和晶体管M401的相应的沟道宽度和相应的沟道长度确定了前述特定幅值比。前述同样可应用于主电流也经流经的晶体管M402。晶体管M401、M402实质上具有相同的尺寸。因此,流经这些晶体管的相应的主电流实质上是相同的。
晶体管M403、M404构成了接收流经晶体管M401的成比例拷贝电流的电流镜。这使得流经晶体管M404的主电流与流经晶体管M401的主电流具有相同幅值和相反符号。流经晶体管M404的主电流构成了电流拷贝单元CC40所提供的反向滤波系数电流IN40。流经晶体管M402的主电流构成了电流拷贝单元CC40所提供的滤波系数电流IP40。构成滤波系数电流对的滤波系数电流IP40和反向滤波系数电流IN40是流经电流定义单元CD1中的晶体管M1的基本电流的成比例拷贝。
存在于电流源阵列CCA1的其它电流拷贝单元以类似的方式来提供相应的滤波系数电流和相应的反向滤波系数电流。换言之,每一电流源拷贝单元包括在相应栅极处接收电流拷贝电压VC1。这些晶体管具有相同宽度和相同长度的相应沟道。这些晶体管的沟道宽度和沟道长度相对于电流定义单元CD1中的晶体管M1的沟道宽度和沟道长度而定义了电源拷贝单元所提供的滤波系数电流对与流经电流定义单元CD1中的晶体管M1的基本电流之间的特定幅值比。
电流源阵列CCA2具有与图4中所示的电流源阵列CCA1相类似的结构,并以类似的方式操作。电流源阵列CCA2的电流定义单元CD2将具有与图4中的电阻R1可比较的电阻。电流定义单元CD2的电阻将具有比电流定义单元CD1中的电阻R1的特定值高的特定值。因此,电流定义单元CD2将产生比电流定义单元CD1所产生的基本电流低的基本电流。这是因为电流源阵列CCA2提供了其幅值与电流源阵列CCA1所提供的相应滤波系数电流对的相应幅值相比较小的相应滤波系数电流对。
例如,电流源的电流定义单元CD2所产生的基本电流可以比电流源阵列CCA1中的电流定义单元CD1所产生的基本电流小五倍。如上述作为示例所提到的,当最小滤波系数电流与最大滤波系数电流之间的比率是1∶30时,这种基本电流比是适当的。在本示例中,电流源阵列CCA1向相应滤波系数电流提供了1∶5的最小-最大幅值比。电流源阵列CCA2向相应滤波系数电流提供了1∶6的最小-最大幅值比。
上文中已经说明了应用于开关移位阵列XSA所接收到的相应滤波系数电流对的电流幅值比定义了数模转换器DAC1的低通滤波器特性。两个因素限定了该电流幅值比。首先,图4中所示的电流源阵列CCA1中的电流定义单元CD1中的电阻R1与电流源阵列CCA2中的电流定义单元CD2中的电阻之间的比率定义了电流幅值比。其次,相应电流拷贝单元中的相应电阻器的相应沟道宽度和相应沟道长度确定了电流幅值比。相应的沟道长度优选地相等;唯一的不同之处在于相应的沟道宽度。
限定低通滤波器特性的前述两个因素在一定程度上是不严密的。这是由于制造容差而导致的。实际上不存在理想匹配。不可能制造出具有精确相同的特性或具有精确比率的不同特性的两个元件。因此,制造容差可以使数模转换器DAC1的低通滤波器特性偏离最佳低通滤波器特性。这样的偏离引入了失真。
鉴于上述,数模转换器DAC1包括多于一个电流源阵列并不寻常。假设仅存在单一电流源阵列。在这种情况下,仅存在限定低通滤波器特性的唯一一个因素:单一电流源阵列的相应电流拷贝单元中的相应沟道宽度和相应沟道长度。任意电阻失配将不会影响低通滤波器特性。因此,可能期望更好的精度,并由此获得较小失真。然而,这通常不是真实的。
一般地,包括多个电流源阵列的FIRDAC类型的数模转换器通常比仅具有单一电流源阵列的数模转换器的性能更为优良。一个原因涉及以下方面。实际上,存在可用于定义电子元件的尺寸的特定分辨率。因此,可以利用取决于制造过程的分辨率来定义沟道宽度和沟道长度。分辨率越好,电流幅值比就越精确,并且因此低通滤波器特性就越精确。
假设FIRDAC类型的数模转换器具有1∶30的最小-最大滤波系数比。进一步假设数模转换器仅包括单一电流源阵列。此外还假设单一电流源阵列中的最小晶体管具有2微米的标称沟道宽度,最大晶体管具有60微米的标称沟道宽度,以及所有晶体管都具有相同的沟道长度。存在于最小-最大滤波系数比相对应的1∶30的标称最小-最大沟道宽度比。进一步假设可以以0.1微米的分辨率来定义沟道宽度和沟道长度。
在前述单一电流源阵列示例中,单一电流源阵列中的最小晶体管可以具有1.9微米的实际沟道宽度,以及最大晶体管可以具有59.9微米的实际沟道宽度。存在大致为1∶31.5的实际最小-最大沟道宽度比。0.1微米的分辨率引入了5%的沟道宽度比误差。增大晶体管大小将降低沟道宽度比误差。本解决方案需要较大的电路表面,因此较为昂贵。此外,较大的电路表面并不一定能够实现。
在图3中的数模转换器DAC1中,电流源阵列CCA1可以向相应滤波系数电流提供1∶5的最小-最大幅值比。假设相应的晶体管都具有相同的沟道长度,则上述可以利用1∶5的最小-最大沟道宽度比来实现。电流源阵列CCA2可以向相应滤波系数电流提供1∶6的最小-最大幅值比。假设相应的晶体管都具有相同的沟道长度,则上述可以利用1∶6的最小-最大沟道宽度比来实现。因此,与上述单一电流源阵列的最小-最大沟道宽度比相比,每个上述电流源阵列的最小-最大沟道宽度比相对较小。
在上述电流源阵列的情况下,最小晶体管可以具有较大的沟道宽度,而不需要最大晶体管过于大。例如,电流源阵列CCA1中的最小晶体管的沟道宽度可以是5微米。在这种情况下,电流源阵列CCA1中的最大晶体管的沟道宽度应为25微米。将存在大约为2%的沟道宽度比误差,该误差实质上小于在上述作为示例的单一电流源阵列中所出现5%的沟道宽度比误差。因此,与仅具有单一电流源阵列的传统数模转换器相比,图4中所示的数模转换器DAC1对于制造容差较不敏感。
总结
上文中参考附图的详细描述例证了在相应的独立权利要求中所列举的下列特性。在信号处理装置中,有限冲击响应型数模转换器(DAC1)将串行比特流(BSL)转换成模拟输出信号(AL)。数模转换器(DAC1)包括至少两个电流源阵列(CCA1,CCA2)。在第一电流源阵列(CCA1)中,电流定义单元(CD1)产生第一基本电流,并且多个第一电流拷贝单元(...,CC40,CC41,...)提供第一基本电流的相应的成比例拷贝,以构成第一滤波系数电流(...,IP40,IP41,...)。在另外的电流源阵列中(CCA2)中,另外的电流定义单元(CD2)产生另外的基本电流,并且多个另外的电流拷贝单元(CC1,CC2,...,CC80)提供另外的基本电流的相应成比例拷贝,以构成另外的滤波系数电流(IP1,IP2,...,IP80)。开关移位阵列(XSA)根据串行比特流(BSL)中的相应的连续比特值,分别将相应的第一滤波系数电流(IP1,IP2,...、IP40,IP41,...,IP80)传送至信号输出端(CVC)或另一点(DLD)。
上文中的详细描述还例证了在从属权利要求中所列举的相应可选特性。可以结合上述特性有利地应用这些特性。在下列段落中突出显示了相应可选特性。每一段落对应于特定从属权利要求。
至少两个电流源阵列(CCA1,CCA2)接收到公共基准电压(VREF)。每个电流源阵列(CCA1,CCA2)中的电流定义单元(CD1;CD2)基于公共基准电压(VREF)产生基本电流。
电流源阵列(CCA1)中的电流定义单元(CD1)包括晶体管M1,其响应于基本电流提供电流拷贝电压(VC1)。电流源阵列(CCA1)中的每一电流拷贝单元(...,CC40,...)包括用于响应于电流拷贝电压(VC1)而提供对基本电流的成比例拷贝的晶体管(...,M401,...)。
电流定义单元(CD1)和每一电流拷贝单元(...,CC40,...)中的晶体管都是场效应管类型的。
电流定义单元(CD1)和每一电流拷贝单元(...,CC40,...)中的晶体管都具有实质上相等的沟道长度。
前述特性集合中的每一特性都有利于相对精确的电流幅值比,并因此有利于相对好的信号质量。
每一电流源阵列(CCA1,CCA2)提供了电流源阵列中的基本电流的相应的成比例拷贝对。成比例拷贝对包括基本电流的成比例拷贝及该成比例拷贝的反量(inverse)。该特性集合允许减少干扰并据此有利于相对好的信号质量的平衡操作。
前述特性可以以多种不同的方式来实现。为了对此进行例证,简要地指示了若干备选方案。
根据本发明的数模转换器可用于任意类型的信号处理。音频信号处理仅作为示例。应在广义上理解术语“信号处理装置”。例如,图1中的接收机REC构成了信号处理装置,图2中的音频电路AC类似地构成了较低等级的信号处理装置。
根据本发明的数模转换器可以包括多于两个电流源阵列。如果在最小滤波系数电流与最大滤波系数电流之间存在相对大的电路幅值比,则三个或更多个电流源阵列将更加有利。根据本发明的数模转换器可以包括任意数目的开关移位单元。80个开关移位单元仅作为示例。除了开关移位阵列可以分别将相应滤波器系统电流传送到其的信号输出端之外,该点不必是假负载等。例如,参照图3,另外的电流-电压转换器可以代替假负载DLD,用以获得差分信号输出。
电流源阵列可以以多种不同的方式实现。例如,可以使用双极性晶体管来代替场效应管。滤波系数电流不需要与反向滤波系数成对。换言之,电流源阵列可以提供单端滤波系数电流来代替成对的对称滤波系数电流。还应注意的是,存在基于基准电压来产生基本电流的多种不同方式。图4仅提供了示例。还应注意的是,可以根据美国专利6,501,408所描述的一个或多个原理来实现单一电流源阵列发明。
存在通过硬件或软件项或两者来实现功能的多种方式。在这点上,附图是非常概略的,每个附图仅表示本发明的一个可能的实施例。因此,尽管附图示出了不同功能作为不同块,这绝非排除硬件或软件的单一项目、或硬件和软件的单一项执行多项功能。上述也并非排除硬件或软件项的集合或两项的集合执行一项功能。
上面所进行的总结论述了参考附图的详细描述例证了而非限定本发明。存在落入所附权利要求范围内的多个备选方案。权利要求中的任意附图标记不应被理解为限定权利要求。词“包括”不排除权利要求中所列出的那些元素或部件以外的其它元素或部件的存在。元素或步骤之前的词“一”或“一个”不排除多个这种元素或步骤的存在。在互不相同的从属权利要求中所列举的特定措施的唯一事实并不指示不能有益地使用这些措施的组合。
Claims (8)
1.一种信号处理装置(REC),包括用于将串行比特流(BSL)转换成模拟输出信号(AL)的有限冲击响应型数模转换器(DAC1),所述数模转换器(DAC1)包括:
第一电流源阵列(CCA1),包括产生第一基本电流的第一电流定义单元(CD1)、以及用于提供所述第一基本电流的相应的成比例拷贝以构成第一滤波系数电流(...,IP40,IP41,...)的多个第一电流拷贝单元(...,CC40,CC41,...);
至少一个另外的电流源阵列(CCA2),包括用于产生另外的基本电流的另外的电流定义单元(CD2)、以及用于提供所述另外的基本电流的相应的成比例拷贝以构成另外的滤波系数电流(IP1,IP2,...,IP80)的多个另外的电流拷贝单元(CC1,CC2,...,CC80);以及
开关移位阵列(XSA),用于根据串行比特流(BSL)中的相应的连续比特值,将相应的第一滤波系数电流(IP1、IP2、...、IP80)分别传送至信号输出端(CVC)或另一点(DLD)。
2.根据权利要求1所述的信号处理装置(REC),所述至少两个电流源阵列(CCA1,CCA2)相耦合,以接收公共基准电压(VREF),每个电流源阵列(CCA1,CCA2)中的所述电流定义单元(CD1;CD2)被配置成基于所述公共基准电压(VREF)来产生基本电流。
3.根据权利要求1所述的信号处理装置(REC),电流源阵列(CCA1)中的电流定义单元(CD1)包括被配置成响应于所述基本电流来提供电流拷贝电压(VC1)的晶体管M1,电流源阵列(CCA1)中的每个电流拷贝单元(...,CC40,...)包括被配置成响应于所述电流拷贝电压(VC1)来提供所述基本电流的成比例拷贝的晶体管(...,M401,...)。
4.根据权利要求3所述的信号处理装置(REC),所述电流定义单元(CD1)和每个电流拷贝单元(...,CC40,...)中的晶体管是场效应型的。
5.根据权利要求4所述的信号处理装置(REC),所述电流定义单元(CD1)和每个电流拷贝单元(...,CC40,...)中的晶体管具有实质上相等的沟道长度。
6.根据权利要求1所述的信号处理装置(REC),每个电流源阵列(CCA1,CCA2)被配置成提供电流源阵列中的基本电流的相应的成比例拷贝对,成比例拷贝对包括基本电流的成比例拷贝以及所述成比例拷贝的反量。
7.一种涉及用于将串行比特流(BSL)转换成模拟输出信号(AL)的有限冲击响应型数模转换的信号处理方法,所述方法包括:
滤波系数电流产生步骤,其中产生第一基本电流(CD1),并提供所述第一基本电流的相应的成比例拷贝(...CC40,CC41,...)以构成第一滤波系数电流(...,IP40,IP41,...),以及产生另外的基本电流(CD2),并提供所述另外的基本电流的相应的成比例拷贝(CC1,CC2,...,CC80)以构成另外的滤波系数电流(IP1,IP2,...,IP80);以及
开关移位步骤,其中根据串行比特流(BSL)中的相应的连续比特值,将相应的第一滤波系数电流(IP1、IP2、...、IP80)分别传送至信号输出端(CVC)或另一点(DLD)。
8.一种信息呈现系统(AVS),包括:
根据权利要求1所述的信号处理装置(REC),包括用于将串行比特流(BSL)转换成模拟输出信号(AL)的有限冲击响应型数模转换器(DAC1),以及
呈现设备(AVD),用于呈现所述模拟输出信号(AL)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05108102.4 | 2005-09-05 | ||
EP05108102 | 2005-09-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101258683A true CN101258683A (zh) | 2008-09-03 |
Family
ID=35207491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200680032393.8A Pending CN101258683A (zh) | 2005-09-05 | 2006-08-23 | 有限冲击响应型数模转换器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7656333B2 (zh) |
EP (1) | EP1929636A1 (zh) |
JP (1) | JP2009507410A (zh) |
CN (1) | CN101258683A (zh) |
WO (1) | WO2007029130A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007021863A1 (en) * | 2005-08-12 | 2007-02-22 | The Board Of Regents, The University Of Texas System | Current-steering type digital-to-analog converter |
WO2009034494A1 (en) * | 2007-09-11 | 2009-03-19 | Nxp B.V. | Adjustable-resistor array type circuit of a semi-digital ratiometric finite impulse response digital-to-analog converter (firdac) |
US7990185B2 (en) * | 2008-05-12 | 2011-08-02 | Menara Networks | Analog finite impulse response filter |
US8519877B1 (en) * | 2012-03-28 | 2013-08-27 | Texas Instruments Incorporated | Low noise and low power arrangement for playing audio signals |
US8736475B1 (en) * | 2012-10-08 | 2014-05-27 | Broadcom Corporation | FIRDAC with RTZ/RTO voltage-mode elements |
US9189805B2 (en) * | 2013-06-18 | 2015-11-17 | Yahoo! Inc. | Method and system for automatically pausing advertisements based on user attention |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4967140A (en) * | 1988-09-12 | 1990-10-30 | U.S. Philips Corporation | Current-source arrangement |
US5323157A (en) * | 1993-01-15 | 1994-06-21 | Motorola, Inc. | Sigma-delta digital-to-analog converter with reduced noise |
US5592165A (en) * | 1995-08-15 | 1997-01-07 | Sigmatel, Inc. | Method and apparatus for an oversampled digital to analog convertor |
DE69934924T2 (de) * | 1998-02-03 | 2007-06-28 | Texas Instruments Inc., Dallas | Hybrides FIR/IIR-Analogfilter |
KR100298455B1 (ko) * | 1998-03-13 | 2001-08-07 | 김영환 | 오버샘플링(oversampling)디지탈/아날로그컨버터 |
WO2001039377A2 (en) * | 1999-11-26 | 2001-05-31 | Koninklijke Philips Electronics N.V. | Finite impulse response digital to analog converter with offset compensation |
-
2006
- 2006-08-23 WO PCT/IB2006/052923 patent/WO2007029130A1/en active Application Filing
- 2006-08-23 EP EP06795750A patent/EP1929636A1/en not_active Withdrawn
- 2006-08-23 CN CN200680032393.8A patent/CN101258683A/zh active Pending
- 2006-08-23 JP JP2008528611A patent/JP2009507410A/ja not_active Withdrawn
- 2006-08-23 US US12/065,625 patent/US7656333B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7656333B2 (en) | 2010-02-02 |
EP1929636A1 (en) | 2008-06-11 |
US20080266156A1 (en) | 2008-10-30 |
WO2007029130A1 (en) | 2007-03-15 |
JP2009507410A (ja) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Blesser | Digitization of audio: a comprehensive examination of theory, implementation, and current practice | |
CN101258683A (zh) | 有限冲击响应型数模转换器 | |
US6020768A (en) | CMOS low-voltage comparator | |
US7710306B2 (en) | Ramp generation circuit and A/D converter | |
US20010022556A1 (en) | D/A converter | |
US9099976B2 (en) | Methods for digitally-controlled automatic gain amplification | |
US8559653B2 (en) | Multi-channel decoding systems capable of reducing noise and methods thereof | |
US7786916B2 (en) | Digital to analog converter circuits and methods of operation thereof | |
US20040233085A1 (en) | Output filter for delta sigma modulator and digital signal processor provided with the same | |
US6778119B2 (en) | Method and apparatus for accurate digital-to-analog conversion | |
Xu et al. | A 200 MHz 9-tap analog equalizer for magnetic disk read channels in 0.6/spl mu/m CMOS | |
US20040223545A1 (en) | Multi-level pulse width modulation in digital system | |
US9166574B2 (en) | Apparatus and method for providing timing adjustment of input signal | |
US6545567B1 (en) | Programmable analog tapped delay line filter having cascaded differential delay cells | |
Aamir et al. | 1.2-V analog interface for a 300-MSps HD video digitizer in core 65-nm CMOS | |
Van de Plassche et al. | A monolithic 16-bit D/A conversion system for digital audio | |
Lagadec et al. | High quality analog filters for digital audio | |
Chandler-Page et al. | Exploiting 55 nm Silicon Process To Improve Analog-to-Digital Converter Performance, Functionality and Power Consumption | |
JP2014160990A (ja) | D/a変換器およびデルタシグマ型d/a変換器 | |
US11463100B1 (en) | Digital-to-analog converter and digital-to-analog conversion method thereof | |
Chen et al. | A Wide‐Band High‐Resolution Transmitter for Optical Isolation Amplifier | |
Adams et al. | A 116 dB SNR Multi-Bit Noise-Shaping DAC with 192 kHz Sample Rate | |
Katsumi et al. | A cascaded delta-sigma DAC with DWA for decreasing mismatch effect | |
Caine | Integrated Audio Parts in Professional System Design | |
Zaucha | Importance of precision on performance for digital audio filters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080903 |