CN101251758A - 一种共享的预稳压电路 - Google Patents

Abstract

一种共享的预稳压电路，涉及一种应用于LDO的预稳压电路。它为了解决目前的预稳压电路只对LDO的输出部分进行改善，无法有效提高基准源的输出电压的电源抑制比、降低基准源的温度系数和电源抑制随工艺阈值电压变化的敏感度的问题。第一MOS晶体管栅极与误差放大器输出端连接，其衬底接地，其漏极同时与第二MOS晶体管漏极、栅极和第三MOS晶体管栅极连接，第二MOS晶体管源极同时与自己的衬底、第三MOS晶体管源极及其衬底连接，第一MOS晶体管源极同时与第二电阻一端、第三电阻一端连接，第二电阻另一端同时与第一电阻一端和误差放大器反相输入端连接，第一电阻另一端与电容一端连接后接地，电容另一端与第三电阻另一端连接。

Description

一种共享的预稳压电路

技术领域

本发明涉及一种预稳压电路，尤其是涉及一种应用于LDO的预稳压电路，能够同时对基准源和输出部分改善性能的预稳压电路。

背景技术

目前，以集成电路作为核心技术的便携式消费类电子产品取得蓬勃发展，占有了很大的市场份额，例如笔记本计算机、移动通讯装置、视频或音频产品等消费类电子产品。这些消费电子产品大多由电池驱动，电池使用寿命和散热问题将更加突出，更高效的电源管理技术是解决问题的关键。这就拉动各种适合便携式电子产品的新型电源产品和功率管理集成电路源源不断地涌现。其中LDO(Low Dropout regulator，线性低压降电压变换器)是电源IC(Integrated circuit，集成电路)中的一个重要分支，和基于PWM(脉冲宽度调制)、PFM(脉冲频率调制原理)的DC-DC(直流-直流)转换器相比，它具有成本低，噪声低和静态电流小的优点，同时由于无需电感，也不会带来EMI的问题，在便携式产品应用中，经常会使用LDO作为系统的电源。

LDO的主要设计指标是其线性调整率和负载调整率。随着工作电压的日益降低，其噪声和对电源波动的抑制能力成为了LDO设计的主要因素。目前的LDO产品有很多种，但是主要能解决的问题是对输出部分的控制，如降低输出噪声等。

目前LDO的基准电压一般都是通过外部的基准源提供的，这增加了电源管理芯片的外部管脚，不利于产品的小型化。应用内部提供的基准电压作为参考是电源管理芯片小型化的必然选择，但是此时参考电压的性能对整个电源管理芯片的性能影响很大。因此，这个内部产生的参考电压一般会选择用一个带隙基准源来提供，但是这个带隙基准源的温度系数和电源抑制等重要参数在很大程度上会随着工艺阈值电压的变化而发生较大的变化。当工艺的阈值电压发生±20％的变化时，其温度系数的漂移会接近10ppm，而其电源抑制的变化则会达40～50dB，目前的LDO还不能有效的控制基准源输出电压的电源抑制比、降低基准源温度系数和电源抑制随工艺阈值电压变化的敏感度。

发明内容

本发明的目的是解决目前的预稳压电路只对LDO的输出噪声等输出部分进行性能改善，无法对基准源进行有效控制来提高基准源输出电压的电源抑制比、降低基准源温度系数和电源抑制随工艺阈值电压变化的敏感度的问题，设计了一种共享的预稳压电路。

本发明由误差放大器A1、第一MOS晶体管M1、第二MOS晶体管M2、第三MOS晶体管M3、第一电阻R1、第二电阻R2、第三电阻R3和电容C1组成，误差放大器A1的输出端与第一MOS晶体管M1的栅极连接，第一MOS晶体管M1的衬底接地，第一MOS晶体管M1的漏极同时与第二MOS晶体管M2的漏极、第二MOS晶体管M2的栅极和第三MOS晶体管M3的栅极连接，第二MOS晶体管M2的源极同时与第二MOS晶体管M2的衬底、第三MOS晶体管M3的源极和第三MOS晶体管M3的衬底连接并连接电源VDD，第三MOS晶体管M3的漏极作为第一个输出端，第一MOS晶体管M1的源极同时与第二电阻R2的一端、第三电阻R3的一端连接，第二电阻R2的另一端与第一电阻R1的一端连接，第二电阻的另一端还与误差放大器A1的反相输入端连接，第一电阻R1的另一端与电容C1的一端连接并接地，电容C1的另一端与第三电阻R3的另一端连接作为第二个输出端，第一MOS晶体管M1是N型MOS晶体管，第二MOS晶体管M2和第三晶体管M3是P型的MOS晶体管。

本发明的优点是：共享的预稳压电路应用电流负反馈结构，提高了基准源输出电压的电源抑制比，降低其温度系数和电源抑制随工艺阈值电压变化的敏感度；调整LDO的输出电压的大小，并减小其输出噪声。

附图说明

图1是本发明与带隙基准源和功率驱动电路连接的结构示意图，图2是工艺阈值电压±20％时带隙基准源的温度系数仿真结果示意图，图3是工艺阈值电压±20％变化时带隙基准源的电源抑制仿真结果示意图。

具体实施方式

具体实施方式一：下面结合图1、图2、图3说明本实施方式，本实施方式由误差放大器A1、第一MOS晶体管M1、第二MOS晶体管M2、第三MOS晶体管M3、第一电阻R1、第二电阻R2、第三电阻R3和电容C1组成，误差放大器A1的输出端与第一MOS晶体管M1的栅极连接，第一MOS晶体管M1的衬底接地，第一MOS晶体管M1的漏极同时与第二MOS晶体管M2的漏极、第二MOS晶体管M2的栅极和第三MOS晶体管M3的栅极连接，第二MOS晶体管M2的源极同时与第二MOS晶体管M2的衬底、第三MOS晶体管M3的源极和第三MOS晶体管M3的衬底连接并连接电源VDD，第三MOS晶体管M3的漏极作为第一个输出端，第一MOS晶体管M1的源极同时与第二电阻R2的一端、第三电阻R3的一端连接，第二电阻R2的另一端与第一电阻R1的一端连接，第二电阻的另一端还与误差放大器A1的反相输入端连接，第一电阻R1的另一端与电容C1的一端连接并接地，电容C1的另一端与第三电阻R3的另一端连接作为第二个输出端，第一MOS晶体管M1是N型MOS晶体管，第二MOS晶体管M2和第三晶体管M3是P型的MOS晶体管。

在LDO电路中，带隙基准源为本发明提供一个低温度系数的电压VREF。本发明为带隙基准源电路提供了高电源抑制的电源电压VPRE，改善了基准源的电源抑制比；同时采用电流串联负反馈结构为带隙基准源提供了一个低工艺敏感度的电流，以降低带隙基准源输出电压温度系数和电源抑制比随工艺阈值电压变化的敏感度；实现了LDO输出直流电平移位，在整个频段内降低了LDO输出的噪声。由第三电阻R3和电容C1组成的低通滤波器也可以进一步滤掉高频的噪声和电源行波。功率驱动电路主要由误差放大器和MOS晶体管组成，以改善稳压器的负载调整率和线性调整率。

工作原理：

1、本发明对带隙基准源电源抑制改善的原理：

利用第三MOS晶体管M3将带隙基准源的核心电路和运放与较易受外界干扰的电源信号隔离开。为了最大程度上降低带隙基准源受外界电源行波干扰，改善整个基准源的电源抑制水平，这里第一MOS晶体管M1、第二MOS晶体管M2和第三MOS晶体管M3形成了电源行波减法器。根据简单分析就可以知道，本发明的VPRE节点的电源抑制可以表示为

${\mathrm{PSRR}}_{\left(\mathrm{VPRE}\right)}=V_A\frac{G_{m1}}{(1+G_{m1}(R1+R2))G_{m2}}---\left(1\right)$

其中，V_A是第一MOS晶体管M1和第二MOS晶体管M2之间的节点A的电源抑制，G_m1和G_m2分别为第一MOS晶体管M1和第二MOS晶体管M2的跨导。合理设计公式中的各项参数就可以减小本发明输出VPRE的电源行波幅度，进而提高整个带隙基准源的电源抑制比。

2、本发明对带隙基准源随工艺阈值电压敏感度的改善：

本发明在改善带隙基准源电源抑制比的同时，还可以降低带隙基准输出特性对阈值电压的敏感度。误差放大器A1、第一MOS晶体管M1和第一电阻R1、第二电阻R2形成了一个电流负反馈结构。根据负反馈的基本原理，流经第一电阻R1、第二电阻R2的电流I_(R1+R2)可以表示为：

$I_{(R1+R2)}=\frac{V_{\mathrm{REF}}}{R1+R2}---\left(2\right)$

V_REF是带隙基准源为本发明提供一个低温度系数的电压，这个电流经过第二MOS晶体管M2和第三MOS晶体管M3按照一定比例复制后，为带隙基准源的核心电路和运放提供恒定的、不随工艺阈值电压变化的电流，实现核心电路和运算放大器性能的基本稳定。而带隙基准源核心电路的电源抑制和运算放大器增益等重要参数都是其电流的函数。因此降低了带隙基准源的电流随工艺阈值电压的变化的敏感度，也就降低了基准源输出电压温度系数和电源抑制对工艺阈值电压的敏感度。

3、本发明降低LDO输出噪声的原理：

传统LDO在频带宽度为f1～f2内的输出噪声为：

${V_{n\_\mathrm{out}}}^2=\underset{f1}{\overset{f2}{\∫}}\left(\begin{array}{c}{V_{n\_R1}}^2+{\left(\frac{R_1}{R_2}\right)}^2{V_{n\_R2}}^2\\ +{\left(\frac{1}{\mathrm{\β}}{V}_{n\_\mathrm{in}}\right)}^2+{\left(\frac{1}{\mathrm{\β}}{V}_{n\_\mathrm{BG}}\right)}^2\end{array}\right)\mathrm{df}---\left(3\right)$

这里1/β为误差放大器A1的闭环增益，f1、f2为取的两个频率，且f2＞f1，V_{n_R1}和V_{n_R2}分别为第一电阻R1和第二电阻R2的等效热噪声电压，V_{n_BG}是带隙基准的噪声，V_{n_in}为误差放大器A1的输入噪声电压。从公式(3)可以看出，稳压器的噪声主要由电阻的热噪声、误差放大器A1的输入噪声、带隙基准源的噪声组成，而且误差放大器A1的输入噪声和带隙基准源的噪声被误差放大器A1的闭环增益1/β放大了。而引入了本发明的LDO的输出噪声为：

${V_{n\_\mathrm{out}}}^2=\underset{f1}{\overset{f2}{\∫}}({V_{n\_\mathrm{in}}}^2+{\left(\right|\frac{1}{s{R}_3{C}_1+1}\left|V_{n\_\mathrm{pre}}\right)}^2)\mathrm{df}---\left(4\right)$

其中，s为圆频率，V_{n_pre}为预稳压器的总输出噪声，包括第一电阻R1和第二电阻R2的热噪声以及误差放大器A1的噪声，V_{n_in}为功率驱动电路的输入噪声。合理设计滤波器中的第三电阻R3和电容C1的值，就可以基本消除预稳压电路的带内噪声，因此稳压器的输出噪声就等于功率驱动电路的输入噪声，实现低噪声。

本发明的有益效果：

1、带隙基准源性能改善：仿真结果表明应用预稳压电路前的基准源的电源抑制只有-40dB，而应用预稳压电路后基准源的电源抑制达到了-70dB，该共享的预稳压电路对电源抑制的改善效果明显。表1给出了在工艺阈值电压发生±20％变化时(主要体现在工艺角的FF和SS情况下)，应用传统高电源抑制的预稳压电路的基准源性能仿真结果，并与应用本文提出的共享的预稳压电路的性能结果进行了比较。从表1的比较结果可以看出，应用本发明设计的共享预稳压电路后，基准源输出电压的温度系数和电源抑制受工艺阈值电压变化的影响很小。

2、LDO噪声性能的改善：

传统结构的LDO其输出噪声一般为电阻热噪声，而且这个噪声被闭环增益1/β放大了。因此，传统结构LDO在1-100KHz内的总噪声一般为几十至100μVRMS，而本发明设计的LDO在10Hz-1MHz频率范围内的LDO总输出噪声只有6μVRMS，远小于传统结构LDO的输出噪声。

表1工艺角下仿真性能列表

Claims (1)

1、一种共享的预稳压电路，其特征在于它由误差放大器A1、第一MOS晶体管M1、第二MOS晶体管M2、第三MOS晶体管M3、第一电阻R1、第二电阻R2、第三电阻R3和电容C1组成，误差放大器A1的输出端与第一MOS晶体管M1的栅极连接，第一MOS晶体管M1的衬底接地，第一MOS晶体管M1的漏极同时与第二MOS晶体管M2的漏极、第二MOS晶体管M2的栅极和第三MOS晶体管M3的栅极连接，第二MOS晶体管M2的源极同时与第二MOS晶体管M2的衬底、第三MOS晶体管M3的源极和第三MOS晶体管M3的衬底连接并连接电源VDD，第三MOS晶体管M3的漏极作为第一个输出端，第一MOS晶体管M1的源极同时与第二电阻R2的一端、第三电阻R3的一端连接，第二电阻R2的另一端与第一电阻R1的一端连接，第二电阻的另一端还与误差放大器A1的反相输入端连接，第一电阻R1的另一端与电容C1的一端连接并接地，电容C1的另一端与第三电阻R3的另一端连接作为第二个输出端，第一MOS晶体管M1是N型MOS晶体管，第二MOS晶体管M2和第三晶体管M3是P型的MOS晶体管。

Images