CN101241484B - 基于双口ram的双cpu保护信息共享处理方法 - Google Patents

Abstract

本发明涉及一种基于双口RAM的双CPU保护信息共享处理方法，信息提供系统不断将保护信息存放在双口RAM芯片中，信息使用系统从双口RAM芯片中读取保护信息，实现保护信息的共享；同时在信息的存放过程中，同时存放反码和异或码，信息使用系统在读取时进行反码和异或码的校核，如果正确方可使用，如不正确，则设置可靠性标志，信息提供系统以一定的时间间隔对保护信息进行更新。本发明对保护信息进行校核，满足了高运算能力和速度的需求，保证了信息的可靠性和实时性。兼顾了高性能和低硬件要求的设计原则，真正做到了保护装置高性能、高可靠性和易升级的有机统一，降低设备、研发成本。

Description

基于双口RAM的双CPU保护信息共享处理方法

技术领域

本发明涉及一种在保护装置中通过双口RAM芯片实现两个CPU系统之间保护信息安全实时共享的硬件系统和信息处理方法。

背景技术

随着电力系统中继电保护装置的集成度越来越高，单个保护装置承担的保护功能越来越多，装置内控制系统承担的计算控制任务越来越重，这样需要装置能够提供运算速度快、运算能力强的CPU系统来满足这个要求。

原有的保护装置的控制系统主频较低，程序空间较少，越来越不能满足现在保护装置的要求。目前所采用的保护装置的控制系统多采用频率较高、操作复杂的单CPU系统，所有的控制运算功能均由一个CPU完成，对于不同的或者更高的硬件要求，在升级时需要更换全部控制系统，这使得装置的继承性受到了限制，不易升级，增加了成本，降低了效率。同时，在信息处理上，由于采用单个CPU系统，因此所使用的保护信息也是本身运算的，确认其正确性的运算程序占用空间较大，并且现场电磁干扰容易造成保护信息失真，可靠性和实时性也不能满足要求。

发明内容

为解决上述现有技术的不足，本发明的目的在于提出一种具有高可靠性、高实时性、高运算性能，又便于维护升级的基于双口RAM的双CPU保护信息共享系统及信息处理方法，从而满足实际应用中对运算能力、可靠性和实时性上的要求。

为了能够提供高速的运算能力，本发明的硬件系统将使用两个CPU系统和双口RAM芯片，并将保护运算工作分配到这两个CPU系统中，使得每个CPU系统能够完成运算任务的不同部分，由双口RAM芯片共享两个CPU需要交互的保护信息，并通过可靠的算法确保信息的可靠性和实时性。

为了实现上述要求，本发明是通过采取以下技术方案来实现的：

一种基于双口RAM的双CPU保护信息共享系统，其特征在于：该系统包括系统CPUA及系统CPUB两个CPU系统、双口RAM芯片U，系统CPUA及系统CPUB两个CPU系统，分别与双口RAM芯片U的两端相连，继电保护运算工作分配到系统CPUA及系统CPUB两个CPU系统中，每个CPU系统完成运算任务的不同部分，由双口RAM芯片U共享两个CPU系统需要交互的保护信息。

前述的基于双口RAM的双CPU保护信息共享系统，其特征在于在所述的两个CPU系统交互保护信息时，提供保护信息的CPU系统为信息提供系统，使用保护信息的CPU系统为信息使用系统，在指定时刻，信息提供系统将保护信息组更新存放在双口RAM芯片U中，信息使用系统在读取使用存放在双口RAM芯片U中的保护信息时，对保护信息进行校核，确保使用信息的正确。基于双口RAM的双CPU保护信息共享处理方法，其特征在于：信息提供系统以固定间隔不断将保护信息X存放在双口RAM芯片U中，一组保护信息X构成了保护信息组Z，信息使用系统在运算过程中从双口RAM芯片U中读取保护信息组Z中任一保护信息X时，利用抗干扰的检测算法进行保护计算，满足两个CPU系统之间保护信息的共享。

前述的基于双口RAM的双CPU保护信息共享处理方法，其特征在于：在所述的信息提供系统以固定间隔不断将保护信息组Z存放在双口RAM芯片U中时，在双口RAM芯片U中相邻的区域冗余存放保护信息组Z三遍，信息使用系统在使用保护信息组Z中某一保护信息X的时候，使用保护信息X和其相应的冗余信息相“与”后得到的结果进行保护计算。

前述的基于双口RAM的双CPU保护信息共享处理方法，其特征在于：所述的信息提供系统在系统启动或者保护信息被修改的时候将保护信息组Z存放在双口RAM芯片U中时，并在双口RAM芯片U中相邻的区域存放其反码以及异或码，信息使用系统在使用保护信息组Z中任一保护信息X的时候，对保护信息X进行反码和异或码的校核，如果校核正确，则继续运行；如果校核不正确，信息使用系统将自动停止对保护信息X的使用，并设置可靠性标志F；信息提供系统以某一设定的第一时间间隔不断读取可靠性标志F，如果可靠性标志F有效，信息提供系统在双口RAM芯片U中更新保护信息组Z；信息提供系统以相对于第一时间间隔较长的第二时间间隔不断对保护信息组Z中所有保护信息的正码和正确值进行一一比较，如果不正确，信息提供系统在双口RAM芯片U中更新保护信息组Z。

本发明的有益效果是：本发明的共享系统使用两个相对独立的CPU系统，由双口RAM芯片负责连接这两个系统，每个系统对保护程序的不同部分进行独立运算，共同完成全部的运算工作，这样将性能较低、价格较便宜的CPU系统组合在一起同样可以满足性能要求较高的保护计算控制任务；同时当现有硬件系统不够用的时候，只需修改、升级该硬件系统的其中一个CPU系统就可以满足新的要求，研发周期几乎缩短了一半，降低了研发费用和生产费用，开发过程更加流畅。需要共享的保护信息可以通过双口RAM芯片在两个CPU系统之间进行传递，这样可以保证信息的实时性。在程序的运行过程设置冗余信息或反码和异或码，并通过高速可靠的算法使用冗余信息或反码和异或码对共享的保护信息进行校对，防止CPU系统使用因现场电磁干扰造成的失真的保护信息，确保了保护信息的可靠性，从而满足了要求。

附图说明

图1位本发明的共享系统的硬件示意图；

图2为本发明的共享系统的电路原理图；

图3为本发明信息处理方法实施例1的工作过程图；

图4为本发明信息处理方法实施例2的工作过程图；

图5为本发明信息处理方法实施例3的工作过程图。

具体实施方式

以下结合附图对本发明作具体的介绍。

图1位本发明的共享系统的硬件示意图；图2为本发明的共享系统的电路原理图。

如图所示，本发明的基于双口RAM的双CPU保护信息共享系统，由两个CPU系统：系统CPUA、系统CPUB和双口RAM芯片U等组成。系统CPUA的数据口D0～D15和双口RAM芯片U的L端数据口D0L～D15L相连，系统CPUA的地址口A0～A13和双口RAM芯片U的L端地址口A0L～A13L相连，系统CPUA的片选控制线CS1和双口RAM芯片U的L端使能线CEL相连，系统CPUA的写控制线WR和双口RAM芯片U的L端写使能线WRL相连，系统CPUA的读控制线RD和双口RAM芯片U的L端读使能线RDL相连，系统CPUA的信号线READY和双口RAM芯片U的L端信号线BUSYL相连；系统CPUB的数据口D0～D15和双口RAM芯片U的R端数据口D0R～D15R相连，系统CPUB的地址口A0～A13和双口RAM芯片U的R端地址口AOR～A13R相连，系统CPUB的片选控制线CS2和双口RAM芯片U的R端使能线CER相连，系统CPUB的写控制线WR和双口RAM芯片U的R端写使能线WRR相连，系统CPUB的读控制线RD和双口RAM芯片U的R端读使能线RDR相连，系统CPUB的信号线READY和双口RAM芯片U的R端信号线BUSYR相连。

硬件系统工作的时候，系统CPUA通过数据口D0～D15和双口RAM芯片U的L端交互数据，通过地址口A0～A13向双口RAM芯片U的L端提供地址，并通过控制线控制双口RAM芯片U的L端使能、读操作和写操作，通过信号线BUSYL反映双口RAM芯片U的L端的总线状态；同样，系统CPUB通过数据口D0～D15和双口RAM芯片U的R端交互数据，通过地址口A0～A13向双口RAM芯片U的R端提供地址，并通过控制线控制双口RAM芯片U的R端使能、读操作和写操作，通过信号线BUSYR反映双口RAM芯片U的R端的总线状态。

实施例1

本实施例的基于双口RAM的双CPU保护信息共享系统用于保护信息实时性要求很高、可靠性要求不高的情况时，具体工作过程如图3所示。信息提供系统(例如系统CPUA)在600Hz或1200Hz周期中断中实时地将保护信息组Z存放在双口RAM芯片U中；信息使用系统(例如系统CPUB)在使用保护信息组Z中任一保护信息X的时候，将从双口RAM芯片U中读取该信息，并利用抗干扰能力很强的算法进行保护计算，很好地满足了两个CPU之间的信息共享，保证了信息的实时性。

实施例2

本实施例是在实施例1基础上进一步分析和变化形成的技术方案，用于保护信息组实时性要求很高、可靠性要求较高的情况，具体工作过程如图4所示。系统CPUA在600Hz或1200Hz周期中断中实时地将保护信息组Z存放在双口RAM芯片U中，并在双口RAM芯片中相邻的区域冗余存放保护信息组三遍；系统CPUB在使用保护信息组Z中任一保护信息X的时候，使用保护信息X和与其相应的三个冗余信息相“与”后得到的结果进行保护计算，保证保护信息X错误时该信息不会导致系统误动。

这样，由于系统CPUA在不停地对信息组进行更新，这保证了即使某一时刻信息组中的某一信息错误，但是能够在较短时间内将其修正，保证了实时性，同时系统CPUB通过冗余信息的处理，杜绝了由于保护信息受干扰可能造成的误动，保证了可靠性。

实施例3

本实施例为在以上实施例基础上进一步变化形成的技术方案，用于保护信息实时性不高、可靠性很重要的情况，具体工作过程如图5所示。系统CPUA在系统启动或者保护信息被修改的时候，将保护信息组Z存放在双口RAM芯片U中，并在相邻的区域存放其反码以及异或码。系统CPUB在使用保护信息组Z中任一保护信息X的时候，对保护信息X进行反码和异或码的校核，如果校核正确，则继续运行，如果校核不正确，系统CPUB将自动停止对保护信息X的使用，并设置可靠性标志F，告知系统CPUA。系统CPUA在运行过程中使用两种方式检查保护信息组Z的可靠性：1、在600Hz或1200Hz周期中断中对可靠性标志F进行扫描，如果发现标志为有效，则更新保护信息组Z；2、在1～30Hz周期中断中对保护信息组Z中所有保护信息的正码和正确值进行一一比较，确保避免由于正码、反码和异或码同时受干扰造成的漏判。根据双口RAM芯片U中保护信息组Z的状态，共有三种情况，具体分析如下：

1、保护信息组Z的正码、反码和异或码均正确：此时系统CPUB在使用该信息组中任一保护信息X时对该信息进行正反码和异或码的校核，结果正确，将不设置可靠性标志F；系统CPUA在短周期中断中对可靠性标志F进行扫描，标志无效，表明信息组正反码和异或码校核正确；系统CPUA在长周期中断中对保护信息组Z中所有保护信息的正码和正确值进行一一比较，正确，系统CPUA将不会更新保护信息组Z。在这种情况下，两个系统仅使用了较少的系统资源就完成保护信息的可靠性检测；

2、保护信息组Z中任一保护信息X的正码、反码或异或码不正确：此时系统CPUB在使用该保护信息X时对该信息进行正反码和异或码的校核，结果是不正确，将设置可靠性标志F，并停止使用该保护信息；系统CPUA在短周期中断中对可靠性标志F进行扫描时，将会发现该标志有效，表明保护信息组Z中有保护信息的正反码和异或码校核不正确，系统CPUA将迅速更新保护信息组Z。在这种情况下，系统CPUB仅对使用到的保护信息进行校核，不仅保证了运算的速度，而且不会浪费其他正确保护信息的有效性，同时系统CPUA可以在错误发生后较短时间内纠正错误；

3、保护信息组Z的正码、反码和异或码均不正确，但是正码、反码和异或码的相互关系正确，这种情况极其稀有：此时系统CPUB在使用保护信息组Z中任一保护信息X时对该信息进行正反码和异或码的校核，结果是正确，将不设置可靠性标志F；系统CPUA在短周期中断中对可靠性标志F进行扫描，标志无效，表明保护信息组Z中所有保护信息的正反码和异或码校核正确；系统CPUA在长周期中断中对保护信息组Z所有保护信息的正码和正确值进行一一比较时，会发现保护信息组Z中有保护信息不正确，系统CPUA将迅速更新保护信息组Z。

由上面分析可以看出，在第1、2种情况下，系统CPUA和系统CPUB各自使用不同的策略对保护信息组进行监视，确保信息的正确性，由于系统CPUB在使用信息组时仅对正在使用的信息进行校核，运算量不大，对系统CPUB的运算速度没有较大的影响，系统CPUA也仅需要判断一个标志就可以判断出干扰造成的绝大多数的错误，速度很快，不影响系统CPUA的运算速度，并且不占用CPUA太大的程序空间；在第3种情况下，系统CPUB虽然无法顺利地检测出错误，但是系统CPUA可以迅速地检查到信息的错误，从根本上保证了保护信息的可靠性；

除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本发明要求的保护范围。

Claims (1)

1.基于双口RAM的双CPU保护信息共享处理方法，其特征在于：信息提供系统以固定间隔不断将保护信息(X)存放在双口RAM芯片(U)中，一组保护信息(X)构成了保护信息组(Z)，信息使用系统在运算过程中从双口RAM芯片(U)中读取保护信息组(Z)中任一保护信息(X)时，利用抗干扰的检测算法进行保护计算，满足两个CPU系统之间保护信息的共享；所述的信息提供系统在系统启动或者保护信息被修改的时候将保护信息组(Z)存放在双口RAM芯片(U)中时，并在双口RAM芯片(U)中相邻的区域存放其反码以及异或码，信息使用系统在使用保护信息组(Z)中任一保护信息(X)的时候，对保护信息(X)进行反码和异或码的校核，如果校核正确，则继续运行；如果校核不正确，信息使用系统将自动停止对保护信息(X)的使用，并设置可靠性标志(F)；信息提供系统以某一设定的第一时间间隔不断读取可靠性标志(F)，如果可靠性标志(F)有效，信息提供系统在双口RAM芯片(U)中更新保护信息组(Z)；信息提供系统以相对于第一时间间隔较长的第二时间间隔不断对保护信息组(Z)中所有保护信息的正码和正确值进行一一比较，如果不正确，信息提供系统在双口RAM芯片(U)中更新保护信息组(Z)。

Images