CN101241186B - 基于伪码测距的无线电高度表及伪码测高方法 - Google Patents

Abstract

本发明公开了一种基于伪随机码测距的无线电高度表。该无线电高度表包括：发射模块、接收模块和数字信号处理模块，其中发射模块的时钟输入信号作为发射本振信号输送到调制器，并通过数字信号处理模块输入的调制码对该本振信号进行调制后，在功率控制信号的作用下输出大小可变的射频信号，经功率放大器放大后辐射出去，接收模块的时钟信号作为接收本振信号与接收本振混频，输出中频信号，在AGC控制信号作用下经中频放大器放大后输送给数字信号处理模块产生伪随机码、时钟、功率控制信号和AGC控制信号，并对接收信号进行捕获与跟踪，输出测量数据。本发明具有测高范围大、测量精度高的优点，可用于对飞行载体距离地面的高度测量。

Description

基于伪码测距的无线电高度表及伪码测高方法

技术领域

本发明属于电子技术领域，涉及电子产品，具体地说是一种无线电高度表，可用于飞机等飞行载体距离地面的高度。

背景技术

目前的无线电高度表主要有两大体制类，一是脉冲体制，二是调频连续波体制。其中：

脉冲体制高度表是用一个毫微秒的高压脉冲，调制高频振荡器，产生大功率射频脉冲，通过发射天线向地面辐射，从地面反射的回波信号通过接收天线进入接收机，经过接收机内的混频器、放大器、检波器后，比较发射脉冲和接收脉冲的延迟，从而计算出相对地面的高度。该体制高度表采用了脉冲工作方式，具有测高范围大，增加量程容易的优点，但是这种脉冲体制高度表的缺点是发射功率大，如果要增大测量范围，则需要进一步增大发射功率，必然导致脉冲体制高度表的体积大、重量重。例如，782厂生产的265无线电高度表，发射功率为：47dBm～50dBm，外形尺寸为：190mm×150mm×96mm，重量为3.5kg。

调频连续波高度表是用三角波、锯齿波或正弦波等形式的调制信号加在压控振荡器上，产生频率范围变化很大、与调制信号变化规律相同的高频发射信号，该信号通过发射天线向地面辐射，从地面反射的回波信号通过接收天线进入接收机，与发射信号的一部分能量混频，输出包含高度信息的差频信号。目前比较完善的调频连续波高度表是一种称为恒定差拍体制调频连续波高度表。例如，法国汤姆逊公司的AHV-8、AHV-16高度表和国内782厂生产的272高空无线电高度表等，均是通过连续改变调制信号的斜率而维持混频后差拍信号的频率不变的。此类高度表的主要优点是采用连续波体制，对一定的测高范围，需要的发射功率比脉冲体制高度表小，但是此类高度表的不足是：测高范围受天线隔离度的限制，测高精度受压控振荡器的线性、最大频偏的影响，要达到很高的测量精度，则需要具备线性校准和频偏控制等电路，因此连续波高度表也不能作到具备很小的体积和重量。如AHV-16高度表，其发射功率为70mW，外形尺寸为91mm×95mm×237mm，重量为2kg。

同时由于上述的这两类高度表普遍采用模拟工作方式，其中的电阻、电容、三极管、运算放大器等分离器件数量很多，不仅造成设备本身体积大，重量重，而且也很难与其他系统集成综合。

发明的内容

本发明的目的在于克服上述已有技术的不足，提供一种基于伪随机码测距的无线电高度表及伪随机码测高方法，以减少高度表的体积、重量、功耗，提高测高精度。

本发明的目的是这样实现的：

本发明的技术关键是：采用伪随机码测距技术将已有高度表的模拟调制方式改变成数字调制的测高方式，并针对伪随机码测距技术一般在连续波工作方式，和发射信号与接收信号由于同频同码，易产生收、发天线之间的串扰问题，在信号处理中，采用距离判决技术，剔除收、发天线耦合所产生的干扰信号。

本发明的无线电高度表包括：

发射模块、接收模块和数字信号处理模块，其中数字信号处理模块产生伪随机码、时钟、功率控制信号和AGC控制信号，并对接收信号进行捕获与跟踪，输出测量数据，该伪随机码输入给发射模块作为调制信号，称调制码，该时钟输入给发射模块和接收模块作为时间基准信号。

所述的数字信号处理模块包括A/D变换器、可编程逻辑器件FPGA、高速DSP芯片和RS422、RS232接口驱动电路，A/D变换器对接收模块输入的中频信号进行采样，变为数字中频信号，送入可编程逻辑器件FPGA，该可编程逻辑器件FPGA与DSP芯片配合完成数字正交下变频、载波和调制码的捕获跟踪及数据处理，并通过RS422、RS232接口驱动电路输出高度数据。

所述的可编程逻辑器件FPGA内设有两路伪随机码产生器、两路数字压控振荡器NCO、数字正交下变频器及载波和调制码的捕获跟踪环，第一路伪随机码产生器产生的调制码输入给发射模块，第二路伪随机码产生器产生的伪随机码作为捕获跟踪的本地伪随机码；第一路数字压控振荡器作为数字正交下变频器的本振，称载波NCO1，第二路数字压控振荡器作为调制码的捕获跟踪环中码片的时钟，称码NCO2。

本发明的伪随机码测高方法，包括如下过程：

1)从伪随机码产生器中选择一组伪随机码，并通过数字信息处理模块设置该组伪随机码的初始相位；

2)将设置了初始相位的伪随机码作为发射的调制码对发射模块中的载波进行调制，并发射该已调信号，该信号的功率大小受功率控制信号的控制；

3)接收模块接收所述已调信号的回波信号，变为中频信号；

4)通过数字信息处理模块中的载波捕获跟踪环对所述中频信号进行载波频率的捕获与跟踪，根据即时支路的相关模值计算频率和相位的大小，使载波NCO与接收到的中频信号同频同相；

5)通过信息处理模块中的调制码捕获跟踪环对接收到的数字中频信号按照伪随机码的先后顺序进行调制码的捕获跟踪，根据超前滞后支路相关模值的相对大小调整伪随机码码相位的移动方向，使接收的伪随机码与本地伪随机码同步；

6)将发射的调制码与本地伪随机码进行相位比较，由两者之间的相位差求得发射调制码传播的延迟时间t，通过公式R＝C*t/2计算出高度值。

本发明与已有技术相比具有如下优点：

1.体积小、重量轻

本发明由于采用伪随机码侧距技术，具有较高处理增益，可以降低发射功率，采用数字信号处理，避免了大量的模拟分离器件，减小设备体积，降低设备重量。

2.测高范围大

传统的连续波高度表，由于收发天线隔离的影响，测量高度受到限制，一般增加无线电高度表测高范围的方法是增大发射功率与提高接收灵敏度，而发射功率越大、接收灵敏度越高，收、发天线间的耦合就越严重，这就阻碍了无线电高度表测高范围。本发明由于发射功率小，大大减小了收、发天线间耦合信号的干扰，提高了无线电高度表测高范围。

3.测量精度高

本发明由于在接收信号与发送信号相关获取时延的处理中，采用粗测和精测两步过程完成，提高了测量精度，即通过调整改变码NCO2的相位，使精度能做到0.01码片宽度，对于10M的伪随机码速率，所能达到的测量距离精度为0.15米。

实验表明：发射功率为500mW，测高范围达到了6000米以上。在实验室中测量精度如下：

项目	标准值	测量值
			20米	21.6米	21.5米
500米	499.7米	499.0米
			1000米	996.8米	995.8米

附图说明。

图1是本发明的结构框图；

图2是本发明的接收模块结构框图；

图3是本发明的是数字信号处理模块结构框图；

图4是本发明的发射模块结构框；

图5是本发明测高的粗精取数示意图；

图6是本发明测高的主流程图。

具体实施方式

参照图1，本发明的无线电高度表主要由发射天线、发射模块、接收天线、接收模块、功率放大器、数字信号处理模块、电源模块等组成。接收天线通过馈线与接收模块输入端口相连接，接收模块的输出端口与信号处理模块相连接；发射天线通过馈线与功率放大器的输出端口相连接，功率放大器的输入端口与发射模块的输出端口相连接，发射模块的调制端口与数字信号处理模块调制输出端口相连接，发射模块和接收模块的时钟与数字信号处理模块的时钟相连接，各模块通过电源模块供电。

整个无线电高度表的工作原理如下：

以发射模块的时钟输入信号作为锁相环的基准使压控振荡器VCO的频率锁定后，作为发射本振信号输送到调制器，并通过数字信号处理模块输入的调制码对该本振信号进行BPSK调制后，送入缓冲放大器，在功率控制信号的作用下输出大小可变的射频信号，经功率放大器放大后，通过发射天线辐射出去。接收模块的时钟信号作为锁相环的基准使压控振荡器VCO的频率锁定后，作为接收本振信号，从接收天线输入的回波信号通过低噪声放大后与接收本振混频，输出中频信号，在AGC控制信号作用下经中频放大器放大后输送给数字信号处理模块。数字信号处理模块的A/D变换器对接收模块输入的中频信号进行采样，变为数字中频信号，送入可编程逻辑器件FPGA和DSP芯片中进行处理。该可编程逻辑器件FPGA与DSP芯片配合完成如下功能：

1.产生伪随机码

选择10位M序列作为系统伪随机码，有8种类型，通过开关选择其中一种伪随机码，由10级移位寄存器通过相应反馈抽头构成的伪随机码序列发生器，反馈抽头决定了8种不同类型的码，即对应与8种不同的本原多项式。

2.数字正交下变频器

数字正交下变频器由两路数字平衡解调器组成，分为同相支路和正交支路两路本振信号，该本振信号是由载波NCO1产生，载波的频率和相位是由DSP芯片预先设置一个粗值，再由载波捕获跟踪环路提供的频率字和相位字控制。

设输入数字中频信号为：

S(i)＝A*C(iT_s-τ)cos[(w_l+w_d)i+φ]+n(i)

其中，A为接收信号幅度， $T_s=\frac{1}{f_s}$ 为采样周期，C(iTs-τ)＝±1为延迟后的伪随机码信号，w_l为载波中频数字角频率，w_d为载波的多普勒数字角频移，φ为载波的相移，n(i)为接收信号噪声；

载波NCO1产生的本振同相和正交支路信号分别为：

L_l(i)＝cos[(w_l+w_d′)i+φ′]

L_Q(i)＝sin[(w_l+w_d′)i+φ′]

其中，w_d和φ是通过载波捕获跟踪环提供的反馈调整的频率字和相位字设置的本振信号的频偏和相偏参数，则通过同相和正交支路乘法器输出分别为：

U_l(i)＝A·C(iT-τ)cos[(w_l+w_d)i+φ]cos[(w_l+w_d′)i+φ′]+n(i)·cos[(w_l+w_d′)+φ′]

U_Q(i)＝A·C(iT_s-τ)cos[(w_l+w_d)i+φ]sin[(w_l+w_d′)i+φ′]+n(i)·sin[(w_l+w_d′)+φ′]

经下变频积分和累加后得到同相和正交分量：

I(i)＝2A·C(iT_s-τ)·sinc(Δw_diT_s)cos(Δ

)+n_l(i)

Q(i)＝2A·C(iT_s-τ)·sinc(Δw_diT_s)sin(Δ

)+n_Q(i)

其中，Δw_d＝w_d-w_d′为载波频率差，Δ

＝

-

′为载波相位差。

3.相关器与积分清洗器

如附图3所示，相关器就是数字乘法器，在FPGA内部由硬件完成，共有6个相关器，其中三个相关器的一路输入为数字正交下变频器的I信号，另外三个相关器的一路输入为数字正交下变频器的Q信号，它们另一路输入为本地伪随机码发生器所产生的超前、滞后、即时伪随机码。积分清洗器完成数字低通滤波器的功能，在FPGA内部由硬件完成，共有6个积分清洗器。相关器输出的每8bit数据，在频率为f_s的控制下，依次输入到21位加法器中进行加法计算，加法器结果输出到两路21位锁存器中，第一个锁存器的时钟为f_s，与输入信号同步，用于保存加法器的结果，同频的LJ(f_s)时钟控制该锁存器的输出，送给21位加法器，完成累加计算，构成累加环，其累加长度为一个伪随机码周期T，即CP(T)时钟周期，CP(T)同时作为该路锁存器的复位控制信号，在完成累加后对该路锁存器清零，进行下一个码周期的累加；CP(T)作为另一路锁存器的使能控制信号，在完成一个累积时间后，输出累加结果。

数字下变频信号经六路相关器和积分清洗器后的三组正交同相分量：(I_PS，Q_PS)、(I_ES，Q_ES)、(I_LS，Q_LS)，输入给DSP中进行相应的算法。

4.载波的捕获跟踪

如附图3所示，数字正交下变频输出的I和Q两支路通过相关器和积分清洗器后得即时支路的两路信号，分别为：

I_PS＝A′·cos(Δw_dk+Δφ)

Q_PS＝A′·sin(Δw_dk+Δφ)

其中A′为解扩和低通滤波后的幅度参数，k为变量，输入到DSP芯片，通过软件算法完成Δw_d和Δφ的鉴别，由DSP芯片送给载波NCO1，调整本振信号的频率和相位，使最终达到Δw_d＝0和Δφ＝0，完成载波的捕获跟踪。

DSP芯片中固化有如下软件算法：

1)载波的相位跟踪算法

该系统采用反正切相位鉴别算法，算法表达式为：

其中

(k)＝θ_k-θ_k′，为本振信号和接收信号的相位差Δφ。

2)载波的频率捕获跟踪算法

该系统采用反正切叉积频率鉴别算法完成载波频率的鉴别，其算法表达式为：

其中，

(k)-

(k-1)为相邻两点的频率差，即本振信号和接收信号的频率差Δw_d。

上述频率和相位的鉴别算法通过软件编程实现，并配置固化在DSP芯片中完成对本振信号和接收信号的频率相位差的鉴别，其输出的频率字和相位字反馈给载波NCO，对本振同相正交信号的频偏和相偏进行调整，构成一个载波的捕获跟踪环，使其最终达到Δw_d＝0和Δφ＝0，完成对载波的捕获跟踪。

5.调制码的捕获跟踪

数字正交下变频输出的I和Q两支路通过相关器和积分清洗器后得三组信号，分别为(I_PS，Q_PS)、(I_ES，Q_ES)、(I_LS，Q_LS)，通过FPGA硬件设计和DSP芯片的软件设计配合完成调制码的捕获和跟踪。

1)调制码捕获：根据输入到DSP芯片的数据(I_PS，Q_PS)、(I_ES，Q_ES)、(I_LS，Q_LS)进行计算，获得三路模值，分别为：

即时相关信号模值： $E_P=\sqrt{I_{\mathrm{PS}}^2+Q_{\mathrm{PS}}^2}$

超前相关信号模值： $E_E=\sqrt{I_{\mathrm{ES}}^2+Q_{\mathrm{ES}}^2}$

滞后相关信号模值： $E_L=\sqrt{I_{\mathrm{LS}}^2+Q_{\mathrm{LS}}^2}$

分别比较E_P、E_E、E_L三路相关模值与DSP芯片内设置的门限的大小，如果其中之一大于该门限，表明本地伪随机码与接收的调制码达到粗同步；如果三路相关模值都小于门限，顺序地改变本地受控时钟相位，作一个码片宽度T_c的步进滑动，重复执行上述过程，直到E_P、E_E、E_L三路相关模值之一大于DSP芯片内设置的门限，达到粗同步，完成调制码的捕获。

2)调制码的跟踪：达到调制码与本地伪随机码粗同步后，采用归一化超前滞后包络鉴别本地伪随机码与接收的调制码在一个码片内的相位差，由算法计算该相位差为：

$M=\frac{\mathrm{\Σ}\sqrt{(I_{\mathrm{ES}}^2+Q_{\mathrm{ES}}^2)}-\mathrm{\Σ}\sqrt{(I_{\mathrm{LS}}^2+Q_{\mathrm{LS}}^2)}}{\mathrm{\Σ}\sqrt{(I_{\mathrm{ES}}^2+Q_{\mathrm{ES}}^2)}+\mathrm{\Σ}\sqrt{(I_{\mathrm{LS}}^2+Q_{\mathrm{LS}}^2)}}$

由计算出的相位差反馈给码NCO₂，调整码NCO₂相位，使M的值满足精度要求。

6.数据处理

完成调制码的捕获跟踪后，通过比较本地伪随机码与调制码的相位，得到调制码传播的时间延迟，采用粗测和精测两步完成，其原理分析如附图5所示，利用该延迟时间，由公式R＝C*t/2计算出高度值，再由软件进行高度数据滤波和平滑处理，最终输出高度数据。

参照图2，所述的接收模块，主要由低噪声放大器、混频器、中频放大器、增益控制电路、锁相环、压控振荡器VCO组成。该模块用于对接收天线接收到的回波信号进行低噪声放大和混频，经过增益受AGC控制的中频放大器放大后，送给数字信号处理模块进行处理，该混频器的本振信号是由数字信号处理模块提供的时钟作为基准，通过锁相环、压控振荡器VCO产生的。

参照图3，所述的数字信号处理模块，用于产生伪随机码、时钟、功率控制信号和AGC控制信号，通过FPGA与DSP芯片配合完成接收信号与发送信号相关获取时延的处理，并通过RS422、RS232接口驱动电路输出高度数据，即通过比较发射调制码与本地伪随机码的相位差，求得发射的调制码传播的延迟时间，计算出高度值。该数字信号处理模块主要由A/D变换器、可编程逻辑器件FPGA、高速DSP芯片和RS422、RS232接口驱动电路及两路D/A转换器组成，该模块分别与发射模块和接收模块相连接。所述的可编程逻辑器件FPGA内设有两路伪随机码产生器、两路数字压控振荡器NCO1和NCO2、数字正交下变频器及配合DSP芯片完成的载波和调制码的捕获跟踪环，第一路伪随机码产生器产生的调制码输入给发射模块，第二路伪随机码产生器产生的伪随机码作为捕获跟踪的本地伪随机码；第一路数字压控振荡器NCO1作为数字正交下变频器的本振，称载波，第二路数字压控振荡器NCO2作为调制码捕获跟踪环中码片的时钟，称码，该两路数字压控振荡器NCO1和NCO2的频率由DSP芯片设置。该两路D/A转换器的其中一路与发射模块连接用作功率控制，另一路D/A转换器与接收模块连接用作自动增益AGC控制。所述的高速DSP的配置芯片内固化有信号处理软件，分别为调制码捕获跟踪算法和载波捕获跟踪算法，配合FPGA进行载波和调制码的捕获跟踪，即数字正交下变频输出的I和Q两支路通过相关器和积分清洗器后得三组信号，分别为I_PS、Q_PS，I_ES、Q_ES，I_LS、Q_LS，并对这三组信号进行相关运算，完成调制码的捕获和跟踪。

参照图4，所述的发射模块，主要由压控振荡器、锁相环、调制器、缓冲放大器组成。该模块用于将数字信号处理模块输入的调制码对本振信号进行相位调制，输出射频信号，通过发射天线发射，该本振信号是由数字信号处理模块提供的时钟作为基准，通过锁相环、压控振荡器VCO产生的。

参照图5，所述的粗测和精测，是针对传播延迟，将发射端在T₁时刻发射调制码与接收端在T₂时刻接收到该调制码进行比相，首先通过码NCO2的整码元数调整码相位，使发射的调制码传播的延迟归在一个码元宽度内，图示移动n个码元数达到发射信号和接收信号的粗同步，即得到粗测时延t₀＝τ₀*n，其中τ₀为码片周期，再通过码NCO2移相获得一个码元宽度内的时延，即得精测时延Δτ；通过粗测和精测两步得到信号的传播时延t＝t₀+Δτ。

参照图6，本发明的伪随机码测高方法，按如下过程进行

(1)从预存伪随机码产生器中选择一个伪随机码序列，并通过信息处理模块设置该组伪随机码的初始相位；

(2)将设置了初始相位的伪随机码作为发射的调制码对发射模块中的载波进行数字调制，并发射该已调信号，该信号的功率大小受功率控制信号的控制；

(3)接收模块接收所述已调信号的回波信号，变为中频信号，AGC控制信号控制中频信号的大小；

(4)信息处理模块对所述中频信号进行采样，送入FPGA；

(5)读入FPGA的数字中频信号与载波NCO1进行数字正交下边频，产生同相分量I和正交分量Q，同时计算采样后的数字中频信号在一个伪随机码周期内的平均值；

(6)通过信息处理模块中I、Q两路信号分别与本地伪随机码发生器产生的超前伪随机码E、即时伪随机码P、滞后伪随机码L进行相关积累运算，得到I_ES、I_PS、I_LS、Q_ES、Q_PS、Q_LS六路信号；

(7)在载波的捕获跟踪环路中，由I_PS、Q_PS两路信号通过载波的相位跟踪算法和频率捕获跟踪算法计算出载波频率和相位，根据所计算的频率和相位判定载波是否需要调整，如需调整，DSP芯片将计算的频率字和相位字送给FPGA的载波NCO1；

(8)在调制码的捕获跟踪环中，由I_ES、I_PS、I_LS、Q_ES、Q_PS、Q_LS信号计算出相应即时、超前、滞后三路模值，同时读入步骤(5)中所述计算出的平均值作为跟踪门限，比较三路模值与跟踪门限的大小，如果其中有一路大于跟踪门限，则设置捕获标志，表明本地伪随机码与接收的调制码达到粗同步，如果没有，顺序地改变本地受控时钟相位，作为一个码片宽度T_c步进滑动，并统计在一个伪随机码周期内调整的次数N，同时清除捕获标志；

(9)在上述步骤(8)中，达到码的粗同步后，采用归一化超前滞后包络鉴别算法计算在一个码片内的相位差；

(10)DSP芯片将上述(9)计算出来的码相位增量送到FPGA中的码NCO2中，控制本地伪随机码发生器移位，同时把计算出的频率字和相位字送入FPGA中的载波NCO1，调整本振信号的频率和相位；

(11)根据捕获标志判定是否进行高度计算，进行高度计算时，根据步骤(8)和(9)得出的调整次数N和片内相位差M，得出总的延迟时间t＝(N+M)·T_c，通过公式R＝C*t/2计算出高度值，T_c为一个码片宽度；

(12)根据一个伪随机码周期内A/D采样值的大小进行发射功率和AGC控制信号的调整，重复(5)进行下一个伪随机码周期的操作。

Claims (3)

1.一种基于伪码测距的无线电高度表，包括发射模块、接收模块和数字信号处理模块，数字信号处理模块用于产生伪随机码、时钟、功率控制信号和AGC控制信号，并对接收信号进行捕获与跟踪，输出测量数据，它包括A/D变换器、可编程逻辑器件FPGA、高速DSP芯片和RS422、RS232接口驱动电路，A/D变换器对接收模块输入的中频信号进行采样，变为数字中频信号，送入可编程逻辑器件FPGA，该可编程逻辑器件FPGA与DSP芯片配合完成数字正交下变频、载波和调制码的捕获跟踪及数据处理，其特征在于：可编程逻辑器件FPGA内设有两路伪随机码产生器、两路数字压控振荡器、数字正交下变频器及载波和调制码捕获跟踪环；第一路伪随机码产生器产生的伪随机码输入给发射模块作为调制信号，即调制码，第二路伪随机码产生器产生的伪随机码作为调制码捕获跟踪环的本地伪随机码；第一路数字压控振荡器作为数字正交下变频器的本振，即载波NCO₁，第二路数字压控振荡器作为调制码捕获跟踪环中码片的时钟，即码NCO₂；数字正交下变频器将数字中频信号与载波NCO₁产生的本振信号进行混频，输出I和Q两支路信号；载波捕获跟踪环对载波NCO₁进行调整，实现与发射载波信号的频率跟踪；调制码捕获跟踪环对码NCO₂进行调整，实现与调制码的同步，调制码同步后进行数据处理，即先通过码NCO₂将接收的伪随机码延迟时间限定在一个码元宽度内，获得一个粗略的时延t₀＝τ₀*n，其中τ₀为码元宽度，n为粗测的延迟码元数，即粗测；再通过码NCO₂移相获得一个码元宽度内的时延Δτ，由公式t＝t₀+Δτ，求得发射调制码传播的延迟时间，即精测；最后计算出高度值，并通过RS422、RS232接口驱动电路输出高度数据；

所述的时钟输入给发射模块和接收模块作为时间基准信号；

所述的调制码捕获跟踪环对码NCO₂进行调整，是对数字正交下变频输出的I和Q两支路通过相关器和积分清洗器后得到的三组信号(I_PS，Q_PS)、(I_ES，Q_ES)、(I_LS，Q_LS)进行计算获得三路相关模值E_P、E_E、E_L， 并分别比较该三路相关模值与DSP芯片内设置的门限的大小，判定调制码与本地伪随机码是否同步，不同步的进行粗调。

2.根据权利要求1所述的无线电高度表，其特征在于：载波捕获跟踪环对载波NCO1进行调整，是将数字正交下变频输出的I和Q两支路通过相关器和积分清洗器后得到即时支路的两路信号，通过DSP芯片中的软件算法完成载波频率差和载波相位差的鉴别后，送给载波NCO₁，再调整本振信号的频率和相位，使最终达到载波频率差和载波相位差为零。

3.一种伪随机码测高方法，包括如下过程：

(1)从伪随机码产生器中选择一组伪随机码，并通过数字信息处理模块设置该组伪随机码的初始相位；

(2)将设置了初始相位的伪随机码作为发射的调制码对发射模块中的载波进行数字调制，并发射该已调信号，该信号的功率大小受功率控制信号的控制；

(3)接收模块接收所述已调信号的回波信号，变为中频信号；

(4)信息处理模块对所述中频信号进行采样，送入FPGA；

(5)读入FPGA的数字中频信号与载波NCO1进行数字正交下变频，产生同相分量I和正交分量Q，同时计算采样后的数字中频信号在一个伪随机码周期内的平均值；

(6)通过信息处理模块中I、Q两路信号分别与本地伪随机码发生器产生的超前伪随机码E、即时伪随机码P、滞后伪随机码L进行相关积累运算，得到I_ES、I_PS、I_LS、Q_ES、Q_PS、Q_LS六路信号；

(7)在载波捕获跟踪环路中，由I_PS、Q_PS两路信号通过载波的相位跟踪算法和频率捕获跟踪算法计算出载波频率和相位，根据所计算的频率和相位判定载波是否需要调整，如需调整，DSP芯片将计算的频率字和相位字送给FPGA的载波NCO1；

(8)在调制码捕获跟踪环中，由I_ES、I_PS、I_LS、Q_ES、Q_PS、Q_LS信号计算出相应即时、超前、滞后三路模值，同时读入步骤(5)中计算出的所述平均值作为跟踪门限，比较三路模值与跟踪门限的大小，如果其中有一 路大于跟踪门限，则设置捕获标志，表明本地伪随机码与接收的调制码达到粗同步，如果没有，顺序地改变本地受控时钟相位，作为一个码片宽度T_c步进滑动，并统计在一个伪随机码周期内调整的次数N，同时清除捕获标志；

(9)在步骤(8)中，达到码的粗同步后，采用归一化超前滞后包络鉴别算法计算在一个码片内的相位差；

(10)DSP芯片将步骤(9)计算出来的码相位增量送到FPGA中的码NCO2中，控制本地伪随机码发生器移位，同时把计算出的频率字和相位字送入FPGA中的载波NCO1，调整本振信号的频率和相位；

(11)根据捕获标志判定是否进行高度计算，进行高度计算时，根据步骤(8)和(9)得出的调整次数N和片内相位差M，得出总的延迟时间t＝(N+M)·T_c，通过公式R＝C*t/2计算出高度值，T_c为一个码片宽度；

(12)根据一个伪随机码周期内A/D采样值的大小进行发射功率和AGC控制信号的调整，重复步骤(5)进行下一个伪随机码周期的操作。 

Images