CN101216931A - 基于OpenGL的三维图形显示迭加装置 - Google Patents
基于OpenGL的三维图形显示迭加装置 Download PDFInfo
- Publication number
- CN101216931A CN101216931A CNA2007103034885A CN200710303488A CN101216931A CN 101216931 A CN101216931 A CN 101216931A CN A2007103034885 A CNA2007103034885 A CN A2007103034885A CN 200710303488 A CN200710303488 A CN 200710303488A CN 101216931 A CN101216931 A CN 101216931A
- Authority
- CN
- China
- Prior art keywords
- module
- superposition device
- opengl
- port ram
- mpc8245
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
本发明公开了一种基于OpenGL的三维图形显示迭加装置，包括CPU模块、图形处理模块、FPGA控制模块、双口RAM模块、视频输入电路、存储器，所述CPU模块分别与存储器、图形处理模块、FPGA控制模块、双口RAM模块相连，FPGA控制模块分别与双口RAM模块、图形处理模块、视频输入电路相连。本发明可进行各种三维图形处理和特效处理，高效实现3D驱动，并能适应恶劣环境。
Description
技术领域
本发明涉及一种基于OpenGL的三维图形显示迭加装置。
背景技术
三维图形显示迭加装置广泛应用于各种图形处理中，其应用领域非常广，但现有的三维图形显示迭加装置大都不带处理器，其使用时要占用大量的CPU资源，大大降低了系统的处理速度，并且不能适应够恶劣的工作环境。
发明内容
为了解决现有三维图形显示迭加装置存在的上述的技术问题，本发明提供一种基于OpenGL的三维图形显示迭加装置。
本发明解决上述技术问题的技术方案是：包括CPU模块、图形处理模块、FPGA控制模块、双口RAM模块、视频输入电路、存储器，所述CPU模块分别与存储器、图形处理模块、FPGA控制模块、双口RAM模块相连，FPGA控制模块分别与双口RAM模块、图形处理模块、视频输入电路相连。
上述的基于OpenGL的三维图形显示迭加装置中，所述CPU模块采用最小系统MPC8245。
上述的基于OpenGL的三维图形显示迭加装置中，所述图形处理模块采用ATI公司M9芯片。
本发明的技术效果在于：本发明采用功能强大的MPC8245 CPU最小系统结合图形处理器M9芯片构成三维图形显示迭加装置，可进行各种三维图形处理和特效处理，高效实现3D驱动，并能适应恶劣环境。本发明不仅可以处理多种视频格式信号，也具备较远距离的视频信号输出。
下面结合附图和实施例对本发明作进一步的说明。
附图说明
图1为本发明的结构框图。
图2为本发明实施例的结构图。
具体实施方式
参见图1、2，本发明的CPU模块采用MPC8245作为CPU最小系统，MPC8245微处理器(CPU)是本发明的控制中心，CPU产生信号控制整个三维图形显控系统工作。MPC8245集成了一个MPC603E处理器核、一个PCI桥控制器、一个高性能内存控制器，通过简单的外围辅助电路就可以构成了一个完整的、小巧的、功能强大的系统。最小系统MPC8245为图形处理器提供初始化，图形显示需要的实时数据生成，图形处理器的驱动程序也装在最小系统MPC8245的FLASH里。本发明的存储器由随机存储器、应用程序存储器、BSP存储器组成。随机存储器采用HY57V561620B芯片，应用程序存储器采用28F128J3芯片、BSP存储器采用SST39VF040芯片。上电运行时，最小系统MPC8245的BootRom首先启动，把FLASH的程序搬移到SDRAM，然后SDRAM程序开始运行，MPC8245最小系统提供功能丰富的API函数，供用户调用。最小系统MPC8245为M9提供初始化，M9的驱动程序都装在最小系统MPC8245的FLASH里。上电运行时，最小系统MPC8245的BootRom首先启动，把FLASH的程序搬移到SDRAM，然后SDRAM程序开始运行，MPC8245最小系统提供功能丰富的API函数，供用户调用。最小系统MPC8245带有两路Ethernet和两路RS232。其中Ethernet为100M以太网接口，RS232接口作为整个嵌入式系统的标准输入输出设备。
图形处理模块采用ATI公司的M9(Radeon Mobility 9000)，主机CPU直接产生图形显示数据，送给M9中，M9接收图形数据首先存放在DDRSDRAM的帧缓存中，M9完成对这些图形数据的处理，送到M9内部集成的显示接口电路直接进行显示。M9完全支持2D，3D加速的图形显示驱动，M9驱动是三维图形显控系统驱动的核心内容，指需要充分利用M9完成图形的硬加速，从而高效实现3D驱动，供OpenGL绘图调用。
双口RAM模块采用芯片IDT7025，对MPC8245的寄存器进行配置，利用MPC8245的外设片选信号RCS3，实现对IDT7025一侧的存储空间访问。
串口扩展芯片XR16L788驱动：对MPC8245的寄存器进行配置，利用MPC8245的外设片选信号RCS3，完成对XR16L788寄存器的初始化工作，并支持MPC8245通过查询或中断方式访问XR16L788的FIFO，从而实现8路UART的扩展。
FPGA控制模块采用芯片EP2S15，显示迭加装置中FPGA功能比较复杂，需要对单板系统进行加密，另外，根据需要，FPGA内部也需要内置双口RAM，通过内置双口RAM传送视频数据，此内置双口RAM不是用在Multibus接口的系统交互数据上，而是用在将视频数据送到MPC8245，通过MPC8245处理然后根据需要通过PCI接口送到M9。
视频输入电路包括三块芯片DS90CF364B、AD9880、BT878，分别连接到FPGA控制模块。VGA视频输入芯片选择AD9880KSTZ-150。它支持VGA视频输入，VGA视频输入经过A/D，其输出视频格式为数字RGB/YUV格式，通过寄存器选择YUV数据格式，量化后的视频数据送到FPGA。
PAL/NTSC视频输入芯片选择ADV7401，它支持PAL/NTSC视频输入，PAL/NTSC视频输入经过A/D，其输出视频格式为数字RGB/YUV格式，通过寄存器选择YUV数据格式，量化后的视频数据送到FPGA。
LVDS接口芯片采用DS90CF364B。DS90CF364B主要用于将串行差分LVDS输入信号转化为并行的RGB LVTTL电平数字信号，通过寄存器选择送到FPGA。
视频输入接口可以支持VGA、PAL/NTSC、LVDS等视频输入格式。
MultiBus总线接口。为了使显示迭加装置能够很好地与其它系统接口，同时又能保证MPC8245不被MultiBus总线上的其它访问活动所频繁打断，从而影响其工作效率，系统中使用双口RAM IDT7025实现显示迭加装置与系统中其它部分的数据交换。MPC8245通过地址译码在一边对双口RAM进行操作，MultiBus总线在另一边对双口RAM进行操作，这样显示迭加装置就可以读出系统其它部分发来的数据，响应各种命令，完成各种图形功能输出。
RS422视频输出接口。本发明的双视频输出通过MultiBus连接器的自定义管脚输出，为保证远距离传送大于10米，行、场同步信号以RS-422形式输出，R、G、B信号要做匹配和驱动处理，出板后以高频线传送。行、场同步信号选用26LS31来完成，R、G、B信号选用AD811来做视频驱动。双VGA通道输出：支持VGA输出。为保证远距离传送(大于15米)，行、场同步信号以RS-422形式输出，R、G、B信号要做匹配和驱动处理，出板后以高频线传送。两路VGA输出信道可以输出相同图像，也可以输出不同图像。
Claims (4)
1.一种基于OpenGL的三维图形显示迭加装置，其特征在于：包括CPU模块、图形处理模块、FPGA控制模块、双口RAM模块、视频输入电路、存储器，所述CPU模块分别与存储器、图形处理模块、FPGA控制模块、双口RAM模块相连，FPGA控制模块分别与双口RAM模块、图形处理模块、视频输入电路相连。
2.根据权利要求1所述的基于OpenGL的三维图形显示迭加装置，其特征在于：所述CPU模块采用最小系统MPC8245。
3.根据权利要求1所述的基于OpenGL的三维图形显示迭加装置，其特征在于：所述图形处理模块采用ATI公司M9芯片。
4.根据权利要求1所述的基于OpenGL的三维图形显示迭加装置，其特征在于：所述视频输入电路包括芯片DS90CF364B、AD9880、BT878，分别连接到FPGA控制模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007103034885A CN101216931A (zh) | 2007-12-29 | 2007-12-29 | 基于OpenGL的三维图形显示迭加装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007103034885A CN101216931A (zh) | 2007-12-29 | 2007-12-29 | 基于OpenGL的三维图形显示迭加装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101216931A true CN101216931A (zh) | 2008-07-09 |
Family
ID=39623360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007103034885A Pending CN101216931A (zh) | 2007-12-29 | 2007-12-29 | 基于OpenGL的三维图形显示迭加装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101216931A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102567052A (zh) * | 2010-12-20 | 2012-07-11 | 微软公司 | 启用配置有图形处理器的服务器的远程管理的技术 |
| CN103217929A (zh) * | 2013-03-12 | 2013-07-24 | 河南科技大学 | 棉花异纤分拣机控制系统 |
| CN104463768A (zh) * | 2014-11-28 | 2015-03-25 | 项天 | 使用人机界面进行绘图的方法和系统 |
| CN109308282A (zh) * | 2017-07-28 | 2019-02-05 | 幻视互动（北京）科技有限公司 | 一种运用在mr混合现实设备上的并行架构方法及装置 |
| CN109729358A (zh) * | 2017-10-30 | 2019-05-07 | 成都凯天电子股份有限公司 | 机载音视频记录回放加固显示器 |
-
2007
- 2007-12-29 CN CNA2007103034885A patent/CN101216931A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102567052A (zh) * | 2010-12-20 | 2012-07-11 | 微软公司 | 启用配置有图形处理器的服务器的远程管理的技术 |
| CN102567052B (zh) * | 2010-12-20 | 2014-12-10 | 微软公司 | 启用配置有图形处理器的服务器的远程管理的技术 |
| CN103217929A (zh) * | 2013-03-12 | 2013-07-24 | 河南科技大学 | 棉花异纤分拣机控制系统 |
| CN103217929B (zh) * | 2013-03-12 | 2016-02-17 | 河南科技大学 | 棉花异纤分拣机控制系统 |
| CN104463768A (zh) * | 2014-11-28 | 2015-03-25 | 项天 | 使用人机界面进行绘图的方法和系统 |
| CN104463768B (zh) * | 2014-11-28 | 2018-05-15 | 苏州速显微电子科技有限公司 | 使用人机界面进行绘图的方法和系统 |
| CN109308282A (zh) * | 2017-07-28 | 2019-02-05 | 幻视互动（北京）科技有限公司 | 一种运用在mr混合现实设备上的并行架构方法及装置 |
| CN109729358A (zh) * | 2017-10-30 | 2019-05-07 | 成都凯天电子股份有限公司 | 机载音视频记录回放加固显示器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101545682B1 (ko) | 고속의 주변 상호연결 버스를 통한 비디오 렌더링 | |
| KR101672611B1 (ko) | 페이드 및 핫 플러그 피처를 갖는 케이블 | |
| TWI326830B (en) | Packet processing systems and methods | |
| US6078339A (en) | Mutual exclusion of drawing engine execution on a graphics device | |
| CN103065604B (zh) | 显示器驱动器和操作图像数据处理装置的方法 | |
| US6784889B1 (en) | Memory system and method for improved utilization of read and write bandwidth of a graphics processing system | |
| KR101672154B1 (ko) | 유휴 컴포넌트들의 전원을 차단함으로써 디스플레이 파이프라인에서 전력을 절감하는 방법 및 디바이스 | |
| US20060267987A1 (en) | Master/slave graphics adapter arrangement | |
| US9240165B2 (en) | Display driver integrated circuit including first-in-first-out (FIFO) memories configured to receive display data from a distributor and output the display data to graphics memories a display system having the same, and a display data processing method thereof | |
| CN101216931A (zh) | 基于OpenGL的三维图形显示迭加装置 | |
| CN111142951A (zh) | 一种飞腾平台的双独立显卡同步显示装置及方法 | |
| US9830889B2 (en) | Methods and system for artifically and dynamically limiting the display resolution of an application | |
| CN104717485A (zh) | 一种基于fpga的vga接口裸眼3d显示系统 | |
| WO2022247645A1 (zh) | 一种时序控制器及显示设备 | |
| CN201159911Y (zh) | 基于OpenGL的三维图形显示迭加装置 | |
| CN216700149U (zh) | 基于安卓系统的图像输出控制系统 | |
| JP2013213928A (ja) | 画像処理装置及びその制御方法 | |
| TWI331316B (en) | Synchronizing access system and method thereof and graphics processing unit | |
| US20060238964A1 (en) | Display apparatus for a multi-display card and displaying method of the same | |
| TWI259393B (en) | Display device having plural display cards and method for same | |
| CN102819819A (zh) | Gpu中一种快速读取顶点的实现方法 | |
| CN202362766U (zh) | 一种适用多路图像数据同步显示的液晶拼接墙 | |
| JP4843744B1 (ja) | 集積回路装置及び電子機器 | |
| CN104580836A (zh) | 视频媒体服务器 | |
| JP4129691B2 (ja) | マルチディスプレイカードの表示装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |