CN101201994A - 等离子显示装置 - Google Patents

Abstract

本发明公开了一种等离子显示装置，包括包含多个寻址电极的等离子显示板；和在子字段的寻址期间内向上述多个寻址电极提供数据信号的数据驱动集成电路部；上述数据驱动集成电路部包括多个数据信号的输出端子，上述多个输出端子当中至少一个到上述数据驱动集成电路部长边的距离与其他输出端子不同。本发明的等离子显示装置，通过以之字形配置各输出端子，具有减少数据驱动集成电路部大小，降低制造单价的效果。

Description

等离子显示装置

技术领域

本发明为等离子显示装置(Plasma Display Apparatus)相关发明。

背景技术

等离子显示装置包括等离子显示板和驱动部。通常在等离子显示板中，由障壁划分的放电串(Cell)内形成荧光体层，同时形成多个电极(Electrode)。而且，通过电极向放电串提供驱动信号。则，放电串内根据提供的驱动信号产生放电。其中，放电串内通过驱动信号产生放电时，充入放电串内的放电气体释放真空紫外线(VacuumUltravioletrays)，这种真空紫外线使形成在放电串内的荧光体发光，从而产生可见光。通过这种可见光，在等离子显示板的画面上显示影像。现有等离子显示装置的数据驱动集成电路部较大，因而制造单价较高。

发明内容

本发明的目的是为了解决上述问题，提供一种改善数据驱动集成电路部的输出端子的配置或形状的等离子显示装置。

本发明的技术方案是：

一种等离子显示装置，包括包含多个寻址电极的等离子显示板；和在子字段的寻址期间内向多个寻址电极提供数据信号的数据驱动集成电路部；数据驱动集成电路部包括多个数据信号的输出端子，多个输出端子当中至少一个到数据驱动集成电路部长边的距离与其他输出端子不同。

而且，多个输出端子当中排单数的输出端子与数据驱动集成电路部长边之间的距离，可以与排双数的输出端子不同。

而且，数据驱动集成电路部配置在柔性电路板(FlexibleCircuit)上，柔性电路板上形成了频道(Channel)，数据驱动集成电路部的多个输出端子可以与频道电性连接。

而且，多个输出端子包含依次配置的第1，2，3输出端子，第1输出端子与数据驱动集成电路部长边之间距离与第2输出端子不同，第1输出端子与数据驱动集成电路部长边之间距离与第3输出端子实际相同。

而且，第1输出端子与第2输出端子之间间隔，可以与第2输出端子与第3输出端子之间间隔实际相同。

而且，多个输出端子包含依次配置的第1，2输出端子，最好第1输出端子与数据驱动集成电路部长边之间距离与第2输出端子不同，第1输出端子形状是倒转第2输出端子的形状。

而且，数据驱动集成电路部可以包含200个以上的输出端子。

而且，本发明一实例的又一个等离子显示装置包括：包含多个寻址电极的等离子显示板和；在子字段的寻址期间内向多个寻址电极提供数据信号的数据驱动集成电路部，数据驱动集成电路部包括多个数据信号的输出端子，多个输出端子当中至少一个的输出端子形状与其他输出端子不同。

而且，多个输出端子包含依次配置的第1，2输出端子，第1输出端子形状是倒转第2输出端子的形状。

而且，多个输出端子包含依次配置的第1，2输出端子，第1输出端子与数据驱动集成电路部长边之间距离可以与第2输出端子不同。

有益效果：本发明的等离子显示装置，通过以之字形配置各输出端子，具有减少数据驱动集成电路部大小，降低制造单价的效果。

附图说明

图1为介绍可以包含在本发明一实例的等离子显示装置的等离子显示板结构的图片；

图2为介绍等离子显示板操作一例的图片；

图3a至图3b为介绍提供数据信号的数据驱动集成电路部的图片；

图4为介绍数据驱动集成电路部的输出端子的图片；

图5为介绍之字形配置输出端子的理由的一例的图片；

图6a至图6b为介绍配置各输出端子的另一方法的一例的图片；

图7a至图7b为介绍输出端子的其他形状的一例的图片；

图8a至图8b为介绍输出端子的又一种形状的一例的图片。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

本发明的等离子显示装置包括等离子显示板和驱动部。

图1为介绍可以包含在本发明一实例的等离子显示装置的等离子显示板结构的图片。

分析图1，则可以包含在本发明一实例的等离子显示装置的等离子显示板由配置互相并排的扫描电极(102，Y)和维持电极(103，Z)的前面基板101，与前面基板101对置配置，并配置与扫描电极102及维持电极103交叉的寻址电极113的后面基板111接合而成。

形成扫描电极102和维持电极103的前面基板101的上部，形成覆盖扫描电极102和维持电极103的上部电介质层104。

上部电介质层104限制扫描电极102及维持电极103的放电电流，使扫描电极(102，Y)和维持电极(103)之间绝缘。

可以在这种上部电介质层104上面形成易化放电条件的保护层105。这种保护层105可以包含二次电子释放系数高的材料，例如氧化镁(MgO)材质。

而且，后面基板111上配置电极，例如寻址电极113，可以在这种配置寻址电极113的后面基板111上形成覆盖寻址电极113的电介质层，例如下部电介质层115。

在下部电介质层115的上部可以形成划分放电空间即放电串的条形(StripeType)，井形(WellType)，三角形(DeltaType)，蜂窝形等障壁(112)。因此，可以在前面基板(101)和后面基板(111)之间形成红色(Red:R)，绿色(Green:G)，蓝色(Blue:B)等放电串。而且，红色(R)，绿色(G)，蓝色(B)放电串之外，也可以再形成白色(White:W)或黄色(Yellow:Y)放电串。

同时，本发明一实例的等离子显示板中的红色(R)，绿色(G)及蓝色(B)放电串的宽度可以实际相同，也可以将红色(R)，绿色(G)及蓝色(B)放电串当中的一个以上的放电串的宽度设为与其他放电串宽度不同。

例如，可以设为红色(R)放电串的宽度最小，绿色(G)及蓝色(B)放电串的宽度大于红色(R)放电串的宽度。在此，绿色(G)放电串的宽度可以与蓝色(B)放电串的宽度实际相同或不同。

则设在放电串内的荧光体层114宽度也随着放电串的宽度改变。例如，设在蓝色(B)放电串的蓝色(B)荧光体层宽度，要比设在红色(R)放电串内的红色(R)荧光体层宽度更宽；同时设在绿色(G)放电串内的绿色(G)荧光体层的宽度，要比设在红色(R)放电串内的红色(R)荧光体层的宽度更宽，由此可以提高所体现的影像色温特性。

而且，本发明一实例的等离子显示板不仅可以采用图1所示的障壁112结构，也可以采取多种形状的障壁结构。例如，可以采用障壁112包括第1障壁112b和第2障壁112a，其中第1障壁112b的高度与第2障壁112a高度互不相同的差等型障壁结构。

在此，如果是差等型障壁结构，则第1障壁112b或第2障壁112a当中第1障壁112b的高度可以低于第2障壁112a高度。

而且，虽然图1显示和介绍了红色(R)，绿色(G)及蓝色(B)放电串分别排列在同一线上，但是也可以以其他形状排列。例如，也可以采取红色(R)，绿色(G)及蓝色(B)放电串按三角形形状排列的三角(Delta)型排列。而且，放电串的形状也可以采用四角形之外的五角形，六角形等多种多角形状。

而且，图1中只显示障壁112设在后面基板111的例子，但是障壁112可以设在前面基板101或后面基板111当中的任一个基板上。

在此，由障壁112划分的放电串内可以充入一定的放电气体。

同时，由障壁112划分的放电串内，可以形成寻址放电时释放显示图象的可见光的荧光体层114。例如，可以形成红色(Red:R)，绿色(Green:G)，蓝色(Blue:B)荧光体层。

而且，除了红色(R)，绿色(G)，蓝色(B)荧光体之外，也可以再形成白色(White:W)或黄色(Yellow:Y)荧光体层当中的至少一个。

而且，红色(R)，绿色(G)及蓝色(B)放电串当中至少一个放电串的荧光体层114厚度与其他放电串不同。例如，绿色(G)放电串的荧光体层即绿色(G)荧光体层114b，或蓝色放电串的荧光体层，即蓝色荧光体层114a的厚度比红色(R)放电串的荧光体层即红色(R)荧光体层(114c)厚度更厚，在此，绿色(G)放电串的荧光体层114厚度可以与蓝色(B)放电串的荧光体层114厚度实际相同或不同。

同时，以上不过是显示和介绍了本发明一实例的等离子显示板一例，在此指明本发明并不限于具有以上结构的等离子显示板。例如，以上介绍中只显示编号104的上部电介质层及编号115的下部电介质层分别为一个层(Layer)的例子，但是这种上部电介质层或下部电介质层当中一个以上的电介质层可以由多个层组成。

而且，可以为了防止编号112的障壁引起外部光反射，在障壁112的上部再设可以吸收外部光的黑色层(BlackLayer，图中没有显示)。而且，这种黑色层最好形成在与障壁112对应的前面基板101上的特定位置上。

而且，形成在后面基板111上的寻址电极113的宽度或厚度可以为一定值，放电串内部的宽度或厚度也可以与放电串外部宽度或厚度不同。例如，放电串内部的宽或厚度可以比放电串外部更宽或更厚。

图2为介绍本发明一实例的等离子显示板操作一例的图片。

分析图2，在进行初始化的重置期间内向扫描电极提供重置信号。重置信号可以包括上斜Ramp-Up)信号和下斜(Ramp-Down)信号。

例如，创建(Set-Up)期间内，向扫描电极施加从第1电压V1急剧上升到第2电压V2后，电压再从第2电压V2开始逐渐下降到第3电压V3的上斜(Ramp-Up)信号。其中，第1电压V1可以是接地电平GND的电压。

在这个创建期间内，放电串内通过上斜信号发生弱的暗放电(DarkDischarge)，即创建放电。通过此创建放电，放电串内将积累某一程度的壁电荷(WallCharge)。

在创建期间之后的记忆(Set-Down)期间内，可以在上斜信号之后，向扫描电极提供与这种上斜信号相反极性方向的下斜信号。

其中，下斜信号可以从上斜信号的峰值(Peak)电压，即从低于第3电压V3的第4电压V4逐渐下降到第5电压V5。

随着这种下斜信号的供应，在放电串内发生微弱的消除放电(EraseDischarge)，即记忆放电。通过此记忆放电，将在放电串内均匀残留可以稳定发生寻址放电的壁电荷。

在重置期间之后的寻址期间内，可以向扫描电极提供实际维持比下斜信号的最低电压即第5电压V5更高电压，例如第6电压V6的扫描偏置信号。

同时，可以向扫描电极提供从扫描偏置信号开始下降的扫描信号。

同时，至少一个子字段的寻址期间内向扫描电极提供扫描信号(Scan)的脉冲宽度可以与其他子字段的扫描信号脉冲宽度不同。例如，在时间上位于后位的子字段中的扫描信号脉冲宽度可以比在前面的子字段中的扫描信号脉冲宽度更小。而且，子字段排列顺序的扫描信号宽度减少可以采用2.6μs(微秒)，2.3μs，2.1μs，1.9μs等渐进的方式，或采用2.6μs，2.3μs，2.3μs，2.1μs……1.9μs，1.9μs等方式。

如此，向扫描电极提供扫描信号时，可以与扫描信号对应，向寻址电极提供数据信号。

随着这些扫描信号和数据信号的供应，扫描信号与数据信号的电压之差将与，重置期间内生成的壁电荷引起的壁电压相加，由此在供应数据信号的放电串内产生寻址放电。

在此，在寻址期间内，为了防止维持电极的干涉引起寻址放电的不稳定，可以向维持电极提供维持偏置信号。

维持偏置信号实际稳定维持小于在维持期间施加维持信号的电压，大于接地电平GND的电压的维持偏置电压Vz。

之后，在显示影像的维持期间内向扫描电极和维持电极当中的一个以上电极提供维持信号。例如，可以向扫描电极和维持电极交替施加维持信号。

若提供这样的维持信号，则通过寻址放电被选的放电串在随着放电串内壁电压和维持信号的维持电压Vs相加而提供维持信号时，在扫描电极和维持电极之间产生维持放电即显示放电。

同时，至少一个子字段中，在维持期间内提供多个维持信号，多个维持信号中至少一个维持信号的脉冲宽度可以与其他维持信号的脉冲宽度不同。例如，多个维持信号当中最先提供的维持信号的脉冲宽度大于其他维持信号的脉冲宽度。则维持放电可以更加稳定。

可以通过数据驱动集成电路部(DataDriveIntegratedCircuit：DataIC)在以上介绍的寻址期间内向寻址电极提供的数据信号，对其分析如下。

图3a至图3b为介绍提供数据信号的数据驱动集成电路部的图片。

首先分析图3a，数据驱动集成电路部320配置在具有挠性的柔性电路板(FlexibleCircuit，310)上。这种柔性电路板310可以采用TCP(TapeCarrierPackage)。

而且，柔性电路板310上配置了电性连接形成在后面基板111的寻址电极(X1，X2……Xa)和数据驱动集成电路部320的频道(1，2……a：Channel，311)。

例如，第1寻址电极X1与第1频道1连接，第2寻址电极X2与第2频道2连接，第a寻址电极Xa与第a频道a连接。

没有介绍的312号是输入影像数据的影像数据输入频道。

之后分析图3b，则在后面基板111设置的寻址电极113上部配置了柔性电路板310，形成在这种柔性电路板310的频道311与寻址电极113接触，互相电性连接。

而且，在频道311和寻址电极113的连接部位形成了粘合层330，可以进一步增强频道311和寻址电极113的连接。

影像数据通过影像数据输入频道312从没有显示的数据板输入到数据驱动集成电路部320时，数据驱动集成电路部320通过一定的切换(Switching)操作，产生与输入的影像数据对应的数据信号。

这种数据信号是通过柔性电路板310的频道311提供到寻址电极(X1，X2……Xa)。

图4为介绍数据驱动集成电路部的输出端子的图片。

分析图4，则数据驱动集成电路部320包括与形成在柔性电路板的频道311电性连接的输出端子(321a，321b……321e)。

例如，频道311采用热粘合等方法，连接及固定在输出端子(321a，321b……321e)上，由此数据驱动集成电路部320和频道311电性连接，其结果数据驱动集成电路部320与寻址电极电性连接。

在此，依次配置的多个输出端子(321a，321b……321e)当中至少一个与数据驱动集成电路部320长边之间距离与其他输出端子不同。

例如，第1输出端子321a与数据驱动集成电路部320长边之间距离为d1，第2输出端子321b与数据驱动集成电路部320长边之间距离可以是与d1和不同的d2。

而且，第3输出端子321c与数据驱动集成电路部320长边之间距离为d3，第4输出端子321d与数据驱动集成电路部320长边之间距离为d4，第5输出端子321e与数据驱动集成电路部320长边之间距离为d5。由此，多个输出端子(321a，321b……321e)可以之字(Zigzag)形配置。

在此，d1，d2，d3，d4及d5可以具有全部不同的值，至少两个具有实际相同的值。但是，为了简化输出端子(321a，321b……321e)的制造工序，最好d1，d3及d5具有实际相同的值，而且d2与d4具有实际相同的值，d1，d3，d5与d2，d4具有互不相同的值。例如，多个输出端子(321a，321b……321e)当中排单数的输出端子(321a，321c，321e)与数据驱动集成电路部320长边之间距离(d1d3，d5)，与排双数的输出端子(321b，321d)与数据驱动集成电路部320长边之间距离(d2，d4)不同。

而且，第1输出端子321a与第2输出端子321b之间间隔为W1，第2输出端子321b与第3输出端子321c之间间隔为W2，第3输出端子321c与第4输出端子321d之间间隔为W3，第4输出端子321d与第5输出端子321e之间间隔为W4。在此，W1、W2、W3或W4当中至少一个可以具有不同值，W1、W2、W3及W4全部具有实际相同的值。但是考虑制造工序上的便利，最好W1、W2、W3及W4全部具有实际相同的值。

图5为介绍之字形配置输出端子的理由的一例的图片。

分析图5，则(a)显示了用一列并排多个输出端子(501a，501b……501e)的例子。此时，各输出端子(501a，501b……501e)与数据驱动集成电路部500长边之间间隔为实际相同是d8。

(b)中，如本发明的一实例所示，多个输出端子(511a，511b……511e)当中排单数的输出端子(511a，511c，511e)与数据驱动集成电路部(510)长边的距离为d6，排双数的输出端子(511b，511d)与数据驱动集成电路部(510)长边距离为与d6不同的d7。即，之字形配置了多个输出端子(511a，511b……511e)的例子。

在此，假设为了防止各输出端子(501a，501b……501e)电性连接，保持各输出端子(501a，501b……501e)之间间隔为W，则(b)与(a)相比，在相同大小的数据驱动集成电路部内可以形成更多的输出端子。换句话说，(b)可以在防止各输出端子电性连接的同时，与(a)相比，可以更加减小数据驱动集成电路部的大小。

减小数据驱动集成电路部的大小，是表示增加了一个晶片(Wafer)可以生产的数据驱动集成电路部个数，因此可以降低数据驱动集成电路部的制造单价。而且，同时可以降低包含数据驱动集成电路部的等离子显示装置的制造单价。

同时，等离子显示装置的解析度增高时，放电串个数也增加。例如，比较XGA级50英寸和FullHD级50英寸，则基板大小实际相同，但是FullHD级的放电串的个数更多。此时，柔性电路板中增加频道数量，频道之间间隔也能变窄。在此，如图5的(a)所示，在数据驱动集成电路部中并排配置多个输出端子时，各输出端子接触而电性连接，因此增加发生误操作的可能性。

相反，如图5的(b)配置输出端子时，即使频道之间间隔变窄，也能充分确保多个输出端子之间间隔，因此可以防止输出端子电性连接。

本发明中，对于数据驱动集成电路部没有特别限制，但是输出端子个数相对对时，但是考虑分阶设置各输出端子与数据驱动集成电路部长边之间间隔时更有效，则本发明中最好数据驱动集成电路部包括200个以上输出端子。

图6a至图6b为介绍配置各输出端子的另一方法的一例的图片。首先分析图6a，则多个输出端子(601a，601b……601f)当中第

1、2、5、6个输出端子(601a，601b，601e，601f)与数据驱动集成电路部600长边的距离为d10，第3、4个输出端子(601c，601d)与数据驱动集成电路部600长边的距离为与d10不同的d20。即，捆绑每两个多个输出端子(601a，601b……601f)而进行了之字形配置。

之后，分析图6b，则多个输出端子(611a，611b……611f)当中第1、2、4、5个输出端子(601a，601b，601d，601e)与数据驱动集成电路部610长边的距离为d30，第3，6个输出端子(611c，601f)与数据驱动集成电路部610长边的距离为与d30不同的d40。

采用以上图6a至图6b的方法配置各输出端子时，也可以减少数据驱动集成电路部的大小。

图7a至图7b为介绍输出端子的其他形状的一例的图片。

首先分析图7a，则数据驱动集成电路部700中，多个输出端子(701a，701b……701e)当中至少一个的输出端子的形状与其他输出端子不同。为了在有限空间内配置更多的输出端子，最好多个输出端子(701a，701b……701e)当中至少一个的输出端子的形状是倒转输出端子的形状。

例如，多个输出端子(701a，701b……701e)当中，第1输出端子701a的形状为倒转第2输出端子701b的形状，第1输出端子701a为倒转的’T’字形状，第2输出端子701b为’T’字形。

此时，多个输出端子(701a，701b……701e)当中至少一个的输出端子与其他输出端子的部分互相重叠(Overlap)。

此时，多个输出端子(701a，701b……701e)当中，第1、3、5个输出端子(701a，701c，701e)与数据驱动集成电路部700长边的距离为d50，第2、4个输出端子(701b，701d)与数据驱动集成电路部700长边的距离为与d50不同的d60。

而且，多个输出端子(701a，701b……701e)之间间隔为W30，可以实际相同。

之后，分析图7b，则各输出端子(711a，711b……711e)的形状与图7a不同，是梯子形。而且，多个输出端子(711a，711b……711e)当中至少一个的输出端子的形状是倒转其他输出端子的形状。

如图7a至图7b所示，多个输出端子当中至少一个的输出端子的形状具有倒转其他输出端子的形状时，可以减少数据驱动集成电路部的大小，同时充分确保输出端子的面积，可以更容易与频道电性连接。

图8a至图8b为介绍输出端子的又一种形状的一例的图片。

首先分析图8a，则多个输出端子(801a，801b……801e)可以具有四角形形状。

或者，如图8b所示，多个输出端子(801a，801b……801e)也可以具有三角形形状。

本发明中输出端子的形状不限于以上记载的内容，只要可以充分维持各输出端子之间间隔的同时，充分确保输出端子面积的形状即可。

如上所述，可以理解上述本发明的技术组成是本发明所属技术领域的业内人士不对本发明的技术思想或必要特点进行变更，就可以以其他具体形式实施。因此，应理解以上所记述的实例是在各方面的例示，并不是为限制。比上述详细介绍，更能显示本发明的范围的是后述的专利申请范围，应解释为从专利申请范围的意义及范围且其等价观念导出的所有变更或变更形式都包括在本发明的范围。

Claims (10)

1.一种等离子显示装置，其特征在于：包括包含多个寻址电极的等离子显示板；和在子字段的寻址期间内向上述多个寻址电极提供数据信号的数据驱动集成电路部；上述数据驱动集成电路部包括多个数据信号的输出端子，上述多个输出端子当中至少一个到上述数据驱动集成电路部长边的距离与其他输出端子不同。

2.根据权利要求1所述的等离子显示装置，其特征在于：上述多个输出端子当中排单数的输出端子与上述数据驱动集成电路部长边之间的距离，可以与排双数的输出端子不同。

3.根据权利要求1所述的等离子显示装置，其特征在于：上述数据驱动集成电路部配置在柔性电路板(F1exibleCircuit)上，上述柔性电路板上形成了频道(Channel)，上述数据驱动集成电路部的多个输出端子可以与上述频道电性连接。

4.根据权利要求1所述的等离子显示装置，其特征在于：上述多个输出端子包含依次配置的第1，2，3输出端子，上述第1输出端子与上述数据驱动集成电路部长边之间距离与上述第2输出端子不同，上述第1输出端子与上述数据驱动集成电路部长边之间距离与上述第3输出端子实际相同。

5.根据权利要求1所述的等离子显示装置，其特征在于：上述第1输出端子与上述第2输出端子之间间隔，可以与上述第2输出端子与上述第3输出端子之间间隔实际相同。

6.根据权利要求1所述的等离子显示装置，其特征在于：上述多个输出端子包含依次配置的第1、2输出端子，上述第1输出端子与上述数据驱动集成电路部长边之间距离与上述第2输出端子不同，上述第1输出端子形状是倒转上述第2输出端子的形状。

7.根据权利要求1所述的等离子显示装置，其特征在于：上述数据驱动集成电路部包含200个以上的输出端子。

8.一种等离子显示装置，其特征在于：包括包含多个寻址电极的等离子显示板；和在子字段的寻址期间内向上述多个寻址电极提供数据信号的数据驱动集成电路部，上述数据驱动集成电路部包括多个上述数据信号的输出端子，多个输出端子当中至少一个的输出端子形状与其他输出端子不同。

9.根据权利要求8所述的等离子显示装置，其特征在于：上述多个输出端子包含依次配置的第1，2输出端子，上述第1输出端子形状是倒转上述第2输出端子的形状。

10.根据权利要求8所述的等离子显示装置，其特征在于：上述多个输出端子包含依次配置的第1，2输出端子，上述第1输出端子与上述数据驱动集成电路部长边之间距离与上述第2输出端子不同。

Images