CN101194475B - 一种用于路由分组的系统和方法 - Google Patents

一种用于路由分组的系统和方法 Download PDF

Info

Publication number
CN101194475B
CN101194475B CN200680006275.XA CN200680006275A CN101194475B CN 101194475 B CN101194475 B CN 101194475B CN 200680006275 A CN200680006275 A CN 200680006275A CN 101194475 B CN101194475 B CN 101194475B
Authority
CN
China
Prior art keywords
grouping
wireless transceiver
memory
switch
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200680006275.XA
Other languages
English (en)
Other versions
CN101194475A (zh
Inventor
科里·米特斯卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cisco Technology Inc
Original Assignee
Cisco Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cisco Technology Inc filed Critical Cisco Technology Inc
Publication of CN101194475A publication Critical patent/CN101194475A/zh
Application granted granted Critical
Publication of CN101194475B publication Critical patent/CN101194475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9063—Intermediate storage in different physical parts of a node or terminal
    • H04L49/9068—Intermediate storage in different physical parts of a node or terminal in the network interface card
    • H04L49/9073—Early interruption upon arrival of a fraction of a packet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

一种交换接口包括具有一个输入和多个输出的交换机，以及与所述交换机相关联的存储器。所述交换机被适配成从所述输入接收分组，所述分组将被转发到与所述多个输出中的一个相关联的目的地设备。所述交换机作出响应来将所述分组存储在所述关联的存储器中。所述交换机还对来自所述目的地设备的信号作出响应，以将所述分组从所述关联的存储器通过所述多个输出中的所述一个转发到所述目的地设备。可选地，该交换接口还可以包括耦合在输入和关联的存储器之间的分组加密引擎。通常，耦合到多个输出的输出设备将各自具有其自己的单独的加密过程；在这些情形中，加密引擎将具有用于确定针对输出设备的适当的加密的逻辑。

Description

一种用于路由分组的系统和方法
技术领域
本发明一般地涉及用于将多个无线电设备连接到具有足够低的等待时间的主机以满足严格定时要求的方法和系统。
背景技术
当前用于连接到较低速率无线电芯片集(例如802.11a、802.11b/g或pre-802.11n)的工业标准接口是到MAC(媒体访问控制)设备的PCI(个人计算机接口)连接。在当前系统中通常使用的单个32位33MHz PCI总线无法维持用于多个高数据速率无线电设备的足够吞吐量。为了在多无线电设备的高性能系统中使用PCI接口，可选做法包括多个并行的PCI总线和/或更宽/更快的PCI总线连接，但在低功率、低成本、小封装系统中，这两种做法都是不合需要的。
由于PCI总线接口的吞吐量限制以及对要求更小功率和空间的互连(例如用于膝上型设备和移动应用)的需求，用于高速率无线电设备的工业标准接口正在向PCI Express(PCIe)标准的方向发展。不同于PCI，PCI Express不是多分支(multi-drop)总线体系结构，因此针对每个设备具有独立的PCI Express连接。具有PCI Express接口的标准MPU(微处理器单元)处理器提供了有限数目的PCI Express连接(通常是1个)。因此，为了接口多个无线电设备，PCI Express交换设备被使用。但是，标准PCI Express交换设备成本高，并且不提供除了基本总线复用功能之外的任何性能增强。
为了提供非常高端的特征和性能集合，无线电MAC处理器必须访问多个并行的具有快捕获(fetch)等待时间的发送队列。这将实现例如以下特征：对U-ASPD触发分组的捎带ACK(确认)；包括独立的QOS(服务质量)队列的多BSSID支持；增强的漫游支持；以及其他性能增强。用 于提供以低等待时间捕获很多分组之一的能力的两种可选做法是(1)在无线电MAC设备本地将分组保存在内部或外部存储器中，或者(2)将分组保存在主机存储器空间中。
将所有分组存储在本地MAC存储器中的第一种可选做法要求在每个无线电MAC设备上具有非常大的存储器。这可能相当昂贵，尤其对于例如802.11n协议所支持的较大分组大小。
将所有分组存储在主机处理器存储器中的第二种可选做法也是有问题的，因为存在对主机存储器的竞争问题以及对到主机处理器的PCI Express接口的竞争。主机存储器访问被用于程序执行的主机CPU代码和数据捕获、对分组数据的CPU处理、有线侧以太网数据流、来自和去往其他无线电设备的数据流以及主机MPU内经由DMA(直接存储器访问)传送访问分组数据的任意协同处理器功能所共享。为了支持对主机存储器(例如DRAM)内的分组的有保障的低等待时间捕获，系统设计参数必须被高度优化。这些优化包括过快/宽的存储器设备(成本高并且功率消耗大)(在其他情况下不需要)，以及在标准MPU设备中一般不可行的高度优化的数据流和总线仲裁选项。虽然PCI Express接口支持高带宽，但是PCI交换机和主机MPU之间的单个PCI Express连接带来了额外的等待时间，因为需要与其他无线电设备仲裁以得到MPU的单个PCI Express端口。
在满足高性能系统的严格定时要求方面的困难由于分组加密被进一步复杂化，所述分组加密通常是基于每个分组在MAC中“离线”执行的。因此，整个未经加密的分组首先被从主机存储器(例如DRAM)捕获到MAC本地存储器(例如RAM)中，然后经由DMA被传送通过加密引擎，所述加密引擎优选地是硬件辅助的加密引擎。由于加密过程直到分组已经从主机存储器完全被上载才能开始，因此加密过程线性地增加了发送给定分组所需的时间。对当前标准的无线电MAC加密过程的进一步限制在于虽然基本加密引擎功能通常是硬件辅助的，但是特定于模式的操作涉及MAC CPU处理，该MAC CPU处理进一步增大执行加密过程所需的时间。
现有技术系统的这些和其他问题可以由这里将描述的本发明来解决。
发明内容
根据本发明一个方面，本发明在一个实施例中设想了一种交换接口，其包括具有一个输入和多个输出的交换机，以及与所述交换机相关联的存储器。所述交换机被适配成从所述输入接收分组，所述分组将被转发到与所述多个输出中的一个相耦合的目的地设备，并且所述交换机作出响应来将所述分组存储在所述相关联的存储器中。所述交换机还对来自所述目的地设备的信号作出响应，以将所述分组从所述相关联的存储器通过所述多个输出中的一个转发到所述目的地设备。在优选实施例中，该交换机是个人计算机接口Express(PCIe)交换机。
可选地，该交换接口还可以包括耦合在输入和相关联的存储器之间的分组加密引擎。通常，耦合到多个输出的输出设备将各自具有其自己的单独加密，在这些情形中，加密引擎将具有用于确定针对输出设备的适当加密的逻辑。分组加密引擎可以采用硬件辅助来用于性能增强。
根据本发明一个方面，这里描述了一种交换接口，其包括具有一个输入和多个输出的交换机装置，以及与所述交换机装置相关联的存储器装置。所述交换机装置被适配成从所述输入接收分组，其中所述分组将被转发到与所述多个输出中的一个相耦合的目的地设备。所述交换机装置作出响应来将所述分组存储在所述相关联的存储器装置中。所述交换机装置对来自所述目的地设备的信号作出响应，以将所述分组从所述相关联的存储器装置通过所述多个输出中的一个转发到所述目的地设备。所述交换机装置可以可选地包括加密装置。
根据本发明一个方面，这里描述了一种用于通过具有一个输入和多个输出的交换接口路由分组的方法。该方法包括：接收所述分组；将所述分组存储在与所述交换接口相关联的存储器中；以及响应于来自与所述多个输出中的一个相关联的输出设备的信号将所述分组发送到该输出设备。该方法还可以包括在将分组存储在与交换设备相关联的存储器中之前对分组进行加密。
对本领域技术人员而言，本发明的其他目的将从以下描述中变得更加 明显，其中仅仅以示出适合于实施本发明的最佳模式之一的方式示出并描述了本发明的优选实施例。将会意识到，本发明能够具有其他不同的实施例，并且其若干细节能够在各个明显的方面被修改，所有这些修改都不脱离本发明。因此，附图和以下描述将被视为本质上示例性的，而非限制性的。
附图说明
并入说明书中且构成说明书一部分的附图示出本发明的若干方面，并与描述一起用于说明本发明的原理。
图1是根据本发明一个方面的系统的框图。
图2是根据本发明一个方面的包括加密能力的交换接口的框图。
图3是根据本发明一个方面的方法的流程图。
具体实施方式
在整个描述中，所示优选实施例和示例应被视为本发明的示例，而非对本发明的限制。本发明设想了用于实现适用于具有多个耦合到主机的无线收发器的系统的高性能的成本敏感、功率敏感并且大小敏感的方案的系统和方法。该功能可被实现为独立的硅设备(例如专用集成电路(ASIC))或者被嵌入到更大的片上系统(SoC)设备中。本发明的一个方面在于其允许大量发送缓冲队列对于针对802.11MAC的传输可用，从而使其能够满足等待时间的要求。这里所描述的可扩展的PCI Express交换机功能允许标准的802.11MAC设备以这样的方式与标准接入点主机处理器互连，以在单个接入点中实现多个高性能的802.11无线电设备。
单个ASIC设备可以充当PCI Express交换机，同时还提供存储大量具有足够低的等待时间的802.11发送队列的装置，以满足严格的802.11定时要求。该单个ASIC允许多个802.11MAC设备通过PCI Express交换机功能被连接到接入点主机处理器，所述PCI Express交换机功能本质上是可扩展的，并且可支持1到N个802.11MAC设备。除了PCI Express特征之外，用户ASIC设备还提供对于实现具有多个802.11无线电设备的高 性能接入点很关键的一些关键功能：到标准高速SRAM设备的接口；基于硬件的内嵌加密引擎；以及用户仲裁功能，所述用户仲裁功能减少了从高速SRAM到802.11MAC本地缓冲器的发送分组的关键数据流的等待时间。
802.11接收分组数据流不受这个用户ASIC的802.11增强的影响。接收队列位于802.11MAC设备的本地存储器缓冲器内，解密在802.11MAC设备中被执行，并且接收分组被通过标准PCI Express存储器写操作经PCE Express交换机传送到主机处理器DRAM。
根据本发明一个方面，802.11发送分组数据流被用户ASIC增强。接入点(AP)主机处理器在高速SRAM中(而非标准DRAM中)填充发送队列。主机处理器通过PCI Express存储器写操作将发送分组写入到外部SRAM。用户ASIC将这些PCI Express存储器写从主机处理器路由到高速SRAM。另外，根据需要，用户ASIC通过内嵌硬件加密引擎路由发送数据，以使得经加密的数据被存储在高速SRAM中的发送队列中。为了发送分组，802.11MAC将经加密的数据分组从高速SRAM传送到内部本地发送缓冲器存储器空间——该传送是通过DMA功能来实现的，所述DMA功能在PCI Express接口上执行存储器读访问。一旦经加密的数据处在本地802.11MAC缓冲器中，数据就可以通过标准802.11MAC操作被发送到802.11PHY。
从高速SRAM到本地802.11 MAC缓冲器空间的传送通常是对时间要求严格的。高速传送是通过以下功能来实现的：到多个802.11MAC设备的各个PCI Express连接的并行本质；与PCI Express接口相关联的低开销和高突发数据速率；到SRAM设备的高速并行接口；以及ASIC内的对从SRAM流到802.11MAC的发送数据区分优先级的用户仲裁。
除了允许增大发送缓冲器队列空间之外，该体系结构的其他优点在于：实质上，通过在很少影响现有主机软件体系结构的情况下消除严重的发送数据流等待时间问题，可以使得任意主机CPU/OS和任意802.11MAC互连。该交换机使用可扩展的标准ASIC模块，并且使得无线电设备的数目可被调整以及每个无线电设备的缓冲器大小可被调整。用户发送 缓冲器可以针对某些下游PCI Express端口被禁用，以允许任意具有PCIExpress的设备通过PCI Express交换机被直接连接。将TX(发送)分组存储在高速SRAM中释放了本地802.11MAC缓冲器和主机DRAM中的空间，以用于接收缓冲器或其他存储器需求。
本发明的优点在于其允许标准802.11MAC设备具有比802.11MAC设备的内部存储器缓冲器内所提供的空间更大的可用发送缓冲器队列空间，这是优于单独的标准802.11MAC设备的固有优点。另一优点是在主机处由于多个设备为了时间要求严格的传送而竞争共享的主机DRAM(例如主机CPU、PCIe接口和/或802.3接口)所导致的的瓶颈问题被减小，这是因为分组被存储在位于主机上游的交换机处的存储器中。
图1是根据本发明一个方面的系统100的框图。交换机接口116被耦合到主机MPU 102和多个标准无线电芯片集130...132(130、132)。交换机接口116包括个人计算机接口Express(PCIe)交换机和用于存储并从关联存储器(分组RAM)124获取分组的存储器(RAM)接口120。虽然图中示出分组RAM 124在交换机124外部，但是还可以设想，交换机接口116可以具有补充(或替换)分组RAM 124的内部存储器。
主机MPU 102从网络接口106接收用于发送的分组。如果需要，CPU 104处理分组。最终，分组被存储在主机DRAM 108中。应当注意，传送是在连接109上发生的，所述连接109被CPU 104、网络接口106、PCIe接口110和主机DRAM 108共享。分组随后经由PCIe接口(I/F)110被发送到交换机接口116。如图1所示，CPU 104、网络接口106和主机DRAM 108共享到PCIe接口110的连接109。共享的连接可以进一步包括合适的交换系统(未示出)，例如交换构架、复用器或总线共享系统。
当分组到达交换机接口116时，它被PCIe交换机118经由RAM接口120路由到分组RAM 124。在优选实施例中，分组RAM 124包括存储器池，该存储器池被配置用于服务于多个可变长度的队列(未示出)。这些队列存储用于无线电设备130、132等的分组。队列是可变长度的，从而使得它们可以被调整来按照无线电设备130、132之一的需求提供额外的 队列空间。当无线电设备130、132不再需要额外的队列空间时，存储器被返回给所述池。无线电设备(例如无线电设备130或132)按需求从分组RAM 124获取分组。在优选实施例中，DMA(直接存储器访问)传送被用于将分组从分组RAM 124传送到无线电设备130、132；但是，任何合适的数据传送技术都是可接受的。图1所示系统100的特征在于消除了对CPU 104、网络接口106和主机DRAM 108与PCIe接口110之间的共享连接109的竞争。这是因为以无线电设备130、132为目的地的分组被存储在上游的分组RAM 124中。就时间要求严格的应用而言，连接109可能会导致问题。例如，如果无线电设备130、132需要主机DRAM 108中的分组，如果另一设备(例如CPU 104或网络接口106之一或其两者)正在使用连接109，则无线电设备130、132可能无法及时获取分组。
图2是根据本发明的一个方面具有包括加密能力的交换接口216的系统200的框图。交换机接口216提供了用于将分组从主机MPU 202传送到多个无线收发器230...232(230、232)之一的方法。
PCIe交换机218提供了用于利用PCIe接口将多个无线收发器230、232互连到主机MPU 202的机制。该PCIe交换机应当是就数据分组大小突发而言高度可配置的，以允许系统优化。FIFO被执行以顾及到在所有互连的路径上的最坏情况的等待时间。
分组加密引擎(分组加密)226被耦合到PCIe交换机218并且提供在分组被存储到分组RAM 224中之前对分组加密的机制。分组加密引擎226被适配成支持工业标准加密方案以及预标准和用户加密方法。
RAM接口220被耦合到分组加密引擎226和PCIe交换机218，并且提供到分组RAM 224的接口，所述分组RAM 224可以是任意类型的存储器设备。RAM接口220还提供通过TX引擎流到分组RAM 224(例如通过分组加密引擎226)的分组和从分组RAM 224流到无线收发器230、232的分组之间的仲裁。虽然分组RAM 224被示为在交换机接口216外部，但是还可以设想，分组RAM 224也可以与交换机接口216一起被嵌入。
PCIe仲裁器222提供对竞争从主机MPU 202到PCIe交换机218的单 个PCIe互连的各种资源的管理。这包括由无线收发器230、232发起的传送(例如DMA)、到无线收发器230、232的CPU 204访问，以及CPU204/MPU 202与硬件辅助(HW辅助)引擎228之间的流量(I/O和DMA)。优选地，PCIe仲裁器222是高度可配置的，以确保可以利用各种系统配置实现所要求的等待时间。
HW辅助引擎228提供了诸如组合逻辑或其他装置之类的硬件，用于加速由无线收发器230、232的MAC处理器或主机CPU 204执行的计算功能。这里使用的“逻辑”包括(但不限于)用于执行功能或动作和/或用于引发来自另一组件的功能或动作的硬件、固件、软件和/或它们的组合。例如，基于所需应用或需求，逻辑可以包括软件控制的微处理器、诸如专用集成电路(ASIC)、可编程/被编程的逻辑器件、包含指令的存储器设备等之类的离散逻辑，或者实现在硬件中的组合逻辑。逻辑还可被完全实现为软件。在无线收发器230、232上的CPU 204或MAC处理器可以通过直接访问或基于DMA的数据传送来访问HW辅助引擎228。例如，HW辅助引擎228可以执行硬件加速功能，例如CAM(内容可寻址存储器)查找、加密辅助、存储器管理或用户专用功能。
在操作中，由无线收发器230、232之一发送的典型分组通过802.3PHY和802.3MAC 214被接收，并通过交换构架206被转发并被存储在主机DRAM 210中。分组随后被CPU 204相应地处理(例如分组串接)。分组通常经由DMA被从802.3MAC 214发送到主机DRAM 210。CPU204处理主机DRAM 210中的分组，以将其准备好用于无线收发器230、232之一的传送。
CPU 204随后管理利用DMA传送从主机DRAM 210到分组RAM224的分组传送。分组被从主机DRAM 210获取，并通过交换构架206和PCIe接口(PCIe I/F)208被路由到交换机接口216。该传送还包括通过分组加密引擎226对分组进行内嵌加密，所述分组加密引擎226可以通过利用来自HW辅助引擎228的逻辑来加速加密过程。在被分组加密引擎226加密之后，分组被经由RAM接口220转发到分组RAM 224。因此，根据本发明的一个方面，分组在分组RAM 224中被加密地存储。然后，当要 发送分组的无线收发器(例如230、232之一)需要分组时，分组可以仅仅被发送到该无线收发器并被发送，而不需要任何进一步的处理。在优选实施例中，CPU 204通过I/O访问来警告适当的无线收发器(230、232之一)经加密的发送(TX)分组在分组RAM 224中可用。
当无线收发器(例如无线收发器230、232之一)准备好发送分组时，它经由传送(例如DMA或突发)从分组RAM 224获取分组。该分组经由RAM接口220被发送经过PCIe交换机218以到达适当的无线收发器230、232。该特征使得无线收发器能够采用较小的存储器，因为一直到适当的无线收发器(230、232之一)准备好发送分组时，分组都是经加密后被排列在分组RAM 224中而不需要被存储在无线收发器230、232中。
应该注意，由无线收发器230、232接收的处理分组通常不是对时间要求严格的。由无线收发器230、232接收的分组可以被无线收发器230、232解密，并按其被接收时的样子发送到主机MPU 202。QOS优化可以允许被接收(RX)分组按不同于“优先接收(first-received)”的顺序被发送到主机MPU 202。在任意情形中，在无线收发器230、232的MAC本地的最少量的RX缓冲器空间就足以防止缓冲器溢出。可以利用交换机接口216中的分组加密引擎226进行内嵌解密，但是，对于无线MAC，通常有必要基于RX分组的内容进行判决，因此解密优选在无线收发器的MAC本地执行。
鉴于上述结构和功能特征，参考图3将更好地理解根据本发明各个方面的方法。虽然为了简单说明的目的，图3的方法被示出并描述为顺序地执行，但是将会理解和意识到，本发明不受所示顺序的限制，根据本发明，某些方面可以按不同的顺序发生和/或与这里示出和描述的其他方面同时发生。此外，并非所有所示特征都是实现根据本发明的方法所必需的。本发明的实施例被适当地适配成以硬件、软件或其组合来实现方法。
图3是根据本发明的一个方面的方法300的流程图。方法300可适当地适配成用于经由耦合到网络的主机接收要被发送的分组，并将分组转发到适当的无线收发器以用于发送。
在302处，分组通过网络接口被接收并被存储在主机RAM中。网络可以是任意有线或无线网络。通常，网络是以太网(802.3)骨干。
在304处，分组被CPU处理。CPU处理可以包括(但不限于)分组串接和确定用于发送分组的适当的无线收发器。在分组在304处被CPU处理之后，在306处，经处理的分组在主机RAM中可用。
随后，CPU管理从主机RAM向处于主机上游的分组RAM的分组传送。该过程开始于308。该传送可以是突发传送、DMA传送或任何合适的分组传送过程之一。分组在310处被加密。加密优选地在分组被从主机RAM传送到分组RAM时发生。在分组已经被传送到分组RAM并被加密之后，在312，要发送分组的适当的无线收发器被警告分组已经准备好。该警告可以由主机发送或者由可以检测从主机RAM到分组RAM的分组传送何时完成的任意其他设备发送。
发送分组的无线收发器随后在314处从分组RAM获取经加密的分组。由于分组在被存储在分组RAM中时已经被加密，因此到无线收发器的分组传送速度被提高。此外，由于分组是从耦合到位于主机上游的PCIe交换机的存储器传送的，因此更易于满足对时间要求严格的应用的等待时间要求，这是因为分组传送不需要与在主机处的其他过程竞争。
总的来说，本发明的一个方面在于一种PCI Express交换机功能，其允许PCI Express互连按照需要提供足够的系统带宽，同时使成本、大小和功率最小化。提供了允许无线收发器MAC获取经加密的分组以用于立即传输并且满足严格系统要求的机制。分组加密引擎消除了在时间要求严格的过程中无线收发器的MAC加密分组的需要。专门的分组RAM通过消除主机DRAM和主机PCI Express互连处的瓶颈使捕获分组的时间最小化。PCI Express仲裁器提供了用于多个无线电设备的足够的总线带宽，并且对多个时间要求严格的数据传送区分优先级。
本发明的实施例有助于实现CPU的高效率。例如，硬件辅助引擎提供了用于加速关键操作和软件算法的硬件。由于本发明的方面，来自主机DRAM的TX分组传送不是对时间要求严格的，这允许主机MPU的设计针对CPU性能被优化。灵活的加密引擎被提供，其允许在无需CPU开销 的情况下实现高级的用户加密特征。
本发明的另一益处在于降低成本。低引脚数的PCI Express互连可以减少系统热量耗散。标准的主机MPU和无线收发器芯片集可适当地适配用于本发明。通过使用耦合到PCI Express交换机的存储器池，本发明避免了在每个无线收发器的MAC本地对大RAM存储器的需要，并且放松了对主机DRAM的要求，从而可以使用较窄并且较慢的设备。
以上描述包括本发明的示例性实现方式。当然，出于描述本发明的目的，不可能描述所有可设想的组件或方法的组合，但是本领域普通技术人员将意识到，本发明的很多进一步的组合和变换是可能的。因此，本发明希望包含落在所附权利要求的精神和范围内的所有这样的变更、修改和变化，其中所附权利要求的精神和范围可以根据权利要求公平地、合法地以及公正地授权的范围来解释。

Claims (13)

1.一种用于路由分组的系统，包括：
具有一个输入、多个输出和加密引擎的交换机；
包括耦合到所述多个输出中的第一输出的第一媒体访问控制设备的第一无线收发器；
包括耦合到所述多个输出中的第二输出的第二媒体访问控制设备的第二无线收发器；以及
包括中央处理单元、网络接口、主机存储器和主机PCI Express接口的主机处理器单元，所述主机PCI Express接口被耦合到所述交换机的输入，以及
与所述交换机相耦合的存储器，所述存储器在所述主机处理器单元上游；
其中，分组通过所述网络接口接收并被存储在所述主机存储器中；
其中，所述分组随后经由所述主机PCI Express接口被转发到所述交换机的输入，以供由所述第一无线收发器和所述第二无线收发器构成的组中的一个无线收发器发送；
其中，所述交换机被适配成在所述输入处接收来自所述主机PCIExpress接口的所述分组；
其中，所述加密引擎被适配成对所述分组进行加密以成为经加密的分组，并且所述交换机进行响应以将所述经加密的分组存储在与所述交换机相耦合的所述存储器中，
其中，响应于所述经加密的分组被传送到与所述交换机相耦合所述存储器，警告从所述主机处理器单元被发送给由所述第一无线收发器和所述第二无线收发器构成的组中的所述一个无线收发器；并且
其中，由所述第一无线收发器和所述第二无线收发器构成的组中的所述一个无线收发器被适配成响应于准备好发送所述分组从与所述交换机相耦合的所述存储器中检索所述经加密的分组。
2.如权利要求1所述的系统，还包括耦合到所述交换机的硬件辅助引擎。
3.如权利要求2所述的系统，其中所述硬件辅助引擎被适配成执行内容可寻址存储器查找、加密辅助、存储器管理和用户专用功能中的至少一种。
4.如权利要求1所述的系统，其中所述加密引擎还包括用于确定适当的加密算法的逻辑，所述适当的加密算法包括供第一无线收发器使用的第一加密算法和供所述第二无线收发器使用的第二加密算法。
5.如权利要求1所述的系统，其中所述交换机是PCI Express交换机，其被适配成在所述输入上接收PCI Express信号，并向所述多个输出提供PCI Express信号。
6.如权利要求1所述的系统，其中所述系统被包含在片上系统和专用集成电路之一中。
7.一种用于路由分组的系统，包括：
具有一个输入、多个输出和加密装置的交换机装置；
包括耦合到所述多个输出中的第一输出的第一媒体访问控制装置的第一无线收发装置；
包括耦合到所述多个输出中的第二输出的第二媒体访问控制装置的第二无线收发装置；以及
包括中央处理单元装置、网络接口装置、主机存储器装置、用于与所述交换机装置接口的主机PCI Express接口装置和用于耦合所述中央处理单元装置、所述网络接口装置、所述主机存储器装置以及所述主机PCIExpress接口装置的交换构架装置的主机处理器单元装置，
与所述交换机装置耦合的存储器装置，所述存储器装置在所述主机处理器单元装置的上游；
其中，分组通过所述网络接口装置接收并经由所述交换架构装置被传送到所述主机存储器装置；
其中，所述分组随后从所述主机存储器装置经由所述交换架构装置和所述主机PCI Express接口装置被转发到所述交换机装置；
其中，所述交换机装置被适配成在所述输入处从所述主机PCI Express接口装置接收所述分组，所述分组被转发到由所述第一无线收发装置和所述第二无线收发装置构成的组中的一个无线收发装置；
其中，所述加密装置被配置为在所述分组被存储在所述存储器装置中之前对所述分组进行加密以成为经加密的分组；
其中，响应于所述经加密的分组被传送到与所述交换机装置相耦合的所述存储器装置，警报被发送给由所述第一无线收发装置和所述第二无线收发装置构成的组中的所述一个无线收发装置；并且
其中，由所述第一无线收发装置和所述第二无线收发装置构成的组中的所述一个无线收发装置被适配成响应于准备好发送所述分组而从与所述交换机装置相耦合的所述存储器装置检索所述经加密的分组。
8.如权利要求7所述的系统，其中所述加密装置对从所述输入接收的分组作出响应，以在将所述分组存储在所述存储器装置中之前对所述分组进行加密。
9.如权利要求7所述的系统，其中所述多个输出具有相关联的输出设备，针对多个所述相关联的输出设备中的每个的加密算法是不同的，并且所述加密装置还包括用于确定针对用于发送所述分组的相关联输出设备的适当的加密算法的装置。
10.如权利要求7所述的系统，其中所述交换机装置包括用于接收PCIExpress信号的装置和用于将所提供的PCI Express信号发送到所述多个输出的装置。
11.一种用于路由分组的方法，包括：
通过经由连接被耦合到中央处理单元、主机存储器和PCI Express接口的网络接口接收分组，所述网络接口、所述中央处理单元、所述主机存储器和所述PCI Express接口被包含在主机处理器单元中；
将所述分组存储在所述主机存储器中；
将所述分组经由所述PCI Express接口转发到交换机以便第一无线收发器和第二无线收发器中的一个无线收发器发送；
对所述分组进行加密以成为与所述分组相关联的经加密的分组；
将与所述分组相对应的所述经加密的分组存储在与所述交换机相关联的存储器中，所述存储器在所述主机处理器单元的上游；
从所述主机处理器单元向由所述第一无线收发器和所述第二无线收发器构成的组中的所述一个无线收发器发送所述分组被存储在与所述交换机耦合的所述存储器中的警报；并且
响应于准备好发送所述分组，所述第一无线收发器和所述第二无线收发器构成的组中的所述一个无线收发器从与所述交换机相耦合的所述存储器中检索与所述分组相应的经加密的分组。
12.如权利要求11所述的方法，其中所述第一无线收发器和所述第二无线收发器采用不同的加密，所述方法还包括确定针对由所述第一无线收发器和所述第二无线收发器构成的组中的所述一个无线收发器的适当的加密，其中所述分组利用所述适当的加密被加密。
13.如权利要求11所述的方法，其中所述交换机是PCI Express交换机，所述交换机的输入被适配成接收PCI Express信号，并且所述第一无线收发器和所述第二无线收发器被适配成发送PCI Express信号。
CN200680006275.XA 2005-04-18 2006-04-05 一种用于路由分组的系统和方法 Active CN101194475B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/108,571 US7643495B2 (en) 2005-04-18 2005-04-18 PCI express switch with encryption and queues for performance enhancement
US11/108,571 2005-04-18
PCT/US2006/012732 WO2006113134A2 (en) 2005-04-18 2006-04-05 Pci express switch with encryption and queues for performance enhancement

Publications (2)

Publication Number Publication Date
CN101194475A CN101194475A (zh) 2008-06-04
CN101194475B true CN101194475B (zh) 2015-05-13

Family

ID=37115645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680006275.XA Active CN101194475B (zh) 2005-04-18 2006-04-05 一种用于路由分组的系统和方法

Country Status (4)

Country Link
US (1) US7643495B2 (zh)
EP (1) EP1875687B1 (zh)
CN (1) CN101194475B (zh)
WO (1) WO2006113134A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8189603B2 (en) * 2005-10-04 2012-05-29 Mammen Thomas PCI express to PCI express based low latency interconnect scheme for clustering systems
US8341360B2 (en) 2005-12-30 2012-12-25 Intel Corporation Method and apparatus for memory write performance optimization in architectures with out-of-order read/request-for-ownership response
JP4992296B2 (ja) * 2006-05-30 2012-08-08 株式会社日立製作所 転送処理装置
US7487284B2 (en) * 2006-07-28 2009-02-03 Intel Corporation Transaction flow and ordering for a packet processing engine, located within an input-output hub
US8139574B2 (en) * 2006-08-18 2012-03-20 George Madathilparambil George Creation and transmission of part of protocol information corresponding to network packets or datalink frames separately
US8050290B2 (en) 2007-05-16 2011-11-01 Wilocity, Ltd. Wireless peripheral interconnect bus
US9075926B2 (en) * 2007-07-19 2015-07-07 Qualcomm Incorporated Distributed interconnect bus apparatus
EP2191377A1 (en) * 2007-09-03 2010-06-02 Nxp B.V. Mobile communication device and method for swapping mifare applications
US7760629B2 (en) * 2007-09-04 2010-07-20 Cisco Technology, Inc. Aggregate data frame generation
CN102103471B (zh) * 2011-02-23 2012-11-14 浪潮(北京)电子信息产业有限公司 数据传输方法和系统
CN102393838B (zh) * 2011-07-04 2015-03-11 华为技术有限公司 数据处理方法及装置、pci-e总线系统、服务器
JP5848570B2 (ja) * 2011-09-30 2016-01-27 ラピスセミコンダクタ株式会社 通信装置、受信制御方法及び送信制御方法
CN104054309A (zh) * 2011-11-04 2014-09-17 派克设计公司 在网络边缘有效使用数据包缓冲和带宽资源的设备
US20140256247A1 (en) * 2013-03-05 2014-09-11 Qualcomm Incorporated Dynamic interface selection in a mobile device
US9113039B2 (en) * 2013-09-20 2015-08-18 Intel Corporation Wireless sharing of content between computing devices
US20170091138A1 (en) * 2015-09-30 2017-03-30 Mediatek Inc. Circuit module capable of establishing one or more links with another device and associated method
US10986076B1 (en) 2016-09-08 2021-04-20 Rockwell Collins, Inc. Information flow enforcement for IP domain in multilevel secure systems
US10757111B1 (en) * 2016-09-08 2020-08-25 Rockwell Collins, Inc. Information flow enforcement for multilevel secure systems
US11038856B2 (en) * 2018-09-26 2021-06-15 Marvell Asia Pte, Ltd. Secure in-line network packet transmittal

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093973A1 (en) * 2000-11-14 2002-07-18 Altima Communications, Inc. Linked network switch configuration
US6539031B1 (en) * 1997-10-14 2003-03-25 Innowave Eci Wireless Systems Ltd. Adaptive countermeasures for wireless communication of fast ethernet data packages

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243596A (en) * 1992-03-18 1993-09-07 Fischer & Porter Company Network architecture suitable for multicasting and resource locking
US5222136A (en) * 1992-07-23 1993-06-22 Crest Industries, Inc. Encrypted communication system
US5442708A (en) * 1993-03-09 1995-08-15 Uunet Technologies, Inc. Computer network encryption/decryption device
US6724372B1 (en) * 1995-10-16 2004-04-20 Nec Corporation Ink trails on a wireless remote interface tablet and wireless remote ink field object
US6246680B1 (en) * 1997-06-30 2001-06-12 Sun Microsystems, Inc. Highly integrated multi-layer switch element architecture
JP2001127766A (ja) 1999-10-25 2001-05-11 Toshiba Corp ラインインターフェース装置、及び、パケット交換機
US7151774B1 (en) * 2001-06-13 2006-12-19 Advanced Micro Devices, Inc. Method and apparatus for trunking links having different transmission rates
US7227870B2 (en) * 2001-11-20 2007-06-05 Broadcom Corporation Systems including packet interfaces, switches, and packet DMA circuits for splitting and merging packet streams
US7180862B2 (en) * 2002-07-18 2007-02-20 Intel Corporation Apparatus and method for virtual output queue feedback
US20050005093A1 (en) * 2003-07-01 2005-01-06 Andrew Bartels Methods, systems and devices for securing supervisory control and data acquisition (SCADA) communications
US7058738B2 (en) * 2004-04-28 2006-06-06 Microsoft Corporation Configurable PCI express switch which allows multiple CPUs to be connected to multiple I/O devices
US7366473B2 (en) * 2004-04-28 2008-04-29 Intel Corporation Method and apparatus for diversity switching control
JP2006107158A (ja) * 2004-10-06 2006-04-20 Hitachi Ltd ストレージネットワークシステム及びアクセス制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6539031B1 (en) * 1997-10-14 2003-03-25 Innowave Eci Wireless Systems Ltd. Adaptive countermeasures for wireless communication of fast ethernet data packages
US20020093973A1 (en) * 2000-11-14 2002-07-18 Altima Communications, Inc. Linked network switch configuration

Also Published As

Publication number Publication date
EP1875687A4 (en) 2009-11-25
US7643495B2 (en) 2010-01-05
WO2006113134A2 (en) 2006-10-26
EP1875687A2 (en) 2008-01-09
US20060251096A1 (en) 2006-11-09
CN101194475A (zh) 2008-06-04
EP1875687B1 (en) 2018-03-28
WO2006113134A3 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
CN101194475B (zh) 一种用于路由分组的系统和方法
US6910092B2 (en) Chip to chip interface for interconnecting chips
US8629544B2 (en) Integrated circuit package with multiple dies and a multiplexed communications interface
US8610258B2 (en) Integrated circuit package with multiple dies and sampled control signals
US8653638B2 (en) Integrated circuit package with multiple dies and bundling of control signals
EP2339795B1 (en) Inter-chip communication interface for a multi-chip package
US7240141B2 (en) Programmable inter-virtual channel and intra-virtual channel instructions issuing rules for an I/O bus of a system-on-a-chip processor
US20140086260A1 (en) Managing starvation and congestion in a two-dimensional network having flow control
US20110138093A1 (en) Integrated circuit package with multiple dies and interrupt processing
US11916811B2 (en) System-in-package network processors
US20040151200A1 (en) Method and system for optimizing UTOPIA CLAV polling arbitration
US8040907B2 (en) Switching method
US8468381B2 (en) Integrated circuit package with multiple dies and a synchronizer
US7218638B2 (en) Switch operation scheduling mechanism with concurrent connection and queue scheduling
US20040081158A1 (en) Centralized switching fabric scheduler supporting simultaneous updates
KR20140092439A (ko) 패킷 처리 장치 및 패킷 처리 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant