CN101189601A - 程序性图形体系结构和技术 - Google Patents

程序性图形体系结构和技术 Download PDF

Info

Publication number
CN101189601A
CN101189601A CNA2006800197155A CN200680019715A CN101189601A CN 101189601 A CN101189601 A CN 101189601A CN A2006800197155 A CNA2006800197155 A CN A2006800197155A CN 200680019715 A CN200680019715 A CN 200680019715A CN 101189601 A CN101189601 A CN 101189601A
Authority
CN
China
Prior art keywords
parameter
paster
estimate
procedural
routine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800197155A
Other languages
English (en)
Other versions
CN101189601B (zh
Inventor
J·T·怀特德
J·T·卡吉亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Corp filed Critical Microsoft Corp
Publication of CN101189601A publication Critical patent/CN101189601A/zh
Application granted granted Critical
Publication of CN101189601B publication Critical patent/CN101189601B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2210/00—Indexing scheme for image generation or computer graphics
    • G06T2210/52—Parallel processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory

Abstract

描述了呈现程序性图形的技术和工具。例如，提供了允许为给定的程序参数值集合本地估计几何图形、变换、纹理和着色程序的体系结构。该估计是在单指令多数据阵列上为不同参数值并行执行的，以允许并行处理程序集合。在另一个例子中，描述了一个采样控制器，它基于标签映射、比率映射和参数映射中的信息为估计选择参数点集。

Description

程序性图形体系结构和技术
背景技术
图形呈现技术的发展导致了描述呈现过程中各步骤的程序性技术的发展。程序性几何图形用作根据紧凑描述产生任意复杂的几何图形的机制。举一个简单的例子，立方体可以无源(passively)地表示为包括8个顶点和6条边的列表的多边形表示。然而，可以开发更加紧凑的程序性呈现，其中所述立方体成为立方体生成程序的结果，这只需要输入位置坐标和大小。因此，几何程序往往提供有效的、紧凑的方式来表示形状，避免访问和传送多点数据。更复杂的程序，诸如旋转或样条(spline)，对数据提供甚至更大的压缩。其它过程，诸如着色和纹理也利用程序性技术。实际上，可编程的程序性着色器被一些人看作是表示复杂材料特性的最有效的方法。
然而，常规的图形显示或图形处理器单元(“GPU”)体系结构借助于在固定、消极的多边形的图元上操作的处理链对程序性几何图形和程序性外观(诸如程序性着色器和纹理)进行了划分。常用方法是将程序性几何图形归类到预光栅化(prerasterization)极以将程序扩展到多边形中，并投入大量带宽将多边形馈送至图形处理器的变换和设置级。
图1中示出了这些传统技术的一个例子，其举例说明了传统的GPU体系结构的简化概观。显示列表100可以包含无源描述的几何图形和程序性几何图形的组合，它被输入顶点着色器(vertex shader)110中，生成几何形状的多边形表示。然后这些几何形状被输入到光栅器中，后者对多边形进行内插并对其采样以导出像空间中的样本点集，然后可以对其着色和添加纹理。然后这些点被传递到一系列像素着色器130，所述着色器是可以或不可以编程的，且利用并行计算技术来执行所述点的着色。另外，像素着色器将不时向给像点添加纹理，纹理被保存在图形存储器150中并且被高速缓存在纹理高速缓存140中。一旦这些过程完成，则在像点被传送到图形存储器150之前它们可被放置在帧缓冲器160中。
然而如上所述，因为几何程序被转换为多边形然后由光栅器转换为图像中的点的列表，所以紧凑的程序性图形信息往往在早期被暴露，而代替扩展的表面点集。当处理能力很低的时候，从资源和时间的角度来看，期望对于每个形状只计算一次几何程序，这样是有好处的。然而，当GPU处理器不断提高能力和效率时，这些处理问题会变得越来越小。
发明内容
本文描述了用于图形处理的多种技术和系统。当GPU的处理能力增加时，GPU体系结构性能往往受到外部数据传送带宽对该体系结构的限制，而非受到处理能力的限制。首先不仅程序性图形表示是有益的，而且也期望将几何程序的扩展延续到后来的呈现过程中。当有更紧凑的程序性形式可以使用时，这可以帮助阻止体系结构中表面点的不必要的增长。本文描述的多种技术和系统在GPU体系结构内较长时间维护了图形物体的程序性表示。本文描述的多种技术和系统帮助减少对GPU的外来数据传送带宽。所述工具和技术包括，但是不局限于以下。
包括多个处理元件的一种工具，被配置为本地地估计程序性几何图形和至少一个其它类型的程序性图形描述。在一个例子中，一个或多个图形程序描述了程序性几何图形以及对表面的程序性变换、程序性着色和程序性纹理。在另一例子中，所述多个处理元件还被配置为对于参数空间中的多个参数点并行估计程序性几何图形和至少一个其它类型的程序性图形描述。
或者，一种工具呈现了示出一个或多个表面的图像，这些表面至少部分地由一组图形估计例行程序定义，如下所述。所述工具执行一组图形估计例行程序，当其在呈现期间估计时，产生该图像的图像数据点。当所述工具执行该图形估计例行程序集合时，它也是在呈现期间为该图形估计例行程序集合中的每一个估计所选参数集中的每个参数。
或者，图形处理单元被配置为呈现由一系列图形程序定义的图像。所述图形处理单元包括被配置为解析该一系列图形程序和确定要估计的参数样本的采样控制器。所述图形处理单元也包括被配置为根据一系列图形程序对由采样控制器确定的多个参数样本中的每一个并行进行计算的处理器阵列。所述图形处理单元也包括被配置为接收由根据这一系列图形程序计算得到的像空间数据的缓冲器。
所述多种技术和系统可组合或者独立使用。
根据如下参照附图进行的实施例的详细描述，本发明的其他特征和优势将是显而易见的。
附图说明
图1是现有技术的图形处理单元体系结构的方块图。
图2是程序性图形体系结构的方块图。
图3是将参数从参数域映射到物体空间然后映射到像空间的表示。
图4是示出在图2的程序性图形体系结构中执行的用于呈现图像的过程的流程图。
图5是示出在图2的程序性图形体系结构中执行的用于估计图形程序的过程的流程图。
图6是图2的采样控制器创建和使用的、用于参数自适应采样的映射的表示。
图7是示出由图2的采样控制器执行的用以创建用于自适应采样参数的信息的过程的流程图。
图8是用于实现图2的系统的适当的计算环境的方块图。
具体实施方式
如下描述针对用于呈现图形的系统和技术。在一些系统和技术的体系结构中，表现在显示处理器链内较后阶段也保持程序性。例如，所述体系结构被配置为将紧凑的几何程序的数据放大延迟到它们可以与变换，纹理和着色计算合并的时刻。以此方式，几何，变换，纹理和着色组合且本地执行，利用了多数图形处理器的并行性。另外，通过保持计算的本地性并且延迟程序性几何形状的扩展，降低了外部数据带宽成本。在另一个例子中，程序性图形的采样是通过可编程采样控制器执行的，所述控制器分析程序以用于产生表示关于所述程序的信息的映射，其又可以被用来产生在呈现其本身时使用的采样参数的集合。
本文所述的技术和系统总体上有时是参照硬件或者软件或者程序描述的，而其他时候是参照方法或功能描述的。这种用法是为了简化描述，而不应该被认为是隐含了对本文所述的技术和系统的任何特定的限制。将认识到，本文所述的技术和系统可以应用于各种级别的软件和硬件抽象，包括程序、方法、功能、例行程序、或者软件系统的其他部分、电路或者硬件系统的其他部分、或者组合硬件/软件系统的各部分。而且，本文所述的任何给定技术或者系统不必解决背景技术中提到的任何或者所有缺陷，也不必满足发明内容中提到的任何或者所有特征。
I.示例的程序性图形体系结构
图2示出了程序性图形体系结构200的方块图，根据本文所述的技术，在一些实施例中其与包含程序集合210的显示列表205和图形存储器260交互。正如所要详细说明的，GPU体系结构200和传统体系结构之间的一个主要区别是单个指令多数据(“SIMD”)处理器阵列220，它用于估计几何程序以及其它图形程序(例如，着色和纹理(和可能的变换)图形程序)作为一组合的过程，而不是在体系结构的两个或多个部分之间将工作分开。传统GPU体系结构和程序性图形体系结构200之间的另一个显著的差异在于体系结构200不包含光栅器。相反，常规光栅器的两个功能，内插和采样，是在所示体系结构200中分开。常规光栅器的采样部分实际上由可编程采样控制器220替代。以下参照图6和7描述了这样的一个过程示例，其中可编程采样控制器220选择了足够映射到像空间的采样位置。与此相对，常规光栅器的内插实际上是由所估计的每个采样点处的程序的估计(例如，利用如下所述的eval()方法)而替代。
图2示出了显示列表205，其包括多个表面的信息以便显示。所述显示列表205可以包含简单的无源形状，例如那些预定义为多边形的简单列表，乃至如需要使用纹理映射硬件转换为几何图形的那些编码在纹理内的复杂的无源几何表示。在图2中，显示列表205也包括程序集210。例如，程序集210表示为代码阵列的阵列，其中每个代码表示物体的一部分，并且每个代码阵列表示一个物体。或者，使用某种其它数据结构来表示程序集210。在一个实施例中，所述代码被实现为如下所述的eval()方法。或者，根据某种其它的组织或者形式来实现所述代码。所述eval()方法可以用C#编码，或者它们可以用某种其它解释或者编译的软件语言来编码。一般来说，程序210具有图形程序员所熟知的限制，例如不允许循环但允许条件执行，或者不允许处理器间通信的限制；或者不具有这种限制。
一旦有所述体系结构接收到，则遍历程序阵列并将其广播给SIMD阵列230和可编程采样控制器220两者。在一个实施例中，SIMD阵列230包含很多算术逻辑部件(“ALU”)，类似于常规分段着色器。所述阵列230被描述为SIMD阵列，意味着在给定时间，SIMD阵列中的每个ALU可用于对于其所分配的参数值执行与SIMD阵列的其它ALU相同的图形程序指令。下面将更为详细地描述参数值。这有效地允许所述体系结构对多个数据并行地执行相同的图形程序。在图2所示的体系结构中，SIMD阵列230也能够从纹理高速缓存250中拉出被包含在图形存储器260中的纹理信息。替换实施例可以使用多指令多数据(“MIMD”)阵列。另外，SIMD阵列的ALU可以被配置为自发地动作以减少数据传送和伴随的带宽问题。
当利用SIMD阵列估计eval()方法时，程序集210的eval()方法在SIMD阵列中相继地执行。通常，这些方法将参数值作为自变量，不返回任何值，并且将它们的结果留在寄存器中以减少数据带宽使用。举例来说，完成的程序性物体可以像多轮着色器(multipass shader)一样执行，除了中间结果保存在寄存器中而不写入外存储器以外。在执行完成时，预定义的寄存器数值被传送到缓存器240。
可编程采样控制器220也分析程序集210中的程序，然后自适应地为每个程序性表面单步调试参数域并将参数值馈送给SIMD阵列230。要在可编程采样控制器中执行的代码可以被预先处理到从程序集210获得的eval()方法的阵列中。在另一实施例中，采样控制器使用硬编码到其逻辑中的采样方法。采样控制器可以经由纹理高速缓存250使用来自图形存储器260的纹理信息，以产生样本集。当使用双轮采样时，在呈现轮采样控制器使用在早先的采样轮中产生的采样速率信息。或者，采样控制器在呈现轮中使用其它采样信息。
在使用贴片(tile)的体系结构中，图像平面被划分为贴片，一般来说，这易于成块地向外部图形存储器260移动数据和从中移出。采样控制器220可以被配置为创建样本集并且另外根据图像贴片估计图形程序以使得一次可以呈现单个贴片，便于从缓存器240到图形存储器260的块传送。或者，采样可以被配置为对于整个图像处理图形程序(例如，采样、呈现)。
正如图2所示出的，在计算之后，输出图像在被放入图形存储器260之前，被本地地缓存在缓存器240中。在使用图像贴片的体系结构中，缓存器240是贴片缓存器，并且图形存储器260将图像组织为贴片265，每个贴片表示完整图像的矩形子集。在一个实施例中，如贴片阵列中表示的每个贴片映射到最终图像的64×64像素部分，并且在每个维度中都按照4∶1的系数进行统一的过采样，使得阵列是256×256的(不考虑边缘的填补的地址)。另外，缓存器可以包含填补物以适应缓存器240的图像逻辑中执行的抗混叠处理程序。在替换实施例中，也可以在缓冲器240中实现不同的贴片配置以及不同的图像逻辑。通常利用该结构时，因为采样点不必在像素中央生成并且因为它们是根据参数点生成的，所以为了如下所述的原因，它们不必以任何相干顺序写入图像存储器中。因此，在本地存储器中提供了用于将样本路由到目的地的某些手段。例如，SIMD阵列中的每个处理器能够写入任意的像素(通常被称为分散操作)，并且缓存器240包括用于写操作的路由网络以及用于传统图形呈现处理(诸如z缓冲、滤波和抽取、抗混叠处理以及纹理高速缓存)的其他硬连线像素逻辑。
诸如图像贴片大小以及SIMD阵列中ALU的数目之类的细节取决于实现方式。在一例中，图像贴片大小以及SIMD阵列中ALU数目是根据在90nm的CMOS工艺中什么可能侧立装配在15mm的管芯上这样的估算得出的，其中控制器220、SIMD阵列230、缓存器240以及高速缓存250装配在一个单片上。或者，也可以使用其它限制或规定。
就缓存器大小而言，在一些实施例中缓存器包括足够用于两个贴片的存储。虽然SIMD阵列的ALU写入一个贴片的值，但是另一贴片可以被滤波并读取到外部存储器。或者，缓存器具有另一大小。
II.参数点的示例使用
图3是示出为什么程序性体系结构200被配置为写入贴片内的任意位置的一个例子的方块图。图3示出了参数域300，其示出了示例几何程序的一对参数(u，v)的参数空间的二维表示的例子，其中每个参数被标准化为0到1的范围。例如，如果程序是定义圆柱的各边，那么那些边上的任一点可以定义为一对数字，其中一个数字是圆柱该边的高度，而另一个数字是绕圆柱中心线的旋转量。(圆柱的其它细节，诸如总高和半径将在几何程序本身中设置。)虽然不同的几何程序可以具有少于或多于两个的参数，但一般来说，由程序描述的物体表面上的点可以被描述为2个或以上参数值的元组。因为这些数值在物理世界中可能具有或不具有确切的含义，并且因为参数空间中的移动在物体或像空间中可以是非线性的，所以使用术语“参数”而不是更几何学的术语，诸如“座标”。
如图3所示，参数域中示出的两个点映射到物体空间中物体表面上的3D表面点，物体空间的一部分被显示为物体空间310。(在全局坐标空间中，该物体空间将是这样的：其中圆柱位于由所呈现图像示出的场景中。)然后物体空间中的点被呈现为图像中的2D点，如所通过映射到像空间320中的贴片示出。所述两个点也示出了参数点和所映射的物体或像点之间的差别，因为两个参数点在参数域300中不是非常接近，但是映射到物体空间和像空间中相对接近的点。
当使用图像贴片时，整个像空间划分为多个贴片，如上所述，这又可以影响物体空间和参数域的哪些部分映射到特定贴片。因此，图3示出只有一部分物体空间落入像空间320中的贴片内，因此该部分被示出了。并且因为在呈现贴片时，只有部分物体空间有意义，所以追踪参数域的哪些部分映射到图像域中的该部分是十分有用的。因此，图3也示出了参数域305的着色部分，它表示映射到图3中所示的那部分物体空间310中的点的参数域中的点。这由所示处于着色部分305之外的参数点进一步表明。如图3所示，该参数点未映射到物体空间中处于被映射到贴片320内的部分的点。下面将参照采样程序更详细地描述参数域中已知映射到贴片的点和参数域中已知未映射到贴片的点之间的差别。
III.示例呈现过程
图4是示出用于利用程序性图形体系结构200来呈现图形的过程的一个例子的流程图。在各个实施例中，图4中示出的块可被组合、分为子块、或被省略的，并且块的顺序可以被修改。图2的程序性图形体系结构200执行所述过程。或者，另一工具执行所述过程。
所述过程从块410开始，其中由所述体系结构接收到图形程序列表。在一个实施例中，如上所述，该列表被接收为图形程序阵列的阵列。另外，也在块410接收无源图形学表示。
然后在块420，像空间被分成多个贴片。例如，这是根据缓存器240的硬件能力来完成的；或者，可以在呈现的时候确定贴片的大小，其中贴片缓存器足够大以能够处理最有可能的贴片大小。在一些场景中，参考像空间的大小来选择贴片，以确保像空间被正确地分割。
然后在块430，分析程序列表中的程序以确定将用于呈现的参数点集。下面将参照图6和7更详细描述这种程序的一个例子。一般来说，选择所述参数点集，使得产生的几何图形点足够用于所期望的细节水平，但不是太密集的(这将意味着对于该细节水平的计算的浪费)。因此，可以选择许多靠近的参数点以在参数空间的一个区域中呈现，选择更加宽间距的参数点以在参数空间的另一区域中呈现。
然后，在块440选择贴片来呈现。取决于所使用的方法，可以顺序地、根据分层结构、或者根据可利用的处理器资源来选择贴片。在可替换实现方式中，贴片是在块430的过程之前选择的，在这种情况下为每个贴片重复块430的采样过程。
所述过程在块450继续，其中为特定贴片估计图形程序。下面将参照图5描述该估计的一个例子。
然后在块460，所述过程将贴片写入图形存储器。例如，一旦估计了所述贴片的程序之后，则将得到的图像样本信息写入贴片缓存器中的图像位置。
然后所述过程在判定块470确定是否有其他的贴片要呈现。倘若有，则所述过程返回到块440并重复。如果没有，则所述过程结束。
虽然图4示出了在逐个贴片基础上进行的程序性估计和呈现，或者，GPU体系结构为整个非贴片化图像估计程序。
图5是示出利用程序性图形体系结构200来估计图形程序的过程的一个例子的流程图。因而图5的过程是用于实现图4的块450的过程的一个例子。在各个实施例中，图5中示出的块可被组合、分为子块、或被省略，并且块的顺序可以被修改。图2的SIMD阵列230被用来执行所述过程。或者，另一工具执行所述过程。在图4的上下文中，为在图4的过程期间所选定的每个贴片执行图5的过程。
在根据图形程序估计的过程中，程序的指令被传送到SIMD阵列。当使用贴片时，这些程序可以被这样选择，使得只将与贴片中所显示的形状相关联的那些程序的指令发送给SIMD阵列，以阻止无关的执行。
在块520，由采样控制器220将所采样的参数点发送给SIMD阵列。例如，这些参数点是鉴于采样轮中预先计算的比率映射和参数映射来选择的。或者，参数点是按其它机制选择的。
然后，块530-570示出了由SIMD阵列连续执行的图形程序。如上所述，程序性图形体系结构允许对所采样的每个参数点连续地估计图形程序的完整集合(例如，用于几何图形以及变换，和着色)，并且这些估计是在SIMD阵列上为不同参数点并行执行的。这允许大量(brunt)计算工作被并行执行而无需执行所述估计的ALU之间的通信，移除了传统的GPU体系结构从几何图形扩展级到纹理映射级再到着色级等等所需要的大部分数据带宽需求。
在本章节的示例程序中，用于几何图形、纹理、着色和变换的程序是级联(concatenated)的代码片段。分开的代码片段可以简化编程并便于重新使用。或者，各个代码片段被组合成单个(例如，经编译和优化的)程序。在任何情况下，级联程序可以通过依靠在代码片段结束执行时以无源的中间表示保存在处理器寄存器中的简单的数据结构将由下一个片段使用，而无需存储器读写来进一步改善。参数u和v以及表面上的点的一个这种结构的示例是：
                                                                  
struct point{
  float u，v；
  float x，y，z，w；
  float nx，ny，nz；
  float r，g，b，a；
}
                                                                  
在上述例子中，采样参数被保存在u和v寄存器中，x、y、z和w表示4-D空间中的坐标(如变换程序中通常用的)，nx、ny和nz表示物体空间中的点，r、g和b表示RGB色彩空间中的颜色输出，a表示不透明度。因此在以上块520的过程中，在每个ALU上，以参数值填充u和v寄存器。在其他实现方式中，如果程序需要，可以为参数值和/或得到的采样值提供更多或者更少的寄存器。
该简单结构提供了图形程序之间进行交换的一般但可能冗长的媒介。实际上，采用中间结果的无源表示不必然限制程序的灵活性。例如，有时将取景变换(viewing transform)移动到执行链结束处是方便的。由于几何图形、着色和变换全部都集中在本地处理器，这种移动变成了代码细微的重新排序。然而更一般地，使用中间表示的固定无源的结构是与级联代码片段的使用相关的实现细节，并且它不必是图2中示出的GPU体系结构的特征。
参照(简化的)示例执行块530-570的过程。所述示例程序描述了通过沿v的第二2D函数的路径扫描u的2D三次函数而形成的双变量表面。对于不同表面来说(例如回转面、任意扫描面和3D矩形多边形)，图形程序依此改变。
对于SIMD阵列的每个ALU，u和v值逐一地被传送。然后示例程序的指令被传送到ALU。尽管传统的片段着色渐变器使用向量操作，但是为简单起见以下显示的操作是标量的，而它们相反也可以是向量操作。而且，在示例程序中，在赋值语句左边的任何变量被本地存储在ALU寄存器中，而如上所述point struct的元素被表示为p.var(例如，p.x)。在赋值语句右边的变量或者是本地寄存器值或者被嵌入程序本身中。
起始于块530，执行几何程序以确定参数映射到物体空间中的哪里。这种程序的一个例子是：
                                                                      
//初始部分：双三次曲面
//计算u曲线和法线
//80次乘法，44次加法
ucmp＝1.0-u；
var0＝u*u*u；
var1＝3.0*u*u*ucmp；
var2＝3.0*u*ucmp*ucmp；
var3＝ucmp*ucmp*ucmp；
xu＝var0*x0+var1*x1+var2*x2+var3*×3；
yu＝var0*y0+var1*y1+var2*y2+var3*y3；
nxu＝3*(y0-3*y1+3*y2-y3)*u*u+6*(y0-2*y1+x2)*u+3*(y1-y0)
nyu＝3*(-x0+3*x1-3*x2+x3)*u*u+6*(x0-2*×1+×2)*u+3*(x1-x0)；
scln＝reci psq rt(nxu*nxu+nyu*nyu)；
nxu＝nxu*scln；
nyu＝nyu*scln；
//计算v曲线和法线
...与u曲线相同...
//计算扫描面上的点
p.x＝xu+nxu*×v；
p.y＝yv；
p.z＝yu+nyu*xv；
                                                                      
在下一个块540，可以包括建模(modeling)变换以用于在全局坐标中定位该物体。在很多情况下该变换也许已应用于嵌入程序的系数。
在下一个块550增加纹理。这种程序的一个例子是：
                                                                      
//第二部分：合成纹理
nse＝nseTab2[p.x，p.z]；
tb+＝abs(nse*scale)；
scale/＝2.0；
//为还有两个八元组(octave)重复
idx＝thrs sin(px/period+const)；
if(idx)
 p.r＝red0；
 p.g＝green0；
 p.b＝blue0；
else
 p.r＝red1；
 p.g＝green1；
 p.b＝blue1；
                                                                      
在块560，执行着色程序。这种着色程序的一个例子是常规的Phong着色器。在此例子中，所述Phong着色器不同于典型的实现方式，因为它在全局坐标中操作，视点在程序内指定。
接着在块570，在先前部分计算出的样本的位置被变换为图像坐标。这种程序的一个例子是：
                                                                      
//最后程序：取景
//17次乘法，1次除法，12次加法
tx＝m00*p.x+m01*p.y+m02*p.z+m03*p.w；
ty＝m10*p.x+m11*p.y+m12*p.z+m13*p.w；
tz＝m20*p.x+m21*p.y+m22*p.z+m2 3*p.w；
tw＝m30*p.x+m31*p.y+m32*p.z+m33*p.w；
winv＝1.0/tw；
p.x＝tx*winv；
p.y＝ty*winv；
p.z＝tz*winv；
                                                                     
此时每个ALU的本地寄存器的最终图像样本内容准备好在块580被传送到贴片缓存器中。数据传送代码的一个例子是：
                                                                     
img[p.x，p.y].rgbaz＝p.rgbaz；
                                                                     
其中p.x和P.y是像空间中样本点的坐标并用于在贴片缓存器中寻址，其中rgbaz表示样本的RGB值以及不透明度a和z顺序(z-order)。
图5的处理只计算单个图像样本。然而，块530-570的估计是对块520向SIMD阵列给出的参数值样本并行执行的。
下面是关于示例性程序的若干观察结果。
第一，如上所述的示例程序缺少裁剪功能。如果编译该程序性描述的预处理器确定所产生形状没有任何部分比近裁剪面更近，那么不必执行裁剪代码。
第二，图形状态的各个方面被嵌入程序本身之内。这些包括取景参数和建模变换参数。GPU体系结构可以包括对所估计的程序性描述执行运行时处理的预处理器，以便产生嵌入到程序内的隐含图形状态。
第三，尽管以上未示出，但还可以包括无源的表示，例如经编码的多边形网格，并将其发送到GPU。
第四，不需要多边形网格的无源表示的显式转换。例如无源表示可以被转换为几何图像，其作为纹理映射被馈送到SIMD阵列。该例子的几何程序是简单的双线性内插，这是纹理映射硬件的内建函数，并且可以使用形状的平凡(trivial)规定：
                                                                           
//几何图形图像示例
//取回位置和法线
p.x＝txtrx[u，v]+translatex；
p.y＝txtrY[u，v]+translateY；
p.z＝txtrz[u，v]+translatez；
p.w＝1.0；
p.nx＝txtrNX[u，v]；
p.ny＝txtrNY[u，v]；
p.nz＝txtrNZ[u，v]；
                                                                          
第五，当使用建立轮并且预先确定执行顺序时，可以预取诸如例如纹理映射或者几何图像的列表数据(tabulated data)，且能够可靠地预测片外存储器延迟的补偿。
第六，尽管示例程序是以可预测的方式使用中间无源记录的寄存器的级联代码，但是由编译器生成的程序可以以任意方式重新分配寄存器。每一ALU的寄存器数目仍然是对这种重新分配的物理限制。或者，所述编译器可以产生其中寄存器被分页到外部存储器的代码。
第七，尽管一些程序性体系结构反映了像素中心的方法，其中程序性几何图形产生像素对齐的内插值，但上述的示例程序是参数中心的。或者，本文所述的GPU体系结构中的采样和内插可以同时适于像素中心的和参数中心的算法。
IV.示例采样程序
虽然采样控制器220可以采用朴素方法并将来自整个参数空间的均匀间隔的参数元组发送到SIMD阵列230，但是这种方法通常很浪费，因为它导致对最终图像中未示出的参数样本进行处理。它还可以导致图像域中一些区域的采样不足。因此在一些实施例中，采样控制器利用自适应采样。与几何样本的任何正向映射一样，自适应采样的任务是选择参数域中将足够，但不非常密集地，映射到像空间的采样位置。虽然存在不同的自适应采样程序，但是本文所述的是这种程序的一个新颖的例子。
对于自适应采样来说，从程序估计部分进行反馈的某些手段很有用。本文所述的过程使用双轮方法。在第一轮中，以通过每个物体的参数域的稀疏循环遍历该情形。下面示出了这种稀疏轮的一个(简化的)例子：
                                                                              
foreach(object)
{
 foreach(sparse s，t)
 {
  if(P(s，t)in tilei，j)
  {
   tag[obj，tilei，j]＝true
   prmMap[obj，tilei，j，s，t]＝true
  }
  rateMap[s，t]＝local sampling rate
 }
}
                                                                              
其中P(s，t)给出了为输入参数值s和t计算的图像样本，并且tilei，j是贴片集合中坐标i，j处的贴片。如果参数值(s，t)的估计得出tilei，j中的图像样本，则“prmMap”映射中的该参数的相应条目被置为真。一旦任何图像样本被映射到贴片中，则“tag”映射中的tilei，j条目被置为真。例如如下所述，也计算出参数值(s，t)的rateMap条目。
利用示出的“tag(标签)”和“prmMap”结构，采样控制器执行类似于传统流水线中裁剪的功能。图6示出了贴片集合600在稀疏扫描中生成的标签(tag)映射610和参数映射620的集合。标签映射610指示特定形状投影到哪些图像贴片中。当呈现贴片时，这允许控制器跳过其像空间投影完全落到贴片之外的物体。(注意，图6中示出的标签映射在未被所示物体覆盖的贴片(右侧中间的贴片)中具有“1”。这是因为所述映射表示过度保守的覆盖估算。)虽然标签映射610仅仅示出了取决于形状是否处于相关联的贴片中的1或者0，或者，标签映射包含更多信息，诸如哪些形状位于哪些贴片中，以便更高效地驱动呈现。
参数映射620示出了贴片在参数空间中的裁剪映射。它指示对投影到给定贴片的给定物体，参数域中在该贴片内产生投影的区域。因此，参数映射620可用于避开参数域中将在贴片外产生像空间投影的区域。跳过参数映射620中的参数域的空区域帮助使采样器保持远离当前贴片之外的不必要的处理。或者，可为每个贴片保存简单的minmax(最小最大)参数值(表明参数值的简单范围)，这将更为紧凑。然而在测试时，参数映射620证实，在产生给定贴片之外的像空间投影的裁剪参数值处的效率高约2.5倍。在一些实现方式中，填补参数空间和屏幕空间中的边界以确保稀疏采样不会错过应该被覆盖的贴片。在某种意义上，参数映射类似于Rhoads等人在Computer Graphics (计算机图形)(1992 Symposium on Interactive 3D Graphics(关于交互式3D图形的专题))(1992年3月)中的“Real-time Procedural Textures(实时程序性纹理)”中描述的“region-hit flags(区域命中标志)”，以及1998年Chapel Hill的北卡罗来纳州大学计算机科学系Olano哲学博士的论文“A Programmable Pipeline forGraphics Hardware(图形硬件的可编程流水线)”中提到的“暗示(hints)”。比率映射在图6中未示出，即以上列出的示例代码的“rateMap”结构。所述rateMap结构类似于Rhoads中描述的纹理比例因子，除了它反映从参数空间到像空间的缩放比例而不是相反的之外。参照图7描述用于计算参数空间和贴片的比率映射(以及计算贴片和参数映射)的示例程序。
图7是示出用于生成信息供程序性图形体系结构200中的自适应采样中使用的一个例子的流程图。因而，图7的过程是用于实现图4的块430的过程的一个例子。在各个实施例中，图7中示出的块可以被组合、分为子块或者被省略，且块的顺序可以被修改。图2的可编程采样控制器220执行所述过程。或者，另一个工具执行所述过程。如上所述，图7的过程可以在逐个贴片的基础上执行，或者一次对所有贴片执行。
处理从块710开始，其中选择了用于采样的稀疏参数比率。稀疏采样的程序性图形体系结构中的开销在某种程度上取决于对通过参数值的稀疏循环的分辨率。精细分辨率将产生高开销，虽然过于粗糙的循环会将事实上被像空间投影部分覆盖的贴片误标记为未命中(missed)的。可以填补参数空间和像空间两者中的边界以避免它(或者至少减轻其概率)，但保守估算也引入开销。例如在一个场景中，用实验方法推导出稀疏采样率，所述稀疏采样轮生成最终样本数的约25％，而稀疏采样轮的开销是总体呈现开销的大致14％。在其他场景中可以观察到不同的开销结果。
如图7所示，可以顺序地估计将要在稀疏采样循环中估计的参数元组。或者，可以在SIMD阵列中并行估计将要在稀疏采样循环中估计的参数元组(使用比率的单独计算，如下所述)。
接着，在块720，参数元组(在上述例子中，所述元组是2元组，或者一对)被选来采样测试。在块725，计算所述参数元组所估计的像点。例如，可应用的几何图形程序是以参数元组作为输入而进行估计的，并且所得到的3D表面点被变换到全局坐标然后变换到像空间。
然后在块730，采样控制器确定所述像点(在块725计算的)落入哪个贴片。当在块740使用标签映射时，对所述标签映射中与该贴片相对应的条目置位。当使用参数映射时，该过程接着继续到块750，其中在与块730确定的贴片相关联的参数映射中对参数元组的条目置位。
接着，通过在块760估计相邻参数值处的几何图形，然后在块770计算像空间中所得到的本地邻居的半径来计算比率映射。所述半径信息被存储在比率映射中。例如，每个物体的二元组的两个参数中的每一个的半径值被存储在分辨率与稀疏参数循环的分辨率相同的小纹理映射中。换言之，所估计的参数元组在比率映射中有相关联的条目。用于采样比率确定的逻辑例如是在贴片缓存器中实现的。
在一些实现方式中，SIMD阵列不允许处理器间通信，并且特定元组的邻值是在单个ALU中顺序计算的，结果在图像贴片逻辑中累加。或者，如果允许在SIMD阵列的ALU之间进行处理器间通信，那么可以从并行估计其他元组的ALU共享邻值。
在判定块780，采样控制器确定是否存要检查的更多参数元组，并且如果有，则该过程在块720重复。
如果没有，那么则该过程然后在块790基于比率、标签和参数映射选择参数值集合供呈现期间的参数空间的自适应采样使用，然后结束。例如，在随后的呈现轮期间，为每个物体读取比率映射(在图2的体系结构中，经由纹理高速缓存250)，并且由采样控制器使用该比率映射以动态地计算通过参数域的循环的步长。
在某种意义上，采样率控制器是由常规光栅器执行的采样函数的泛化。所述采样控制器产生参数值阵列用作图形程序的自变量(例如，eval()方法)。在一些GPU体系结构中，采样控制器是可编程的，并且如上所述的采样程序是关于可如何使用控制器的非排他性的例子。一般地说，控制器能够在参数空间中在一表面上、或者沿着一条线或者笔触自适应地采样。取决于为图形程序所预备的采样过程，同一几何程序集合可以产生着色的呈现或者画线。
V.结果分析
取决于所估计的程序，图2中示出的GPU体系结构的计算要求通常在比常规流水线大一个至两个数量级的范围内。然而，图2的GPU体系结构的外部带宽需求通常比常规流水线小约一个数量级。部分地，较高的计算要求是由于形状程序的重复估计(而不是预处理)，对每个采样的取景变换相应的重复应用、以及使像空间中更有可能有足够的覆盖的过采样。还有与采样控制器的可编程性和缓冲器的路由网络相关联的电路面积(real estate)成本。然而，这些结果不必是排他的，并且本文所述的框架内的替换实现方式也可以产生改进的结果。
VI.替换方式
现在描述多个替换实施例。
(1)除了使用参照图6和7所述的自适应采样的双轮方法，GPU体系结构可以使用另一机制。例如，GPU体系结构可以使用具有独立的反馈数据路径的运行时速率控制机制。如果该体系结构不支持从SIMD阵列返回采样控制器的直接通信，那么这种反馈是间接的。
(2)除了过采样以使像空间中更有可能有足够的覆盖，GPU体系结构也可以跳过或者减少过采样，然后在重构期间寻找间隙、缝隙或者其他呈现伪影。
(3)当使用贴片时，可以在逐个贴片的基础上向图2的GPU体系结构馈送程序。或者，为了减少与在逐个贴片的基础上读取程序描述相关联的外部带宽，程序描述可以被高速缓存或者以其它方式存储。就写操作而言，如上所述，写操作可以被高速缓存到全帧缓存器而不是贴片缓存器，不管先前操作是逐个贴片的基础上还是在完整图像基础上执行的。
(4)虽然本文所述的技术特别针对程序性几何图形、纹理和着色而言的，但是或者，除此之外或作为其替换，还可使用产生图像样本的其他程序性描述。因此在一个例子中，可以描述和估计非超级现实主义(photorealistic)样式的程序，作为对常规着色的替换或加强。
VII.计算环境
以上描述的技术和系统可以在任何多种计算设备和环境上实现，包括各种形式因素的计算机(个人、工作站、服务器、手持、膝上型、图形输入板、或者其他移动的)，分布式计算网络和网页服务，作为一些一般的例子。系统的各个部分可以以硬件电路以及以在例如图8中示出的计算机或者其他计算环境中执行的软件880实现。
图8示出了其中可以实现所述技术的适当的计算环境800的一般例子。所述计算环境800不旨在对所述技术和系统的使用范围或者功能提出任何限制，因为本发明可以在多种通用或者专用的处理环境中实现。
参照图8计算环境800包括至少一个处理单元810和存储器820。在图8中，其最基本配置830被包括在虚线内。处理单元810执行计算机可执行指令。在多处理系统中，多个处理单元执行计算机可执行指令以增加处理能力。存储器820可以是易失性存储器(例如，寄存器、高速缓存、RAM)、非易失性存储器(例如，ROM、EEPROM、闪存等等)，或者这两者的组合。在一些实施方式中，处理器资源和存储器被配置为采样控制器、SIMD阵列中的ALU和多个缓存器和高速缓存，如上参照图2所述。存储器820的一部分存储用于实现例如上述的程序性图形技术的软件880。
计算环境可以具有其他特征。例如，计算环境800包括存储840、一个或多个输入设备850、一个或多个输出设备860以及一个或多个通信连接870。互连机制(未示出)，诸如总线、控制器或者网络，使计算环境800的组件互连。
存储840可以是可移动的或不可移动的，并且包括可用于存储信息并可以在计算环境800内访问的任何介质。存储840可以存储软件880的指令。
输入设备850(例如，作为控制点的设备)可以是触摸输入设备，或者是提供向计算环境800提供输入的另一个设备。所述输出设备860可以是提供来自计算环境800的输出的任何设备。
通信连接870允许通过通信介质与另一个计算实体通信。通信介质以已调制数据信号传送诸如计算机可执行指令、音频/视频或其它媒体信息、或者其他数据。已调制数据信号是以编码信号中的信息的方式设置或改变其一个或多个特征的信号。举例来说，而不是限制，通信介质包括以电、光、RF、红外、声学或者其他载波实现的有线或者无线技术。
本文所述的技术和工具可以在计算机可读介质的一般上下文描述。计算机可读介质是能够在计算环境内访问的任何可用的介质。举例来说，而不是限制，利用所述计算环境800，计算机可读介质包括存储器820、存储840、通信介质，和任何上述的组合。
本文所述的技术和工具能够在计算机可执行指令的一般上下文描述，诸如程序模块中包括的、在目标真实或者虚拟处理器上的计算环境中执行的可执行指令。一般来说，程序模块包括例行程序、程序、方法、库、对象、类、组件、数据结构等等，它们执行特定的任务或实现特定的抽象数据类型。在多个实施例中，可根据需要，组合程序模块的功能或者在程序模块之间将功能分开。程序模块的计算机可执行指令可以在本地或者分布式计算环境内执行。
公开的技术和工具可以在各式各样的电路和系统(例如，专用集成电路(ASIC)、系统级芯片(SOC)、系统级封装(SIP)、系统上封装(SOP)、多芯片组件(MCM)、或者其他这种设备)中实现。所公开技术和工具的多个组件可以使用多种不同的半导体材料实现(单独地或者以不同组合地以及彼此的子组合)，这些材料包括但不限于：砷化镓(GaAs)和基于GaAs的材料(AlGaAs，InGaAs，AlAs，InGaAlAs，InGaP，InGaNP，AlGaSb等等)；磷化铟(InP)和基于InP的材料(InAlP，InGaP，InGaAs，InAlAs，InSb，InAs等等)；硅(Si)，应变硅，锗(Ge)和基于硅和锗的材料(SiGe，SiGeC，SiC，SiO2，高介电常数氧化物等等)，诸如互补金属-氧化物-半导体(CMOS)工艺；和氮化镓材料(GaN，AlGaN，InGaN，InAlGaN，SiC，蓝宝石，Si等)。在一个例子中，程序性图形结构是在单个芯片上实现的。所公开的技术和工具也可以使用这些工艺技术的组合来实现(例如，在多个芯片或者单个芯片上)。所公开的技术和工具还可以使用多种不同的芯片外工艺来实现，包括但不限于低频或者高频印刷电路板(PCB)工艺、厚膜或者薄膜混合工艺、多层有机工艺，和低温共烧陶瓷(LTCC)工艺。
类似地，多种晶体管技术可用于实现所公开的技术和工具。例如，所公开的程序性图形体系结构技术和工具可以使用双极晶体管(BJT)技术实现(例如，异质结双极晶体管(HBT))或者场效应晶体管(FET)技术(例如，假晶高电子迁移率晶体管(pHEMT))实现。还可以使用这些技术或者其他晶体管技术的组合或者子组合来实现所公开的技术和工具。这种组合可以在多个芯片或者单个芯片上实现。例如，在一个示例性的实施例中，一个或多个pHEMT晶体管是在与一个或多个异质结双极晶体管(HBT)相同的芯片上实现的。
鉴于可以本发明的原理可应用的许多可能的实施例，要求将本发明所有这种实施例都落入如下权利要求与其等效方式的范围和精神之内。

Claims (20)

1.一种系统，包括：
被配置为本地估计程序性几何图形和至少一个其他类型的程序性图形描述的多个处理元件。
2.如权利要求1所述的系统，其中所述多个处理元件是单指令多数据算术逻辑部件阵列的一部分。
3.如权利要求1所述的系统，其中一个或多个图形程序描述所述程序性几何图形以及一表面的程序性变换、程序性着色和表面的程序性纹理。
4.如权利要求1所述的系统，其中所述多个处理元件还被配置为程序性地估计无源几何图形元素。
5.如权利要求1所述的系统，还包括被配置为控制所述程序性几何图形的自适应采样的采样控制器。
6.如权利要求5所述的系统，其中所述采样控制器是可完全编程的。
7.如权利要求5所述的系统，其中所述采样控制器被配置为在第一轮估计参数空间的至少一部分以便确定要在第二轮中估计的参数点集。
8.如权利要求1所述的系统，还包括：
贴片缓冲器，被配置为在图像样本被传送到图形存储器之前临时存储所述图像样本的一个或多个贴片。
9.如权利要求8所述的系统，其中通过分散方法将所述一个或多个贴片中一贴片的图像样本传送到所述贴片缓冲器。
10.如权利要求8所述的系统，其中：
所述多个处理元件被配置为每次估计一个贴片的图形程序；
所述多个处理元件被配置为估计所述多个处理元件将为其估计程序的贴片的所选程序子集；以及
为所述多个处理元件将为其估计程序的贴片选择参数样本。
11.如权利要求1所述的系统，其中所述多个处理元件还被配置成为估计所述程序性几何图形和参数空间中的多个参数点并行的至少一个其他类型的程序性图形描述。
12.一种呈现示出一个或多个表面的图像的方法，所述表面至少部分由图形估计例行程序阵列定义，所述方法包括：执行所述图形估计例行程序集合，在呈现期间进行估计时，这将产生所述图像的图像数据的点，其中，所述执行包括在呈现期间为所述图形估计例行程序集合中的每一个程序估计所选参数集中的每一个参数。
13.如权利要求12所述的方法，还包括：
审阅所述图形估计例行程序的阵列；
为所述图形估计例行程序中的每一个确定参数集，当估计时所述参数集将允许足够的呈现；以及
选择所确定的参数作为将要估计的参数的集合。
14.如权利要求12所述的方法，还包括：
将所述图像的空间划分为一个或多个贴片；
选择一贴片以用于呈现；
在呈现期间进行估计之前，
为估计选择在所选贴片中定义、且当被估计时产生所选贴片中的图
像数据的点的一个或多个图形估计例行程序；以及
对为估计所选择的一个或多个估计例行程序中的每一个，选择映射
到所述贴片中图像数据的点的一个或多个参数。
15.如权利要求12所述的方法，其中所述图形估计例行程序的集合为所述表面中的至少某些描述了表面形状和表面着色。
16.如权利要求12所述的方法，其中所述图形估计例行程序的集合为所述表面中的至少某些表面描述了非照片现实主义表面样式。
17.一种被配置为呈现由一系列图形程序定义的图像的图形处理单元，所述图形处理单元包括：
采样控制器，被配置为分析所述一系列图形程序并确定要估计的参数样本；
处理器阵列，被配置为根据所述一系列图形程序对由所述采样控制器确定的所述多个参数样本中的每一个并行地进行计算；以及
缓冲器，被配置为接收通过根据所述一系列图形程序的计算产生的像空间数据。
18.如权利要求17所述的图形处理单元，其中所述采样控制器是可完全编程的。
19.如权利要求18所述的图形处理单元，其中所述采样控制器使用标签映射、比率映射和参数映射中的一个或多个来确定要估计的所述参数样本。
20.如权利要求17所述的图形处理单元，其中所述处理器阵列被配置为以随机存取的方式写入所述缓冲器。
CN2006800197155A 2005-06-29 2006-06-28 程序性图形体系结构和技术 Expired - Fee Related CN101189601B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/171,672 US7280107B2 (en) 2005-06-29 2005-06-29 Procedural graphics architectures and techniques
US11/171,672 2005-06-29
PCT/US2006/025415 WO2007002845A2 (en) 2005-06-29 2006-06-28 Procedural graphics architectures and techniques

Publications (2)

Publication Number Publication Date
CN101189601A true CN101189601A (zh) 2008-05-28
CN101189601B CN101189601B (zh) 2013-06-12

Family

ID=37588905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800197155A Expired - Fee Related CN101189601B (zh) 2005-06-29 2006-06-28 程序性图形体系结构和技术

Country Status (5)

Country Link
US (1) US7280107B2 (zh)
EP (1) EP1896986A4 (zh)
KR (1) KR101238480B1 (zh)
CN (1) CN101189601B (zh)
WO (1) WO2007002845A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102047317A (zh) * 2008-05-30 2011-05-04 先进微装置公司 冗余方法以及着色器列修复的装置
CN102215346A (zh) * 2010-04-07 2011-10-12 索尼公司 图像处理装置、图像处理方法以及程序
CN102663739A (zh) * 2012-03-21 2012-09-12 浙江大学 基于gpu的异质物体2d流型包围面提取方法
US8502832B2 (en) 2008-05-30 2013-08-06 Advanced Micro Devices, Inc. Floating point texture filtering using unsigned linear interpolators and block normalizations
US9093040B2 (en) 2008-05-30 2015-07-28 Advanced Micro Devices, Inc. Redundancy method and apparatus for shader column repair
CN102047316B (zh) * 2008-05-30 2016-08-24 先进微装置公司 具有分布式第一阶缓存系统及集中式第二阶缓存的着色组合

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933946B2 (en) * 2007-12-31 2015-01-13 Intel Corporation Mechanism for effectively handling texture sampling
US8302078B2 (en) * 2008-03-10 2012-10-30 The Boeing Company Lazy evaluation of geometric definitions of objects within procedural programming environments
EP2327060A2 (en) * 2008-09-24 2011-06-01 The Bakery Method and system for rendering or interactive lighting of a complex three dimensional scene
US20100117931A1 (en) * 2008-11-10 2010-05-13 Microsoft Corporation Functional image representation
KR20110089649A (ko) 2010-02-01 2011-08-09 삼성전자주식회사 병렬 연산 처리 방법 및 장치
EP2599057B1 (fr) 2010-07-30 2017-05-31 Allegorithmic Systeme et procede d'edition, d'optimisation et de rendu de textures procedurales
CN102622424B (zh) * 2012-02-23 2015-02-11 广州商景网络科技有限公司 多电子相册展示方法及系统
CN102915559B (zh) * 2012-08-22 2015-04-29 北京航空航天大学 一种基于三维点云的实时透明物体gpu并行生成方法
KR102089471B1 (ko) * 2012-11-30 2020-03-17 삼성전자주식회사 타일 기반 렌더링 방법 및 장치
CA2907181C (en) 2013-03-15 2023-10-17 Viktor Roschke Multivalent and monovalent multispecific complexes and their uses
KR102048885B1 (ko) 2013-05-09 2019-11-26 삼성전자 주식회사 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템, 및 이를 이용한 렌더링 방법
US10198856B2 (en) * 2013-11-11 2019-02-05 Oxide Interactive, LLC Method and system of anti-aliasing shading decoupled from rasterization
KR101669926B1 (ko) 2014-02-03 2016-11-09 (주)에프엑스기어 사용자 시점 연동형 영상 처리 장치 및 그 방법
US9842424B2 (en) * 2014-02-10 2017-12-12 Pixar Volume rendering using adaptive buckets
CN110223216B (zh) * 2019-06-11 2023-01-17 西安芯瞳半导体技术有限公司 一种基于并行plb的数据处理方法、装置及计算机存储介质
US11436783B2 (en) 2019-10-16 2022-09-06 Oxide Interactive, Inc. Method and system of decoupled object space shading
WO2022007207A1 (zh) * 2020-07-10 2022-01-13 长沙景嘉微电子股份有限公司 图形分块数据读写方法、装置、设备及存储介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977977A (en) * 1995-08-04 1999-11-02 Microsoft Corporation Method and system for multi-pass rendering
US5963209A (en) * 1996-01-11 1999-10-05 Microsoft Corporation Encoding and progressive transmission of progressive meshes
US5903458A (en) * 1997-06-06 1999-05-11 Ford Global Technologies, Inc. System and method for forming geometric features using global reparametrization
US6496190B1 (en) * 1997-07-02 2002-12-17 Mental Images Gmbh & Co Kg. System and method for generating and using systems of cooperating and encapsulated shaders and shader DAGs for use in a computer graphics system
GB9715005D0 (en) 1997-07-17 1997-09-24 Philips Electronics Nv Graphic image texture generation
JPH11195132A (ja) 1997-10-31 1999-07-21 Hewlett Packard Co <Hp> テクスチャマッピング用バッファ、３次元グラフィクス処理装置、３次元グラフィクス処理システム、３次元グラフィクス処理方法および処理プログラムが記憶された記憶媒体
US6292192B1 (en) * 1998-01-09 2001-09-18 Silicon Graphics, Inc. System and method for the direct rendering of curve bounded objects
US7050955B1 (en) * 1999-10-01 2006-05-23 Immersion Corporation System, method and data structure for simulated interaction with graphical objects
US6819325B2 (en) * 2000-03-07 2004-11-16 Microsoft Corporation API communications for vertex and pixel shaders
US6747658B2 (en) 2001-12-31 2004-06-08 Intel Corporation Automatic memory management for zone rendering
US20030164823A1 (en) * 2002-03-01 2003-09-04 3Dlabs Inc. Ltd. 3D graphics accelerator architecture
US6792071B2 (en) * 2002-03-27 2004-09-14 Agfa-Gevaert Method of performing geometric measurements on digital radiological images
JP4467267B2 (ja) 2002-09-06 2010-05-26 株式会社ソニー・コンピュータエンタテインメント 画像処理方法、画像処理装置、および画像処理システム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102047317A (zh) * 2008-05-30 2011-05-04 先进微装置公司 冗余方法以及着色器列修复的装置
US8502832B2 (en) 2008-05-30 2013-08-06 Advanced Micro Devices, Inc. Floating point texture filtering using unsigned linear interpolators and block normalizations
US9093040B2 (en) 2008-05-30 2015-07-28 Advanced Micro Devices, Inc. Redundancy method and apparatus for shader column repair
CN102047317B (zh) * 2008-05-30 2015-09-16 先进微装置公司 冗余方法以及着色器列修复的装置
US9367891B2 (en) 2008-05-30 2016-06-14 Advanced Micro Devices, Inc. Redundancy method and apparatus for shader column repair
CN102047316B (zh) * 2008-05-30 2016-08-24 先进微装置公司 具有分布式第一阶缓存系统及集中式第二阶缓存的着色组合
US10861122B2 (en) 2008-05-30 2020-12-08 Advanced Micro Devices, Inc. Redundancy method and apparatus for shader column repair
US11386520B2 (en) 2008-05-30 2022-07-12 Advanced Micro Devices, Inc. Redundancy method and apparatus for shader column repair
US11948223B2 (en) 2008-05-30 2024-04-02 Advanced Micro Devices, Inc. Redundancy method and apparatus for shader column repair
CN102215346A (zh) * 2010-04-07 2011-10-12 索尼公司 图像处理装置、图像处理方法以及程序
CN102663739A (zh) * 2012-03-21 2012-09-12 浙江大学 基于gpu的异质物体2d流型包围面提取方法
CN102663739B (zh) * 2012-03-21 2014-11-05 浙江大学 基于gpu的异质物体2d流型包围面提取方法

Also Published As

Publication number Publication date
EP1896986A2 (en) 2008-03-12
US7280107B2 (en) 2007-10-09
EP1896986A4 (en) 2011-12-14
WO2007002845A2 (en) 2007-01-04
KR20080022544A (ko) 2008-03-11
WO2007002845A3 (en) 2007-06-28
US20070002066A1 (en) 2007-01-04
KR101238480B1 (ko) 2013-03-04
CN101189601B (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
CN101189601B (zh) 程序性图形体系结构和技术
US7414623B2 (en) Adaptive sampling for procedural graphics
US20240046403A1 (en) Unified architecture for bvh construction based on hardware pre-sorting and a parallel, reconfigurable clustering array
US10249073B2 (en) Distributed frame buffer and API for scalable parallel rendering
EP3300028B1 (en) Primitive shader
US20080211810A1 (en) Graphic rendering method and system comprising a graphic module
US11158111B2 (en) Early termination in bottom-up acceleration data structure refit
CN101156176A (zh) 图像处理装置
US10818054B2 (en) Apparatus and method for asynchronous texel shading
US8896617B2 (en) Multi-resolution texture aggregation
Fernando et al. Programming graphics hardware
US10192348B2 (en) Method and apparatus for processing texture
US10395423B2 (en) Apparatus and method for rendering adaptive mesh refinement (AMR) data
JP2023530306A (ja) デルタトリプレットインデックス圧縮
US20220414939A1 (en) Render target compression scheme compatible with variable rate shading
US11972518B2 (en) Hybrid binning
KR20210117988A (ko) 디커플드 쉐이딩 텍스처 렌더링을 위한 방법 및 장치
US11880924B2 (en) Synchronization free cross pass binning through subpass interleaving
US20220319091A1 (en) Post-depth visibility collection with two level binning
US20240104685A1 (en) Device and method of implementing subpass interleaving of tiled image rendering
US20210304488A1 (en) Sampling for partially resident textures
Holten-Lund Design for scalability in 3D computer graphics architectures
WO2021262370A1 (en) Fine grained replay control in binning hardware

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MICROSOFT TECHNOLOGY LICENSING LLC

Free format text: FORMER OWNER: MICROSOFT CORP.

Effective date: 20150508

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150508

Address after: Washington State

Patentee after: Micro soft technique license Co., Ltd

Address before: Washington State

Patentee before: Microsoft Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130612

Termination date: 20200628

CF01 Termination of patent right due to non-payment of annual fee