CN101188595B - 一种发射机和在该发射机中进行时序控制的方法 - Google Patents

Abstract

本发明公开了一种发射机和在该发射机中进行时序控制的方法；方法包括：在数据处理流水线上的每个模块及接口模块根据本模块的时序控制信号将处理后的数据发往后续模块；组帧模块接收到数据后开始组帧。本发明的技术方案将时序控制功能分散到发射机的其它组成部分中，降低了实现的复杂度，节省了一定的系统资源。本发明的优化方案将时序控制和组帧进行了有机的结合，将整个发射机在时序上联结成为一个整体，结构紧凑，而且出现问题时易于定位故障。

Description

一种发射机和在该发射机中进行时序控制的方法

技术领域

本发明涉及无线通信领域，尤其涉及一种发射机和在该发射机中进行时序控制的方法。

背景技术

现有的发射机基本架构如图1所示，数据流按照箭头所示方向传输。发射机传输数据以TS(时隙)为单位，以每个时隙25毫秒为例，每秒可传输40个时隙。每个时隙中含有保护间隔、循环前缀、以及OFDM符号等，其数目和出现时间均需要严格控制，因此时序控制是发射机的关键；所述时序控制是指对发射机中依次处理数据的模块收发数据的时间点进行控制，使这些模块能够依照数据处理的顺序按时接收数据，并且保证这些模块向其下一级模块发送数据时，其下一级模块中的数据已经发往再下一级的模块，以免造成数据的冲突。

如图2所示，现有发射机时序控制模块采用Global timing(全局时序控制)模式。Global timing模块按照输入时钟信号进行计数，计数器分别按照时隙和秒进行清零，发射机中其它每个与时序紧密相关的模块处理数据的模块，其接收和发送数据的时间点均由Global timing精确给出。

现有方案的缺陷在于：实现复杂度过度集中；由于每个模块的时序各有不同，因此Global timing模块本身必然是多个时序控制子模块的结合，实现复杂度较高。另外，所有模块的时序控制功能都由Global timing模块来完成，一旦Global timing模块出现错误或发生故障，将导致整个发射机的时序混乱，可靠性比较差。再者，除Global timing模块之外的各个模块时序控制相对独立，结构比较零散；在时序控制上，可以看到每个模块的时序控制信号实际都由Global timing给出，与其联系紧密。但各模块之间联系松散，时序结构上不成为一个整体，这和发射机本身对时序的精确要求不符；如果出现问题，很难追本溯源地找到问题，而将所有矛盾集中于Global timing模块中。最后，由于Global timing模块需要其它各模块接收数据的时间点，因此与其它各模块要相互传递大量的时序控制信号，占用了发射机的系统资源。

发明内容

本发明要解决的技术问题是提供一种发射机和在该发射机中进行时序控制的方法，将原本高度集中的时序控制分散到发射机的各组成部分中，降低了实现的复杂度，并且节省了一定的系统资源。

为了解决上述结束，本发明提供了一种发射机，包括接口模块、组帧模块以及数据处理流水线；所述数据处理流水线为依次相连的缓存器或字节交织器、编码器、比特交织器、星座映射模块、OFDM符号构成模块及快速逆傅立叶变换模块IFFT；其中缓存器或字节交织器和接口模块相连；IFFT和组帧模块相连；

所述数据处理流水线上的每个模块及接口模块均用于按照本模块的时序控制信号将数据发给后续模块；

所述组帧模块用于对接收到的数据进行组帧并输出。

进一步的，所述本模块的时序控制信号包括本模块定时设备的到时信号，或是本模块所收到的请求数据的信号。

进一步的，当所述时序控制信号为本模块定时设备的到时信号时：

所述数据处理流水线上每个模块及接口模块中均包括一定时设备，用于在到达定时时间后发出到时信号指示本模块向后续模块发送数据；并在每次本模块收到数据时重新启动。

进一步的，所述定时设备为定时器、或计数器、或计时器；

所述定时设备的定时时间为本模块按最差处理能力处理完一批数据所需时间、和本模块的后续模块定时时间中较长的那个时间；

所述一批数据为本模块每次输出的数据量。

进一步的，当所述时序控制信号为本模块所收到的请求数据的信号时：

所述组帧模块用于当本模块内存中有足够大的空余空间时，向所述IFFT请求数据；

所述数据处理流水线中的每个模块及接口模块均用于在收到后续模块请求数据的信号后将本模块置于被请求状态；还用于在被请求状态下，当本模块中有足够多的已处理数据时将数据发送给后续模块，并在发送后将本模块置于非被请求状态；

所述数据处理流水线中的每个模块还用于当本模块中有足够大的空余存储空间时，向前一级模块请求数据；

所述数据处理流水线中的每个模块及接口模块在刚上电时均为被请求状态；

所述足够多是指本模块中已处理数据量大于或等于本模块每次输出的数据量；所述足够大是指本模块中空余存储空间的大小大于或等于前一级模块每次输出的数据量。

进一步的，所述数据处理流水线中所有模块及接口模块的总处理能力大于或等于组帧模块的处理能力。

进一步的，所述数据处理流水线中具有两个内存的模块还用于当本模块中用于写的内存写满或空余存储空间不够，则等待用于读的内存读光后，将用于读/写的内存互换；还用于当本模块中用于读的内存读光时，当用于写的内存不处于被写入状态时，将用于读/写的内存互换；

本模块中有足够多的已处理数据是指：本模块中用于读的内存中有足够多的已处理数据；

本模块中有足够大的空余存储空间是指：本模块中用于写的内存有足够大的空余存储空间。

本发明还提供了一种在上述发射机中进行时序控制的方法，包括：

在数据处理流水线上的每个模块及接口模块根据本模块的时序控制信号将处理后的数据发往后续模块；

组帧模块接收到数据后开始组帧。

进一步的，所述时序控制信号包括本模块定时设备的到时信号，或是本模块所收到的请求数据的信号。

进一步的，当所述时序控制信号包括本模块定时设备的到时信号时，本方法具体包括：

数据处理流水线上每个模块中的定时设备在每次本模块收到数据时重新启动，在到达定时时间后发出到时信号指示本模块向后续模块发送数据；

接口模块中的定时设备在到达定时时间后发出到时信号指示接口模块向字节交织器或缓存器发送数据；在每次发送数据后定时设备重新启动；

组帧模块接收到数据后开始组帧。

进一步的，所述定时设备的定时时间为本模块按最差处理能力处理完一批数据所需时间、和本模块的后续模块定时时间中较长的那个时间。

进一步的，当所述时序控制信号为本模块所收到的请求数据的信号时，本方法具体包括：

组帧模块当本模块内存中有足够大的空余空间时，向IFFT请求数据；

数据处理流水线中的每个模块在收到后续模块请求数据的信号后将本模块置于被请求状态；在被请求状态下，当本模块中有足够多的已处理数据时将数据发送给后续模块，并在发送后将本模块置于非被请求状态；当本模块中有足够大的空余存储空间时，按一定的数据量向前一级模块请求数据；

所述接口模块在收到缓存器或字节交织器请求数据的信号后，将本模块置于被请求状态；在被请求状态下，当本模块中有足够多的可发送数据时将数据发送给后续模块，并在发送后将本模块置于非被请求状态；

所述数据处理流水线中的每个模块及接口模块在刚上电时均为被请求状态；

所述足够多是指本模块中已处理数据量大于或等于本模块每次输出的数据量；所述足够大是指本模块中空余存储空间的大小大于或等于前一级模块每次输出的数据量。

进一步的，所述数据处理流水线中的模块有两个内存时，这些模块具体实现如下：

当用于写的内存有足够大的空余存储空间时，按一定的数据量向前一级模块请求数据；

如果本模块处于被请求状态下，当用于读的内存中有足够多的可发送数据时，从用于读的内存中读出数据发送给后续模块；

当用于写的内存写满或空余存储空间不够，则等待用于读的内存读光后，将用于读/写的内存互换；

当用于读的内存读光时，当用于写的内存不处于被写入状态时，将用于读/写的内存互换。

本发明的技术方案将Global timing模块的时序控制功能分散到发射机的其它组成部分中，从发射机中删去了Global timing模块，降低了实现的复杂度；各组成部分不再需要和Global timing模块进行时序控制信息的交互，节省了一定的系统资源。进一步的，本发明的优化方案将时序控制和组帧进行了有机的结合，将整个发射机在时序上联结成为一个整体，结构紧凑，而且出现问题时易于定位故障。另外对于与时序相关的各模块而言，用灵活、主动式的时序控制代替了原先死板、被动的时序控制，提高了可靠性。实践证明，本发明使发射机的设计复杂度大大降低，并且发射机在新的架构下工作一切正常。

附图说明

图1是现有的发射机基本架构示意图；

图2是现有的发射机时序控制示意图；

图3是广播系统中各时隙的结构示意图；

图4是本发明的发射机的架构示意图；

图5是本发明应用实例中的触发阶段的流程示意图；

图6是本发明应用实例中的从后向前发送请求阶段的流程示意图。

具体实施方式

下面将结合附图及实施例对本发明的技术方案进行更详细的说明。

本发明的核心思想是：将Global timing模块的时序控制功能分散到发射机的其它组成部分中，从发射机中去掉了Global timing模块。

更进一步来说，组帧模块是发射机中关键性的模块，其主要功能是将快速逆傅立叶变换IFFT送过来的OFDM符号进行组帧。以现有CMMB(中国移动多媒体广播)标准为例，一帧即一秒数据，每秒含40个TS，每个TS的帧结构如图3所示：其中TxID是指发射机标识，长度25.6us；TCP是指发射机标识循环前缀，长度10.4us；TG是指保护间隔，长度2.4us；SYNC是指信标，长度204.8us；SCP是指符号循环前缀，长度51.2us；Symbol n是指第n个OFDM符号，长度409.6us。这样的Symbol一共有53个。所有这些元素的组合构成一个精确的25ms。由此可见，组帧模块组帧过程，实际就是将一帧的时序信息有效地组织起来的过程。可以看到组帧模块完全有能力取代Global timing对整个发射机的时序控制功能，本发明的优化方案之一就是以组帧模块为时序控制的源头，从后向前发送请求，从而对整个发射机的时序进行控制。可以看出，在该优化方案中，整个发射机能够形成一个由组帧模块发起请求为起点，接口模块接到请求后准备数据为终点的一个由后向前的时序流水结构。各模块处理及发送数据的技术和现有技术可以认为是一样的，只不过发送的时间不再由Global timing控制，而是由后续模块的数据请求信号控制。

本发明提供了一种发射机，如图4所示，包括接口模块、组帧模块以及数据处理流水线；所述数据处理流水线为依次相连的缓存器或字节交织器、编码器、比特交织器、星座映射模块、OFDM符号构成模块及快速逆傅立叶变换模块IFFT。

所述数据流水线连接在接口模块和组帧模块之间，具体来说：缓存器或字节交织器为第一个模块，和接口模块相连；IFFT为其最后一个模块，和组帧模块相连。

对于接口模块、组帧模块及所述数据处理流水线上的各模块来说，所接收数据的来源模块称为本模块的前一级模块，所发送数据的目的模块称为本模块的后续模块。

所述接口模块用于按照本模块的时序控制信号将一块数据(即接口模块每次输出的数据量)发给字节交织器或缓存器。

所述数据处理流水线上的每个模块用于在接收到前一级模块发来的数据后进行相应的处理；然后根据本模块的时序控制信号将处理后的数据发往后续模块。相应处理是指按现有技术进行本模块所要完成的数据处理。

所述组帧模块用于对接收到数据进行组帧并输出。

所述时序控制信号包括本模块定时设备的到时信号，或是本模块所收到的请求数据的信号。

当所述时序控制信号为本模块定时设备的到时信号时：

所述数据处理流水线上每个模块中包括一定时设备，用于在到达定时时间后发出到时信号指示本模块向后续模块发送数据；并在每次本模块收到数据时重新启动。

所述接口模块中也包括一定时设备，用于在到达定时时间后发出到时信号指示接口模块向字节交织器或缓存器发送一块数据；并在每次发送数据后重新启动。

所述定时设备的定时时间为本模块按最差处理能力处理完一批数据所需时间、和其后续模块定时时间中较长的那个时间。所述一批数据为本模块每次输出的数据量。

所述定时设备可以是定时器、或计数器、或计时器。

当所述时序控制信号为本模块所收到的请求数据的信号时：

所述组帧模块用于在收到IFFT的数据后进行组帧；如果本模块内存中有足够大的空余空间，就向所述IFFT请求数据。

所述数据处理流水线中的每个模块均用于在接收到前一级模块发来的数据后进行相应的处理；还用于在收到后续模块请求数据的信号后将本模块置于被请求状态；还用于在被请求状态下，当本模块中有足够多的已处理数据时将数据发送给后续模块，并在发送后将本模块置于非被请求状态；还用于当本模块中有足够大的空余存储空间时，向前一级模块请求数据。

当本模块中内存空余的存储空间已经不够存放前一级模块一次输出的数据，并且后续模块没有请求时，该模块处于等待状态。

所述接口模块在收到缓存器或字节交织器请求数据的信号后，将本模块置于被请求状态；还用于在被请求状态下，当本模块中有足够多的可发送数据时将数据发送给后续模块，并在发送后将本模块置于非被请求状态。

所述足够多是指本模块中已处理数据量大于或等于本模块每次输出的数据量；所述足够大是指本模块中空余存储空间的大小大于或等于前一级模块每次输出的数据量。所述数据处理流水线中的每个模块及接口模块每次输出的数据量由其本身的处理能力和后续模块的处理能力而定，属于该模块的一个性能参数，是固定的。各模块内存的大小最好为本模块每次输出的数据量的整数倍。

所述数据处理流水线中的每个模块及接口模块在刚上电时均为被请求状态。可以但不限于在数据处理流水线中的每个模块及接口模块中设置一寄存器，用于实现对本模块状态的设置和指示，比如置位时表示被请求状态，复位时表示非被请求状态。

所述数据处理流水线中所有模块及接口模块的总处理能力要大于或等于组帧模块的处理能力，即：一定数据从接口模块经数据处理流水线到达组帧模块的时间长度要等于或小于组帧模块按最优处理能力处理完这些数据的时间长度；这样就保证了在组帧模块组完当前数据，并向前发出请求的时候，下一批数据能够准备好。

所述数据处理流水线中的模块除了编码器和星座映射模块模块外，都可以有两个内存；如果有两个内存，则这两个内存以乒乓存储器的方式工作，即模块交替将这两个内存作为用于写的模块和用于读的模块。

所述数据处理流水线中具有两个内存的模块还用于当收到数据后，向本模块中用于写的内存中写入数据；还用于当本模块中用于写的内存写满或空余存储空间不够，则等待用于读的内存读光后，将用于读/写的内存互换；还用于当本模块中用于读的内存读光时，当用于写的内存不处于被写入状态时(通常为用于写的内存写满或空余存储空间不够，或前一级模块暂时无数据的情况)，将用于读/写的内存互换。

本模块中有足够多的已处理数据是指：本模块中用于读的内存中有足够多的已处理数据。

本模块中有足够大的空余存储空间是指：本模块中用于写的内存有足够大的空余存储空间。

本发明还提供了一种在上述发射机中进行时序控制的方法，包括：

在数据处理流水线上的每个模块在接收到前一级模块发来的数据后进行相应的处理；然后根据本模块的时序控制信号将处理后的数据发往后续模块。

接口模块按照本模块的时序控制信号将一块数据发给字节交织器或缓存器。

组帧模块接收到数据后进行组帧；组帧完成后，将组好的帧发出；比如发给滤波器。

所述时序控制信号包括本模块定时设备的到时信号，或是本模块所收到的请求数据的信号。

当所述时序控制信号为本模块定时设备的到时信号时，本方法具体包括：

数据处理流水线上每个模块中的定时设备在每次本模块收到数据时重新启动，在到达定时时间后发出到时信号指示本模块向后续模块发送数据。

接口模块中的定时设备在到达定时时间后发出到时信号指示接口模块向字节交织器或缓存器发送一块数据；在每次发送数据后定时设备重新启动。

组帧模块接收到数据后开始组帧；组帧完成后，将组好的帧发出。

所述定时设备的定时时间为本模块按最差处理能力处理完一批数据所需时间、和其后续模块定时时间中较长的那个时间。

所述定时设备可以是定时器、或计数器、或计时器。

当所述时序控制信号为本模块所收到的请求数据的信号时，本方法具体包括：

组帧模块在收到IFFT的数据后进行组帧；如果本模块内存中有足够大的空余空间，就向所述IFFT请求数据。

数据处理流水线中的每个模块在接收到前一级模块发来的数据后进行相应的处理；在收到后续模块请求数据的信号后将本模块置于被请求状态；在被请求状态下，当本模块中有足够多的已处理数据时将数据发送给后续模块，并在发送后将本模块置于非被请求状态；当本模块中有足够大的空余存储空间时，按一定的数据量向前一级模块请求数据。

所述接口模块在收到缓存器或字节交织器请求数据的信号后，将本模块置于被请求状态；在被请求状态下，当本模块中有足够多的可发送数据时将数据发送给后续模块，并在发送后将本模块置于非被请求状态。

数据处理流水线中的每个模块及接口模块在刚上电时均为被请求状态。

所述数据处理流水线中所有模块及接口模块的总处理能力要大于或等于组帧模块的处理能力，即：一定数据从接口模块经数据处理流水线到达组帧模块的时间长度要等于或小于组帧模块按最优处理能力处理完这些数据的时间长度；这样就保证了在组帧模块组完当前数据，并向前发出请求的时候，下一批数据能够准备好。

足够多、足够大的概念同前文所述。

所述数据处理流水线中的模块有两个内存时，则这两个内存交替作为用于写的模块和用于读的模块；这些模块具体实现时序控制的方法为：当用于写的内存有足够大的空余存储空间时，按一定的数据量向前一级模块请求数据；当收到数据后，向用于写的内存中写入数据；如果本模块处于被请求状态下，当用于读的内存中有足够多的可发送数据时，从用于读的内存中读出数据发送给后续模块；当用于写的内存写满或空余存储空间不够，则等待用于读的内存读光后，将用于读/写的内存互换；当用于读的内存读光时，当用于写的内存不处于被写入状态时，将用于读/写的内存互换。

本方法也可以看成是两个步骤：

A、触发阶段。

上电后，接口模块及数据处理流水线中的每个模块都处于被请求状态。接口模块首先发送一块数据给字节交织器或缓存器，然后其状态改变为非被请求状态；

数据处理流水线中的各模块依次处理数据，并当处理后的数据足够多时将其发给后续模块，然后将本模块状态改为非被请求状态；

数据到达组帧模块后，组帧模块被触发，开始组帧；在此之前组帧模块处于等待状态。本步骤，即触发阶段即告结束，进入下一步骤——从后向前发送请求阶段。

B、从后向前发送请求阶段；本步骤也是发射机之后进行时序控制时所进行的步骤。

组帧模块对IFFT发来的数据进行组帧；如果本模块内存中有足够大的空余空间，则向IFFT请求数据。

数据处理流水线中的每个模块在收到后续模块请求数据的信号后将本模块置于被请求状态；在被请求状态下，当本模块中有足够多的已处理数据时将数据发送给后续模块，并在发送后将本模块置于非被请求状态；当本模块中有足够大的空余存储空间时，按一定的数据量向前一级模块请求数据；在接收到前一级模块发来的数据后进行相应的处理。

所述接口模块在收到缓存器或字节交织器请求数据的信号后，将本模块置于被请求状态；在被请求状态下，当本模块中有足够多的可发送数据时将数据发送给缓存器或字节交织器，并在发送后将本模块置于非被请求状态。

下面用本发明的一应用实例进一步加以说明。

本应用实例中，发射机如图4所示，包括接口模块、组帧模块、与组帧模块相连的滤波器、RS编码器、扰码模块、以及连接在接口模块和组帧模块之间的数据处理流水线。

本应用实例中，数据处理流水线包括依次相连的字节交织器、LDPC(低密度奇偶校验码)编码器、比特交织器、星座映射模块、OFDM符号构成模块及快速逆傅立叶变换模块IFFT。

所述RS编码器与字节交织器相连，用于向字节交织器提供RS交织码；所述扰码模块与OFDM符号构成模块相连，用于向OFDM符号构成模块提供扰码信号。

本应用实例中，所述时序控制信号为本模块所收到的请求数据的信号。

本应用实例中，数据处理流水线上的各模块和接口模块中各设置有一个寄存器，用于指示本模块的状态，置位为被请求状态，复位为非被请求状态；当上电时，所有寄存器均处于置位状态。

本应用实例中发射机时序控制过程如下：

(1)首先是触发阶段，如图5所示：

发射机上电后，接口模块处于被请求状态，如果有一块数据则将其给字节交织器；发送后将本模块的寄存器复位。

字节交织器收到后进行字节交织，由于处于被请求状态，因此当交织后的数据足够多时就将其发给LDPC编码模块，发送后将本模块的寄存器复位。

LDPC编码模块收到数据后进行LDPC编码，由于处于被请求状态，因此当编码后的数据足够多时就将其发给比特交织器，发送后将本模块的寄存器复位。

比特交织器收到数据后进行比特交织，由于处于被请求状态，因此当交织后的数据足够多时就将其发给星座映射模块，发送后将本模块的寄存器复位。

星座映射模块收到数据后进行星座映射，由于处于被请求状态，因此当映射后的数据足够多时就将其发给OFDM符号构成模块，发送后将本模块的寄存器复位。

OFDM符号构成模块收到数据后将其构成加入扰码信号后的OFDM符号，由于处于被请求状态，因此当构成的OFDM符号的数据足够多时就将其发送给IFFT，发送后将本模块的寄存器复位。

IFFT收到数据后对其进行IFFT，由于处于被请求状态，因此当进行过IFFT的数据足够多时就将其发给组帧模块，发送后将本模块的寄存器复位。

至此，组帧模块被触发，开始组帧，进入从后向前发送请求阶段。

在本阶段里，数据处理流水线上的各模块发送给后续模块的数据量就是本模块的每次输出量，当一模块发送数据给后续模块时，就相当于发送了一个数据ready(就绪)的信号给后续模块；在发送后，如果本模块内存中仍有数据则继续处理，如果内存中有足够大的空间则向前一级模块请求数据。

所述足够多、足够大的概念同前文所述。

(2)从后向前发送请求阶段，如图6所示：

组帧模块对收到的数据进行组帧；处理完一定的数据后就发给滤波器，当内存中有足够大空间时，向IFFT请求数据，本应用实例里为发送req信号；此时，组帧模块里仍有数据，继续进行组帧。

IFFT将本模块的寄存器置位，当有足够多的数据时就发送给组帧模块；然后本模块的寄存器复位。当IFFT内存中有足够大的空间时，就向OFDM符号构成模块发送req信号请求数据；本模块的内存中有OFDM符号构成模块发来的数据的话就继续进行IFFT。

其它数据处理流水线上的模块的处理可以此类推。

而接口模块收到字节交织器的请求数据信号后，将本模块的寄存器置位，当有足够多的数据时就发送给字节交织器，然后本模块的寄存器复位。

对于有两个内存的模块而言，所述两个内存以乒乓存储器的方式工作，即交替作为用于写的模块和用于读的模块；具体工作方式同前文所述。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (13)

1.一种发射机，包括接口模块、组帧模块以及数据处理流水线；所述数据处理流水线为依次相连的缓存器或字节交织器、编码器、比特交织器、星座映射模块、OFDM符号构成模块及快速逆傅立叶变换模块IFFT；其中缓存器或字节交织器和接口模块相连；IFFT和组帧模块相连；

其特征在于：所述数据处理流水线上的每个模块及接口模块均用于按照本模块的时序控制信号将数据发给后续模块；

所述组帧模块用于对接收到的数据进行组帧并输出。

2.如权利要求1所述的发射机，其特征在于：

所述本模块的时序控制信号包括本模块定时设备的到时信号，或是本模块所收到的请求数据的信号。

3.如权利要求2所述的发射机，其特征在于，当所述时序控制信号为本模块定时设备的到时信号时：

所述数据处理流水线上每个模块及接口模块中均包括一定时设备，用于在到达定时时间后发出到时信号指示本模块向后续模块发送数据；并在每次本模块收到数据时重新启动。

4.如权利要求3所述的发射机，其特征在于：

所述定时设备为定时器、或计数器、或计时器；

所述定时设备的定时时间为本模块按最差处理能力处理完一批数据所需时间、和本模块的后续模块定时时间中较长的那个时间；

所述一批数据为本模块每次输出的数据量。

5.如权利要求2所述的发射机，其特征在于，当所述时序控制信号为本模块所收到的请求数据的信号时：

所述组帧模块用于当本模块内存中有足够大的空余空间时，向所述IFFT请求数据；

所述数据处理流水线中的每个模块及接口模块均用于在收到后续模块请求数据的信号后将本模块置于被请求状态；还用于在被请求状态下，当本模块中有足够多的已处理数据时将数据发送给后续模块，并在发送后将本模块置于非被请求状态；

所述数据处理流水线中的每个模块还用于当本模块中有足够大的空余存储空间时，向前一级模块请求数据；

所述数据处理流水线中的每个模块及接口模块在刚上电时均为被请求状态；

所述足够多是指本模块中已处理数据量大于或等于本模块每次输出的数据量；所述足够大是指本模块中空余存储空间的大小大于或等于前一级模块每次输出的数据量。

6.如权利要求5所述的发射机，其特征在于：

所述数据处理流水线中所有模块及接口模块的总处理能力大于或等于组帧模块的处理能力。

7.如权利要求5或6所述的发射机，其特征在于：

所述数据处理流水线中具有两个内存的模块还用于当本模块中用于写的内存写满或空余存储空间不够，则等待用于读的内存读光后，将用于读/写的内存互换；还用于当本模块中用于读的内存读光时，当用于写的内存不处于被写入状态时，将用于读/写的内存互换；

本模块中有足够多的已处理数据是指：本模块中用于读的内存中有足够多的已处理数据；

本模块中有足够大的空余存储空间是指：本模块中用于写的内存有足够大的空余存储空间。

8.一种在如权利要求1所述的发射机中进行时序控制的方法，其特征在于，包括：

在数据处理流水线上的每个模块及接口模块根据本模块的时序控制信号将处理后的数据发往后续模块；

组帧模块接收到数据后开始组帧。

9.如权利要求8所述的方法，其特征在于：

所述时序控制信号包括本模块定时设备的到时信号，或是本模块所收到的请求数据的信号。

10.如权利要求9所述方法，其特征在于，当所述时序控制信号为本模块定时设备的到时信号时，本方法具体包括：

数据处理流水线上每个模块中的定时设备在每次本模块收到数据时重新启动，在到达定时时间后发出到时信号指示本模块向后续模块发送数据；

接口模块中的定时设备在到达定时时间后发出到时信号指示接口模块向字节交织器或缓存器发送数据；在每次发送数据后定时设备重新启动；

组帧模块接收到数据后开始组帧。

11.如权利要求10所述方法，其特征在于：

所述定时设备的定时时间为本模块按最差处理能力处理完一批数据所需时间、和本模块的后续模块定时时间中较长的那个时间。

12.如权利要求9所述方法，其特征在于，当所述时序控制信号为本模块所收到的请求数据的信号时，本方法具体包括：

组帧模块当本模块内存中有足够大的空余空间时，向IFFT请求数据；

数据处理流水线中的每个模块在收到后续模块请求数据的信号后将本模块置于被请求状态；在被请求状态下，当本模块中有足够多的已处理数据时将数据发送给后续模块，并在发送后将本模块置于非被请求状态；当本模块中有足够大的空余存储空间时，按一定的数据量向前一级模块请求数据；

所述接口模块在收到缓存器或字节交织器请求数据的信号后，将本模块置于被请求状态；在被请求状态下，当本模块中有足够多的可发送数据时将数据发送给后续模块，并在发送后将本模块置于非被请求状态；

所述数据处理流水线中的每个模块及接口模块在刚上电时均为被请求状态；

所述足够多是指本模块中已处理数据量大于或等于本模块每次输出的数据量；所述足够大是指本模块中空余存储空间的大小大于或等于前一级模块每次输出的数据量。

13.如权利要求12所述方法，其特征在于，所述数据处理流水线中的模块有两个内存时，这些模块具体实现如下：

当用于写的内存有足够大的空余存储空间时，按一定的数据量向前一级模块请求数据；

如果本模块处于被请求状态下，当用于读的内存中有足够多的可发送数据时，从用于读的内存中读出数据发送给后续模块；

当用于写的内存写满或空余存储空间不够，则等待用于读的内存读光后，将用于读/写的内存互换；

当用于读的内存读光时，当用于写的内存不处于被写入状态时，将用于读/写的内存互换。