CN101179277B - 高延伸性的译码电路及译码方法 - Google Patents

Abstract

一种高延伸性的译码电路，其中包括一闩锁单元、一闩锁结果选择单元及至少一译码单元。闩锁单元闩锁一原始数据并输出原始数据的闩锁值及闩锁反向值。闩锁结果选择单元根据译码单元的目标译码值组合闩锁值及闩锁反向值，以产生一预先译码值。接着闩锁结果选择单元再将预先译码值输出至对应的译码单元。译码单元根据预先译码值判断是否输出一译码信号。藉此可在不需改变原有已设计完成的译码电路，增加新功能所对应的译码单元。

Description

高延伸性的译码电路及译码方法

技术领域

本发明涉及一种译码电路，特别有关于让电路新增功能的一种高延伸性译码电路。

背景技术

通常在芯片的设计上，面对大量编码组合做译码时，一般作法均是使用最少的逻辑门去做译码处理，以节省芯片面积或者是满足低耗电的需求。未来芯片设计的趋势是朝向系统整合，将各类功能单元整合在同一芯片上，此时系统上各功能单元所需要的输入输出数据或者是不同功能单元之间互相传递数据上都必须先透过译码后，才能将控制信号或者是数据做传递。

而译码电路在电路应用上是相当普遍，一般制作标准组件库(standard celllibrary)的机构均会提供n to 2ⁿ译码器(decoder)给使用者使用。但面对日益复杂的产品应用下，系统或装置处理的数据量以及控制逻辑的复杂性逐渐增加，此时若单纯使用n to 2ⁿ译码器来处理译码上的需求，则会有电路面积过大及耗电的问题。

一般通过各种的最佳化电路技巧可以得到针对特定编码组合的最佳化译码电路，但编码组合一旦要新增一两组或者是小幅变动时则必须重新设计原电路。此时发现当遇到上述情况时，采用电路最佳化的方式会产生需要重新设计的负担，对于现在电子产品争取进入市场的时机(time to market)的目标下会形成设计时程的瓶颈所在。

发明内容

有鉴于此，本发明的目的在于，在考虑到编码组合延伸性的情况下，提供一种具备延伸性的译码电路，其包含输入值的前置处理电路以及具有侦测输入值是否符合译码条件的能力。当目的电路已设计完成但要再额外增加功能时，本发明的译码电路可以在不改变原本电路的状况下延伸出欲新增的功能，也就是当译码标的编码组合略做变动的情况下，可以花最少的成本以及变动范围来完成整体的功能。

为达上述的目的，本发明提供一种译码电路，其中该译码电路包括一种高延伸性的译码电路，包括一闩锁单元、一闩锁结果选择单元及至少一译码电路。其中闩锁单元接收一原始数据，储存该原始数据并输出原始数据的闩锁值及闩锁反向值至闩锁结果选择单元。闩锁结果选择单元接收该些闩锁值及闩锁反向值后，根据译码单元的目标译码值组合该些闩锁值及闩锁反向值，以输出一预先译码值。其中，该预先译码值根据该目标译码值1的位设定为撷取该原始数据的闩锁值输出，且根据该目标译码值0的位设定为撷取该原始数据的闩锁反向值输出。译码电路接收预先译码值，并判断预先译码值是否全为1，以决定是否输出一译码信号。

其中，该原始数据包括多个位，而该闩锁单元利用多个闩锁组件将该原始数据的位闩锁为该些闩锁值及该些闩锁反向值并输出。

其中，该译码单元为一逻辑电路。

其中，该译码单元包括两个与非门及一或非门。

其中，该译码单元包括三个与门。

其中，该译码单元包括一译码开关，用于控制该译码单元的启闭。

其中，该译码电路设置于一系统中，由该系统控制该译码开关。

本发明再提供一种译码方法，其中，包括以下步骤：先接收一原始数据，接着储存该原始数据并产生该原始资料的闩锁值及闩锁反向值；然后根据至少一译码电路的目标译码值，组合该些闩锁值及该些闩锁反向值为一预先译码值，并将该预先译码值输出至对应该的译码单元；其中，该预先译码值根据该目标译码值1的位设定为撷取该原始数据的闩锁值输出，且根据该目标译码值0的位设定为撷取该原始数据的闩锁反向值输出；最后该译码单元判断该预先译码值是否全为1，以决定是否输出一译码信号。

其中，该译码单元更包括判断一译码开关是否开启，来决定是否输出该译码信号。

其中，若该预先译码值及该译码开关的信号皆为1，则输出该译码信号。

其中，若该预先译码值及该译码开关的信号有一位不为1则不输出该译码信号。

其中，该译码单元判断该预先译码值皆为1，则输出该译码信号。

藉此当系统因应日新月异的需求而需要新增功能单元时，利用本发明所提出的架构便可在不需改变原有已设计完成的译码电路上，增加新功能所对应的译码单元，如此一来可以大大地节省设计上的时间成本。

附图说明

图1为明译码电路的系统架构示意图；

图2为本发明前置处理单元细部结构图；

图3为本发明闩锁结果选择单元细部结构图；

图4为本发明译码单元较佳实施例的结构图；及

图5为本发明译码单元较佳实施例的结构图。

其中，附图标记：

Dn        原始输入数据

10        前置处理单元

11、12    译码单元

An、Bn    预先译码値

11A、12B  译码开关

101       闩锁单元

102       闩锁结果选择单元

1010、1011、1012、1013、1014、1015            同步闩锁组件

Q0～Q5    闩锁値

Q0B～Q5B  闩锁反向值

具体实施方式

本发明提出了一种译码的运作架构，如图1本发明译码电路的系统架构示意图所示。首先针对原始输入数据Dn译码的过程做说明，译码的过程共分为两个阶段。第一阶段为先经过前置处理单元10做数据的预先译码，在此阶段原始输入数据Dn会先透过闩锁组件做数据储存的动作，并同时取得数据的正向及反向逻辑之后，前置处理单元10再依系统中各译码需求，选择出适当的信号组合输出到各个译码单元11、12...上。第二阶段为各译码单元11、12...针对从第一阶段所得到的预先译码値再做译码，亦即再做一次逻辑上的译码判断，确认该预先译码値是否符合此译码单元的译码条件而决定是否输出译码信号。

从图1可以观察到，本发明的译码电路系统中，前置处理单元10只有一个，原因是原始输入数据Dn只需要一份闩锁组件做统一储存即可，不需复制多份储存造成数据一致性上的负担。而前置处理单元10的预先译码功能则是将闩锁组件的正反向输出値做组合输出(如An和Bn)。因此，可以了解到前置处理单元10在系统中功能的定位为数据储存以及预先译码。

译码单元11、12...则是依系统中各功能单元(图未示)所需要的译码单元而配置，因此若系统中包含有多个不同的功能单元则必须依实际状况也要有多个译码单元做搭配。如图1中所示，前置处理单元10预先解出了An、Bn两组预先译码値分别送给译码单元11和译码单元12，An、Bn两组预先译码値的内容则是由系统中对各功能单元的资源配置来决定其値。一般可配置的资源可譬如：内存地址、ID number等。

当译码单元11得到预先译码値An时，因为已先透过前置处理单元10对译码値所做的预处理，所以能让译码单元11使用最少的逻辑门就可以译码完成，并且可以在对应不同功能单元上也使用相同的译码单元电路，大大地减少芯片设计上的复杂性以及面积。由于编码组合主要是由前置处理单元10做处理，因此在不变动编码组合而仅增加或减少选出的组合的情形下，就可以透过增加或减少译码单元11、12...来达到组合变动的状况，也就是可以在系统中新增功能单元而不会影响到原有已设计完成的电路。

座落在各译码单元11、12...上的译码开关11A、12B...则是决定各译码单元11、12...是否要开启。再者，这些开关11A、12B...可以进一步作为控制各译码单元11、12...的功能以及包含了低耗电的好处。

为更进一步了解本发明译码电路的动作，请继续参阅图2本发明前置处理单元细部结构图。如图2所示，可以观察到原始输入数据Dn会先由闩锁单元101做闩锁，接着再由闩锁结果选择单元102处理适当的闩锁值输出给后端的译码单元11、12...。以图2中前置处理单元10为例，假设输入数据有6个bit(D0～D5)，会使用6个同步闩锁组件1010、1011、1012、1013、1014、1015做闩锁，而闩锁组件1010、1011、1012、1013、1014、1015完成闩锁之后，依闩锁组件的特性会同时产生出闩锁値(Q)和闩锁反向值(QB)，亦即图2上所标示的Q0～Q5(闩锁値)、Q0B～Q5B(闩锁反向值)6个闩锁组件的正向/反向闩锁値。

接下来由闩锁结果选择单元102依译码标的特定值做闩锁値组合输出。假设译码单元11的目标译码値为2A\H的话，则闩锁结果选择单元102处理的概念是会把2A\H数字中二进制为0的bit改为反向输出，由于2A\H＝101010\B，所以闩锁结果选择单元102的输出An会由{Q5，Q4B，Q3，Q2B，Q1，Q0B}组合后再输出。这样的转换方式好处是在于下一阶段再译码时只需检查正向逻辑即可(检查An是否为111111\B)并且不受目标译码値的影响。同理，若译码单元12目标译码値为14\H的话，因为14\H＝010100\B，则闩锁结果选择单元102的输出Bn会由{Q5B，Q4，Q3B，Q2，Q1B，Q0B}组合后输出。

接着请参阅图3本发明闩锁结果选择单元细部结构图。如图3所示举例当译码单元11的目标译码値为2A\H、译码单元12目标译码値为14\H时，其闩锁结果选择单元102的细部结构图。由图中可知闩锁结果选择单元102是依照译码标的特定值来做闩锁组合输出。由于一个系统中可能包含有多个译码单元11、12...分别负责不同的目标译码値(本图以译码单元11、12为例)，因此，闩锁结果选择单元102必须对每个译码单元11、12所负责的目标译码値送给其对应的预先译码値An、Bn。在电路实现上，本发明的译码电路采用联机对应的方式将闩锁值组合后输出(An、Bn)。另外，当编码组合有变动的情况下，仅需增加或减少对译码单元11、12...的联机，不会影响到原本已完成的系统电路。

而译码单元11、12...的功能为确认从前置处理单元10送过来的预先译码値是否全为1，所以译码单元11、12...可为一逻辑电路的结构来设计。请参阅图4本发明译码单元较佳实施例的结构图。如图4所示，本发明的译码单元以两个与非门接收预先译码值及译码开关的启动信号，再由一或非门接收两个与非门的输出，以判断预先译码値是否符合此译码单元标的値或者是此译码单元是关闭的。例如当输入数据为6个bit(A0～A5)，若A0～A5的値均为1，代表是符合此译码单元的标的値，但仍需确认译码开关是否接受到启动信号为1，检查此译码单元是否为开的状态，若是的话便可送出译码结果为1。除此状况之外，其余情况的译码结果都会输出0，代表预先译码値并不符合此译码单元标的値或者是此译码单元是关闭的。

请再参阅图5本发明译码单元另一较佳实施例的结构图。如图5所示，本发明的译码单元亦可由三个与门组成。利用其中两个与门接收预先译码值及译码开关的启动信号，再由另一与门接收前端两个与门的输出，以判断预先译码値是否符合此译码单元标的値或者是此译码单元是关闭的。所以本发明的译码电路不限逻辑组件的种类及连接方式，其主要用于检查预先译码值是否全为1，及译码单元是否为开启的状态。

而从前置处理单元10中的说明可以知道若预先译码値符合条件的话要每根信号线都为1，由此知道各功能单元的所有译码单元动作都是一致的，目的都是要检查预先译码値是否全为1，所以在实际上各译码单元的电路是相同的甚至依情况各译码单元的电路还可以共享。借助这样的设计概念，本发明使用最少的逻辑门完成译码单元的功能，并且基于译码单元可重复使用的好处，提升了设计效率以及降低电路设计上出错的机会。

另外，当闩锁结果选择单元102将预先译码値转换完成后，可以使用两种传送方式将预先译码値送给第二阶段的译码单元11、12...继续做处理。第一种方式是闩锁结果选择单元102同时输出An、Bn、....给对应的译码单元11、译码单元12、...让对应的译码单元检查An、Bn是否全为1，全为1的该译码单元即会译码成功。如原始输入数据Dn为101010，因为闩锁结果选择单元102的输出An会由{Q5，Q4B，Q3，Q2B，Q1，Q0B}组合后再输出，所以An为111111传输至译码单元11，使译码单元11可译码而动作。而Bn会由{Q5B，Q4，Q3B，Q2，Q1B，Q0B}组合后输出，所以Bn为000001传输至译码单元12，译码单元12检查并非全为1所以不动作。使用这种方式的好处是电路上的实现较为简单。

第二种方式为第一种方式再加上由系统功能先将不相关的译码单元做关闭(利用译码开关11A、11B...)，只留下相关的译码单元做译码，这种方式是系统资源可充分利用而且可以达到省电的目的。

综上所述，利用本发明译码电路的架构可在不需改变原有已设计完成的译码电路上，增加上新功能所对应的译码电路，如此一来可以大大地节省设计上的时间成本。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的普通技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (12)

1.一种高延伸性的译码电路，其特征在于，包括：

一闩锁单元，接收一原始数据，储存该原始数据并输出该原始数据的闩锁值及闩锁反向值；

一闩锁结果选择单元，接收该些闩锁值及该些闩锁反向值，并根据一目标译码值组合该些闩锁值及该些闩锁反向值，以输出一预先译码值；其中，该预先译码值根据该目标译码值1的位设定为撷取该原始数据的闩锁值输出，且根据该目标译码值0的位设定为撷取该原始数据的闩锁反向值输出；及

至少一译码单元，设有该目标译码值，用于接收该预先译码值，并判断该预先译码值是否全为1，以决定是否输出一译码信号。

2.根据权利要求1所述的译码电路，其特征在于，该原始数据包括多个位，而该闩锁单元利用多个闩锁组件将该原始数据的位闩锁为该些闩锁值及该些闩锁反向值并输出。

3.根据权利要求1所述的译码电路，其特征在于，该译码单元为一逻辑电路。

4.根据权利要求3所述的译码电路，其特征在于，该译码单元包括两个与非门及一或非门。

5.根据权利要求3所述的译码电路，其特征在于，该译码单元包括三个与门。

6.根据权利要求1所述的译码电路，其特征在于，该译码单元包括一译码开关，用于控制该译码单元的启闭。

7.根据权利要求6所述的译码电路，其特征在于，该译码电路设置于一系统中，由该系统控制该译码开关。

8.一种译码方法，其特征在于，包括以下步骤：

接收一原始数据；

储存该原始数据并产生该原始数据的闩锁值及闩锁反向值；

根据至少一译码单元的目标译码值，组合该些闩锁值及该些闩锁反向值为一预先译码值，并将该预先译码值输出至对应的该译码单元，其中，该预先译码值根据该目标译码值1的位设定为撷取该原始数据的闩锁值输出，且根据该目标译码值0的位设定为撷取该原始数据的闩锁反向值输出；及

该译码单元判断该预先译码值是否全为1，以决定是否输出一译码信号。

9.根据权利要求8所述的译码方法，其特征在于，该译码单元更包括判断一译码开关是否开启，来决定是否输出该译码信号。

10.根据权利要求9所述的译码方法，其特征在于，若该预先译码值及该译码开关的信号皆为1，则输出该译码信号。

11.根据权利要求9所述的译码方法，其特征在于，若该预先译码值及该译码开关的信号有一位不为1则不输出该译码信号。

12.根据权利要求8所述的译码方法，其特征在于，该译码单元判断该预先译码值皆为1，则输出该译码信号。

Images