CN101178690A - 低功耗高性能高速暂存器的设计方法 - Google Patents
低功耗高性能高速暂存器的设计方法 Download PDFInfo
- Publication number
- CN101178690A CN101178690A CNA2007101644627A CN200710164462A CN101178690A CN 101178690 A CN101178690 A CN 101178690A CN A2007101644627 A CNA2007101644627 A CN A2007101644627A CN 200710164462 A CN200710164462 A CN 200710164462A CN 101178690 A CN101178690 A CN 101178690A
- Authority
- CN
- China
- Prior art keywords
- scratch pad
- memory
- pad memory
- power consumption
- scratch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明公开了一种低功耗高性能高速暂存器的设计方法。一方面,通过提前获得高速暂存器是否命中的信息,避免对高速暂存器的无效访问,降低动态功耗;另一方面,通过将存储区划分为n个物理分块,在高速暂存区命中的情况下,只访问总大小的1/n,动态功耗为原来的1/n。通过采用虚拟地址寻址高速暂存器,节省了虚拟地址到物理地址的转换时间,减少了由地址转换带来的额外硬件开销,减小了系统整体功耗。利用本发明可以极大的降低高速暂存器的功耗,大幅提高嵌入式处理器的整体性能,并且具有硬件代价小、设计实现简单的优点。
Description
技术领域
本发明涉及集成电路设计领域,尤其涉及一种低功耗高性能高速暂存器的设计方法。
背景技术
嵌入式系统已经渗入到日常生活的各个方面。在手机、便携式多媒体播放机、数码相机、机顶盒里都有嵌入式系统的身影。嵌入式领域的不断扩大和应用的不断复杂,对嵌入式处理器的性能和功耗提出了更高的要求。
由于嵌入式处理器在工作时需要的指令和数据都存放在内存,而每次处理器去访问内存需要大量的时间,造成流水线的严重停顿,给处理器的性能带来巨大的影响。处理器速度和存储器速度的不匹配已经成为限制嵌入式系统性能的巨大障碍。
高速缓存作为内存数据的部分有效映射,已被广泛实现在现代处理器上。通过在片上设置高速缓存区,处理器在高速缓存区命中的情况下,可以直接从高速缓存访问数据,而不再需要从片外存储器读写数据,从而节省了访问时间,减少处理器流水线的停顿。
高速缓存一般由数据存储器和索引标志存储器组成,一般通过物理地址寻址。因此在每次访问高速缓存之前,处理器产生的虚拟地址必须首先转换为物理地址。在获得物理地址后,由物理地址的低位同时去索引数据存储器和索引标志存储器。在获得索引标志存储器的数据之后,将这个数据与物理地址的高位进行比较,如果相等,表示从数据存储器获得的数据是有效的,直接从高速缓存中进行数据的读写;否则数据无效,需要去内存访问数据。
高速缓存虽然很大程度上提高了处理器访问存储器的速度,但是高速缓存也成为芯片的主要耗电部件。据统计,在有些设计中,高速缓存的耗电量占了整个芯片的30%以上。在对功耗非常敏感的应用中,高速缓存的应用更是受到了极大的限制。因此高速缓存需要进行低功耗设计。
另一方面,由于高速缓存对于软件是透明的,软件无法控制高速缓存的数据替换。在一些应用场合,由于数据被随机替换,导致高速缓存区出现频繁的缺失,不仅增加了高速缓冲区的功耗,也消耗了大量的流水线时钟,处理器的性能受到很大的影响。因此如何控制高速缓存器对于关键代码和数据的替换,成为一些对于性能有严格要求的应用急需解决的问题。
发明内容
本发明的目的是提供一种低功耗高性能高速暂存器的设计方法。避免在片上高速暂存器访问过程中的无用功耗,同时通过实现对高速暂存区数据替换策略的可控性,实现处理器系统性能的提升。
低功耗高性能高速暂存器的设计方法包括如下:
1)高速暂存器支持高缓和本地存储两种模式;
2)高速暂存器支持高缓和本地存储的动态切换;
3)高速暂存器采用虚拟地址寻址;
4)通过提前获得高速暂存器命中信息,决定对高速暂存器进行访问;
5)高速暂存器物理上由多个大小相同的存储单元组成,每次只访问单个存储单元;
6)工作在高缓模式下的高速暂存器复用高速缓存的回填机制对高速暂存器进行填充;
7)工作在本地存储模式下的高速暂存器通过软件配置,由专用DMA硬件进行填充。
所述的高速暂存器支持高缓和本地存储两种模式:高速暂存器提供了两种工作模式,高缓模式下高速暂存器作为cache的补充路,本地存储模式下作为内存空间的一个补充。
所述的高速暂存器支持高缓和本地存储的动态切换:用户通过实时的配置高速暂存器工作模式位,让高速暂存器工作在相应模式,实现工作模式的动态切换。
所述的高速暂存器采用虚拟地址寻址:采用虚拟地址,无需内存管理单元进行物理地址转换,直接判断当前地址是否命中高速暂存区,提前获得高速暂存命中信息。
所述的通过提前获得高速暂存器命中信息,决定对高速暂存器进行访问:由于高速暂存器按连续地址空间存储,通过虚拟地址与高速暂存器的虚拟基地址进行比较,可提前获得虚拟地址是否命中高速暂存区;如果命中,开启高速暂存器进行访问,如果不命中,停止对高速暂存器的访问。
所述的高速暂存器物理上由多个大小相同的存储单元组成,每次只访问单个存储单元:在访问高速暂存器时,通过将高速暂存器分为若干个子存储单元,通过地址信息,选择相应的子存储单元,避免对整块存储单元的访问而浪费功耗。
所述的工作在高缓模式下的高速暂存器复用高速缓存的回填机制对高速暂存器进行填充:在高缓模式下,高速暂存区作为cache的一个有效补充,对数据进行缓存,数据的回填复用cache的回填硬件电路。
所述的工作在本地存储模式下的高速暂存器通过软件配置,由专用DMA硬件进行填充:本地存储模式下的高速暂存器作为内存空间的有效区域,通过DMA专用硬件电路进行数据的搬运。
本发明具有的有益效果:
1)硬件开销小,实现简单。由于高速暂存器的高缓模式复用了cache的数据回填硬件电路,而本地存储模式只需增加专用DMA电路即可实现,所以适合在现有的处理器架构上扩展,并且实现代价小;
2)功耗节省明显。通过避免对高速暂存的无效访问,并减小有效访问区域的大小,实现功耗的巨大节省;
3)对处理器系统性能有显著提升。通过实现对高速暂存区数据回填机制的可控性,实现了对高速暂存的高效利用和处理器系统性能的巨大提升;
4)灵活性好,适用于各种大小的高速暂存器。
附图说明
图1是高速暂存器在哈佛结构处理器流水线中的位置示意图;
图2是高速暂存器的总体架构示意图;
图3是高速暂存器两种工作模式示意图;
图4是高速暂存器物理存储单元分区和控制逻辑示意图。
具体实施方式
本发明中,高速暂存器是一块位于处理器上的存储地址连续的存储区,是内存的有效部分映射。它在处理器流水线中的位置和作用如图1所示。
通过对高速暂存器的访问机制和物理结构进行设计,避免了高速暂存器访问过程中的无用功耗,通过增加对高速暂存器的数据回填策略的可控性,提高了处理器系统的性能。它的总体架构和工作原理如图2所示。
本发明提出的一种低功耗高性能高速暂存器的设计方法,其特征包括如下:
1)高速暂存器支持高缓和本地存储两种模式;
2)高速暂存器支持高缓和本地存储的动态切换;
3)高速暂存器采用虚拟地址寻址;
4)通过提前获得高速暂存器命中信息,决定对高速暂存器进行访问;
5)高速暂存器物理上由多个大小相同的存储单元组成,每次只访问单个存储单元;
6)工作在高缓模式下的高速暂存器复用高速缓存的回填机制对高速暂存器进行填充;
7)工作在本地存储模式下的高速暂存器通过软件配置,由专用DMA硬件进行填充。
所述的高速暂存器支持高缓和本地存储两种模式:为提高可重用性和灵活性,高速暂存器提供了两种工作模式,每种工作模式如图3所示。高缓模式下高速暂存区作为cache的有效补充,其工作原理和功能与cache一样。本地存储模式下高速暂存区作为内存空间的一个补充。通过提供两种工作模式,使得高速暂存器可以根据应用的不同选择合适的工作模式,最大限度的发挥暂存器的作用。用户可通过设置高速暂存器控制寄存器中的工作模式位,选择相应的模式。该位为1表示本地存储器模式,为0表示高缓模式。
所述的高速暂存器支持高缓和本地存储的动态切换:由于在高速暂存器控制寄存器中设置了相应的模式位,用户可通过修改该位,指示暂存器进行模式切换。高速暂存器内部硬件电路时刻监控模式位,在模式位发生变化之后,控制逻辑自动切换到对应的模式下。模式切换是动态进行的,无需进行额外的操作和处理。用户只需保证在模式切换之后,高速暂存器中的数据在逻辑上是否仍然保持有效状态。
所述的高速暂存器采用虚拟地址寻址:采用虚拟地址,无需内存管理单元进行物理地址转换,直接判断当前地址是否命中高速暂存区,提前获得高速暂存命中信息。采用实地址访问的暂存区在访问数据的同时必须进行地址的转换,也就是说高速暂存器访问的时候,控制逻辑是不能判断当前地址对应的内容是否在高速暂存器中。只有在访问之后,通过物理地址的比较,才能确定当前内容是否在高速暂存器中,这样在地址未落入到地址范围时,仍然要开启高速暂存器,浪费了很大的功耗。通过采用虚拟地址访问,无需进行物理地址的转换,也就是说,可以在访问之前确定当前地址是否命中该区,如果命中,则进行访问,不命中就不再访问,避免了由于地址不命中带来的无谓的功耗浪费,节约了功耗。
所述的通过提前获得高速暂存器命中信息,决定对高速暂存器进行访问:由于高速暂存器按连续地址空间存储,如图2所示,通过虚拟地址与高速暂存器的虚拟基地址进行比较,可提前获得虚拟地址是否命中高速暂存区;如果命中,开启高速暂存器进行访问,如果不命中,停止对高速暂存器的访问。在流水线的前级设计地址比较器,虚拟地址产生之后,直接进行地址是否命中高速暂存器的判断。由于该部分的判断逻辑可以被设计到访问存储器之前,所以得到的判断信息可以直接控制高速暂存器的访问。如果发现高速暂存命中,则开启高速暂存的访问逻辑,以便于在下个流水线节拍得到所需的数据;如果发现高速暂存不命中,则关闭所有的访问控制逻辑,使高速暂存器保持在低功耗模式,节约功耗。该部分逻辑对于节约功耗,起到了至关重要的作用。
所述的高速暂存器物理上由多个大小相同的存储单元组成,每次只访问单个存储单元:在访问高速暂存器时,通过将高速暂存器分割为若干个子存储单元,通过地址信息,选择相应的子存储单元,避免对整块存储单元的访问而浪费功耗,具体逻辑如图4所示。高速暂存器在逻辑上是一块大小固定、存储地址连续的存储空间。通常情况下,设计一块大小符合设计要求的存储单元来实现高速暂存器的存储单元。统一的存储单元在设计上比较简单,但是由于采用的是同一开启,同一关闭的策略,所以在访问时,虽然只访问的一个地址,但是整块空间对应的存储单元都需要开启,消耗了很大功耗。在高速暂存器设计中,由于采用的是连续空间的寻址,因此可以通过地址事先得到访问所在的物理空间。基于这样的原理,将存储器的逻辑空间划分了若干区域,每个区域用一个物理存储单元来对应。在访问时,通过将地址的高位进行判断,得到子空间的地址,通过子空间地址加上子空间的内部偏移,进行访问。在访问过程中,只有选中的子空间被开启,其余的(n-1)个子存储器仍然处于关闭状态,避免了由于统一访问造成的无谓功率消耗。该设计在逻辑上,各个空间仍然保持连续。
所述的工作在高缓模式下的高速暂存器复用高速缓存的回填机制对高速暂存器进行填充:在高缓模式下,高速暂存区作为cache的一个有效补充,对内存数据进行缓存。它的工作原理与cache一样,复用cache的数据回填硬件电路,具体如图3所示。这种模式不会带来额外的硬件开销,因此便于在处理器架构上扩展。同时由于这种模式的数据回填是由回填硬件电路自动完成,此过程对用户透明,避免了用户操作的麻烦。该模式下,高速暂存区与高速缓存区的唯一区别是高速暂存区是连续空间的一个映射,而高速缓存区可以是非连续空间的映射。
所述的工作在本地存储模式下的高速暂存器通过软件配置,由专用DMA硬件进行填充:本地存储模式下的高速暂存器作为内存空间的有效区域,通过DMA专用硬件电路进行数据的搬运,搬运过程通过软件进行控制,其硬件地电路如图3所示。这种工作模式在带来一定硬件开销的同时,却换来了操作的灵活性和有效性。用户可以通过软件配置相关的DMA控制寄存器,实现对高速暂存器的灵活和有效运用。尤其在嵌入式应用中,一个进程或者一段程序往往是嵌入式软件的瓶颈所在,此时通过配置专用DMA的搬运起始地址和终止地址,将这部分程序和数据从内存搬运到高速暂存器。通过该设计,可以使处理器从繁重的数据搬运工作中解脱出来,从而处理那些最关键的任务。DMA硬件逻辑作为CPU的一个重要补充,对于处理器整体处理性能的提升,起到了至关重要的作用。
Claims (8)
1.一种低功耗高性能高速暂存器的设计方法,其特征包括如下:
1)高速暂存器支持高缓和本地存储两种模式;
2)高速暂存器支持高缓和本地存储的动态切换;
3)高速暂存器采用虚拟地址寻址;
4)通过提前获得高速暂存器命中信息,决定对高速暂存器进行访问;
5)高速暂存器物理上由多个大小相同的存储单元组成,每次只访问单个存储单元;
6)工作在高缓模式下的高速暂存器复用高速缓存的回填机制对高速暂存器进行填充;
7)工作在本地存储模式下的高速暂存器通过软件配置,由专用DMA硬件进行填充。
2.根据权利要求1所述的一种低功耗高性能高速暂存器的设计方法,其特征在于,所述的高速暂存器支持高缓和本地存储两种模式:高速暂存器提供了两种工作模式,高缓模式下高速暂存器作为cache的补充路,本地存储模式下作为内存空间的一个补充。
3.根据权利要求1所述的一种低功耗高性能高速暂存器的设计方法,其特征在于,所述的高速暂存器支持高缓和本地存储的动态切换:用户通过实时的配置高速暂存器工作模式位,让高速暂存器工作在相应模式,实现工作模式的动态切换。
4.根据权利要求1所述的一种低功耗高性能高速暂存器的设计方法,其特征在于,所述的高速暂存器采用虚拟地址寻址:采用虚拟地址,无需内存管理单元进行物理地址转换,直接判断当前地址是否命中高速暂存区,提前获得高速暂存命中信息。
5.根据权利要求1所述的一种低功耗高性能高速暂存器的设计方法,其特征在于,所述的通过提前获得高速暂存器命中信息,决定对高速暂存器进行访问:由于高速暂存器按连续地址空间存储,通过虚拟地址与高速暂存器的虚拟基地址进行比较,可提前获得虚拟地址是否命中高速暂存区;如果命中,开启高速暂存器进行访问,如果不命中,停止对高速暂存器的访问。
6.根据权利要求1所述的一种低功耗高性能高速暂存器的设计方法,其特征在于,所述的高速暂存器物理上由多个大小相同的存储单元组成,每次只访问单个存储单元:在访问高速暂存器时,通过将高速暂存器分为若干个子存储单元,通过地址信息,选择相应的子存储单元,避免对整块存储单元的访问而浪费功耗。
7.根据权利要求1所述的一种低功耗高性能高速暂存器的设计方法,其特征在于,所述的工作在高缓模式下的高速暂存器复用高速缓存的回填机制对高速暂存器进行填充:在高缓模式下,高速暂存区作为cache的一个有效补充,对数据进行缓存,数据的回填复用cache的回填硬件电路。
8.根据权利要求1所述的一种低功耗高性能高速暂存器的设计方法,其特征在于,所述的工作在本地存储模式下的高速暂存器通过软件配置,由专用DMA硬件进行填充:本地存储模式下的高速暂存器作为内存空间的有效区域,通过DMA专用硬件电路进行数据的搬运。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101644627A CN101178690B (zh) | 2007-12-03 | 2007-12-03 | 低功耗高性能高速暂存器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101644627A CN101178690B (zh) | 2007-12-03 | 2007-12-03 | 低功耗高性能高速暂存器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101178690A true CN101178690A (zh) | 2008-05-14 |
CN101178690B CN101178690B (zh) | 2010-07-21 |
Family
ID=39404950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101644627A Expired - Fee Related CN101178690B (zh) | 2007-12-03 | 2007-12-03 | 低功耗高性能高速暂存器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101178690B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101520751B (zh) * | 2009-03-26 | 2012-01-04 | 浙江大学 | Cache的自适应插入策略的实现方法 |
CN103295627A (zh) * | 2013-04-23 | 2013-09-11 | 华为技术有限公司 | 相变存储器、数据并行写入方法及数据读取方法 |
CN104572499A (zh) * | 2014-12-30 | 2015-04-29 | 杭州中天微系统有限公司 | 一种数据高速缓存的访问装置 |
WO2015070771A1 (zh) * | 2013-11-16 | 2015-05-21 | 上海芯豪微电子有限公司 | 一种数据缓存系统和方法 |
WO2016188392A1 (zh) * | 2015-05-23 | 2016-12-01 | 上海芯豪微电子有限公司 | 一种数据地址产生系统和方法 |
WO2017016521A1 (zh) * | 2015-07-30 | 2017-02-02 | 华为技术有限公司 | 能降低功耗的电子装置及降低电子装置功耗的方法 |
CN108052458A (zh) * | 2017-12-21 | 2018-05-18 | 中国电子科技集团公司第四十七研究所 | 一种基于应用的Cache动态配置装置及方法 |
CN110865952A (zh) * | 2018-08-28 | 2020-03-06 | 上海天王星智能科技有限公司 | 利用缓存优化dma传输 |
CN113138657A (zh) * | 2020-01-17 | 2021-07-20 | 炬芯科技股份有限公司 | 一种降低cache访问功耗的方法和电路 |
-
2007
- 2007-12-03 CN CN2007101644627A patent/CN101178690B/zh not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101520751B (zh) * | 2009-03-26 | 2012-01-04 | 浙江大学 | Cache的自适应插入策略的实现方法 |
CN103295627A (zh) * | 2013-04-23 | 2013-09-11 | 华为技术有限公司 | 相变存储器、数据并行写入方法及数据读取方法 |
CN103295627B (zh) * | 2013-04-23 | 2016-08-31 | 华为技术有限公司 | 相变存储器、数据并行写入方法及数据读取方法 |
WO2015070771A1 (zh) * | 2013-11-16 | 2015-05-21 | 上海芯豪微电子有限公司 | 一种数据缓存系统和方法 |
CN104657285A (zh) * | 2013-11-16 | 2015-05-27 | 上海芯豪微电子有限公司 | 一种数据缓存系统和方法 |
CN104657285B (zh) * | 2013-11-16 | 2020-05-05 | 上海芯豪微电子有限公司 | 一种数据缓存系统和方法 |
CN104572499B (zh) * | 2014-12-30 | 2017-07-11 | 杭州中天微系统有限公司 | 一种数据高速缓存的访问装置 |
CN104572499A (zh) * | 2014-12-30 | 2015-04-29 | 杭州中天微系统有限公司 | 一种数据高速缓存的访问装置 |
WO2016188392A1 (zh) * | 2015-05-23 | 2016-12-01 | 上海芯豪微电子有限公司 | 一种数据地址产生系统和方法 |
WO2017016521A1 (zh) * | 2015-07-30 | 2017-02-02 | 华为技术有限公司 | 能降低功耗的电子装置及降低电子装置功耗的方法 |
US10976800B2 (en) | 2015-07-30 | 2021-04-13 | Huawei Technologies Co., Ltd. | Electronic device capable of reducing power consumption and method for reducing power consumption of electronic device |
CN108052458A (zh) * | 2017-12-21 | 2018-05-18 | 中国电子科技集团公司第四十七研究所 | 一种基于应用的Cache动态配置装置及方法 |
CN110865952A (zh) * | 2018-08-28 | 2020-03-06 | 上海天王星智能科技有限公司 | 利用缓存优化dma传输 |
CN110865952B (zh) * | 2018-08-28 | 2022-07-29 | 上海忆芯实业有限公司 | 利用缓存优化dma传输 |
CN113138657A (zh) * | 2020-01-17 | 2021-07-20 | 炬芯科技股份有限公司 | 一种降低cache访问功耗的方法和电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101178690B (zh) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101178690B (zh) | 低功耗高性能高速暂存器 | |
CN101375228B (zh) | 具有省电指令高速缓存通路预测器和指令代替方案的微处理器 | |
Heo et al. | Dynamic fine-grain leakage reduction using leakage-biased bitlines | |
US7904658B2 (en) | Structure for power-efficient cache memory | |
CN101346701A (zh) | 降低正在被供电的存储体的数量 | |
Zhan et al. | Hybrid drowsy SRAM and STT-RAM buffer designs for dark-silicon-aware NoC | |
Li et al. | Exploiting set-level write non-uniformity for energy-efficient NVM-based hybrid cache | |
CN1746865A (zh) | 数字信号处理器可重构指令高速缓存部分的实现方法 | |
JP2010532517A (ja) | 連想度を設定可能なキャッシュメモリ | |
US20070016729A1 (en) | Cache organization for power optimized memory access | |
US20070124538A1 (en) | Power-efficient cache memory system and method therefor | |
Quan et al. | Prediction table based management policy for STT-RAM and SRAM hybrid cache | |
Chang et al. | Two new techniques integrated for energy-efficient TLB design | |
CN100377115C (zh) | 适用于上下文切换的栈高速缓冲存储器及缓冲存储方法 | |
CN100409203C (zh) | 一种低功耗高速缓存的实现方法及其高速缓存器 | |
CN100428200C (zh) | 一种片上指令cache的实现方法 | |
Agarwal et al. | Improving the performance of hybrid caches using partitioned victim caching | |
Keramidas et al. | A framework for efficient cache resizing | |
JP2003131945A (ja) | キャッシュメモリ装置 | |
Yang et al. | Dynamically resizable instruction cache: An energy-efficient and high-performance deep-submicron instruction cache | |
Li et al. | Managing leakage energy in cache hierarchies | |
Cha et al. | Morphable DRAM cache design for hybrid memory systems | |
Chakraborty et al. | Cache capacity and its effects on power consumption for tiled chip multi-processors | |
Pan et al. | Respin: Rethinking Near-Threshold Multiprocessor Design with Non-Volatile Memory | |
Zhang | A low power highly associative cache for embedded systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100721 Termination date: 20101203 |