CN101175146A - 一种提高fpga数字视频实时处理稳定性的装置 - Google Patents

Abstract

本发明公开了一种提高FPGA数字视频处理稳定性的装置，包括：关键信号处理模块和视频处理参数抗干扰模块。关键信号处理模块对关键视频信号进行独立处理，以保证视频数据传输的稳定性；视频处理参数抗干扰模块根据视频同步信号，来确定视频处理参数的变化情况，通过帧同步机制来保证参数的变化频率，同时对参数的变化进行缓冲，使视频处理参数无法突变，从而达到了抗多种突变干扰，使输出信号柔和变化的效果。本发明一方面通过关键信号处理模块来保证全局稳定同步的正常工作，另一方面通过对视频处理参数的抗干扰处理，保证了处理单元的稳定性，同时提高了FPGA视频处理的稳定性。

Description

一种提高FPGA数字视频实时处理稳定性的装置

技术领域

本发明属于安全防范监控系统前端设备领域，尤其是一种提高FPGA数字视频实时处理稳定性的装置。

背景技术

信息时代，对信息处理的速度要求越来越高，相比其它信息，视频信息具有数据量大，实时性高，处理复杂度高等诸多特点。随着计算机技术的不断发展，数字化应用已经逐步渗透到了人们生活的方方面面，其中数字化视频就是一个非常典型的例子。数字化视频以其灵活性强、精度高、再现性好以及其它诸多方面的优势，逐渐替代了模拟视频。同时随着半导体技术的不断进步，专用图形图像高速微处理器应运而生，这使得数字化视频的应用领域进一步扩大。例如电视实况转播、视频会议、远程医疗以及远程监控等。这同时也对视频处理技术提出了更高的要求。

由于数字化视频处理灵活的特点，各类数字视频处理技术在其专用领域内不断发展，数字视频处理成为数字视频应用中一项关键技术。数字视频处理是通过计算机或微处理器对图像进行去除噪声、增强、复原、分割、提取特征等处理的方法和技术。一般来讲，对视频进行处理的主要目的有三个方面：一、提高图像的视觉质量，如进行图像的亮度、彩色变换，增强、抑制某些成分，对图像进行几何变换等，以改善图像的质量。二、提取图像中所包含的某些特征或特殊信息，这些被提取的特征或信息往往为计算机分析图像提供便利。三、图像数据的变换、编码和压缩，以便于图像的存储和传输。

数字视频实时处理，其处理模块是由视频数据统计及处理参数计算和视频数据实时处理两部分组成，如图1所示。视频信号首先由摄像机采集后，经过模拟数字转换得到数字视频信号，然后将数字视频信号送由数字视频实时处理模块进行处理(如白平衡处理、亮度色度调整、画面形状位置校正、去抖动等等)。视频数据统计和处理参数计算模块通过对前一帧或前面多帧视频图像进行统计，并根据已有经验参数计算出所需视频处理的参数，然后将参数送给视频数据实时处理模块。实时处理模块按照处理的计算方法，使用处理参数计算模块提供的参数对数字视频数据进行实时的调整，然后将处理后的数据送出，达到实时视频处理的效果。由于实时处理模块需要根据已有方法对数据进行处理，因此在处理后，输出数据必然会有一定时间的延迟。为了能够保证数字视频信号的同步，在视频数据延迟的同时，实时处理模块也要对同步信号进行同样的延迟，从而保证视频信号同步。

这种实时的处理方式保证了数字视频处理的实时性，但是同时也引入了一些问题。由于视频实时处理模块的工作依赖于处理参数计算模块，处理参数计算模块一旦受到某些干扰而导致暂时性的参数计算错误，这就会使得实时视频处理模块不能正常工作，从而使得视频出现异常，并且一次错误，可能会使错误累计到后续的处理中，使得系统需要一个过程才能恢复正常；同时，由于处理参数计算模块是采用对前一帧或多帧数据进行统计后计算出参数送给实时处理模块，用于处理下一帧或几帧视频数据，这就使得如果图像发生过快的突变，而在随之的调整上会有一定时间的滞后，这样就会使视频有一个不确定的跳变过程，可能会导致画面的瞬时不正常显示。另外，视频实时处理模块为了保证数字视频信号的同步，将同步信号与视频信号一起处理，这个过程中很可能出现视频信号对同步信号发生干扰，一旦同步信号发生错误，将导致视频失步，使得视频摇摆甚至中断。因此需要一种合适的装置去解决这些使得数字视频实时处理模块中这些导致系统不稳定的问题，从而保证系统稳定工作。

FPGA是一种微电子领域被广泛使用的可编程逻辑器件。随着半导体工艺的进步FPGA的成本不断降低，性能也有了显著提升，同时不断集成一些新的硬件资源，比如内嵌DSP块、内嵌RAM块、锁相环(PLL)、高速外部存储器接口(DDR/DDR2)、高速LVDS接口等。作为一个平台，FPGA显然已经非常适合于高性能低成本的视频和图像应用。在微电子工业和设计手段迅速发展的今天，工程师有很多可选择的目标器件用于不同的视频图像解决方案，目的只有一个，就是在成本、效益、开发时间、系统可靠性、系统先进性之间寻求综合最优值。DSP、FPGA、ASIC等目标器件是视频处理中几种主要的选择，与采用DSP、ASIC相比，运用FPGA来实现系统功能不是最节省成本和最佳性能的方法，但是FPGA以其设计实现的简便性、兼容性、稳定性、可靠性尤其是开发周期短和内部资源丰富等特点，可以帮助用户灵活定制系统，缩短产品研发和更新换代的周期，使用户紧跟技术和市场发展潮流。

当前基于FPGA的数字视频实时处理的应用是非常典型的一类应用，在FPGA对数字视频实时处理的同时，如何能够保证其系统稳定工作，正是本实用新型所解决的问题。

发明内容

本发明的目的是针对数字视频实时处理系统中存在的问题，提供一种可有效提高FPGA数字视频实时处理稳定性的装置。

本发明的目的是通过以下技术方案实现的：

一种提高FPGA数字视频实时处理稳定性的装置，包括处理参数计算模块、视频实时处理模块，其中数字视频信号同时输入给处理参数计算模块及视频实时处理模块，处理参数计算模块将处理的数据传送给视频实时处理模块，传送的数据经视频实时处理模块输出数字视频信号及视频同步信号，其特征在于：

(1).处理参数计算模块将数据传送给处理参数抗干扰模块，该处理参数抗干扰模块将数据传送给视频实时处理模块；

(2).处理参数抗干扰模块接收关键信号处理模块的数据，该关键信号处理模块接收视频同步信号的输入信号；

(3).视频同步输出信号自关键信号处理模块输出，数字视频信号自视频实时处理模块输出。

而且，所述的关键信号处理模块的关键信号包括：帧同步信号、场同步信号、行同步信号。

而且，所述的关键信号处理模块包括延迟/相位调整模块，该延迟/相位调整模块为移位寄存器或D触发器，以对关键信号进行引起数据的延迟处理及相位调整。

而且，所述的关键信号处理模块也可采用延迟/相位调整模块可采用移位寄存器或D触发器与反相器组合实现。

而且，所述的处理参数抗干扰模块由D触发器、数据锁存器、比较器、加/减法器、数据选择器构成。

本发明的优点和积极效果是：

1.本发明在FPGA数字视频实时处理电路中加入了关键信号处理模块和视频处理参数抗干扰模块。其中关键信号处理模块对关键视频信号进行独立处理，以保证视频数据传输的稳定性；视频处理参数抗干扰模块根据视频同步信号，来确定视频处理参数的变化情况，通过帧同步机制来保证参数的变化频率，同时对参数的变化进行缓冲，使视频处理参数无法突变，从而达到了抗多种突变干扰，使输出信号柔和变化的效果。

2.本实用新型通过对FPGA实时视频处理流程中关键信号的单独处理保证了全局稳定同步的正常工作，并通过对视频处理参数的抗干扰处理，保证了处理单元的稳定性，提高了FPGA视频处理的稳定性。

附图说明

图1是公知的实时视频处理电路原理方框图；

图2是本发明实时视频处理系统的原理方框图；

图3是本发明关键信号处理模块电路方框图

图4是图3的电路原理图；

图5是本发明视频处理参数抗干扰模块电路方框图；

图6为图5的电路原理图。

具体实施方式

以下结合附图对本发明实施例做进一步详述：

本发明的实时视频处理系统的原理方框图如图2所示，首先关键信号处理模块接收视频同步信号，在对视频同步信号进行若干处理后，把经特定处理后的该同步信号送给其它模块和输出；同时，处理参数计算模块接收数字视频信号输入的数据，对该视频数据进行统计，并根据已有经验数据和当前统计数据计算出视频处理参数，并将该视频处理参数送给处理参数抗干扰模块。该抗干扰模块是与帧或场等同步信号同步的，只有在两帧或两场间，模块才将参数计算模块的数据读入，并锁存在模块内部供视频实时处理模块使用，这样，在其它时刻，即使处理参数发生变化，模块依然保证一帧或一场图像采用相同标准进行处理，在下一个同步时刻来临时，抗干扰模块根据已设定好的调整步长，判断新的处理参数与旧处理参数之间的区别，来决定如何对处理参数进行调整。如果新参数与旧参数差距过大，则按照设定好的最大步长来进行调整，没有完成的调整部分在下一次同步调整时继续。调整后的处理参数，送给视频实时处理模块。视频实时处理模块根据处理参数抗干扰模块提供的处理参数，按照预先设定好的处理算法对视频数据进行实时处理，并将处理后的数据与关键信号处理模块输出的同步信号一起送出，完成整个处理流程。

关键信号处理模块的具体构成：

关键信号处理模块的具体电路原理图如图3、4所示，包括延迟/相位调整模块，该模块可采用移位寄存器或D触发器与反相器组合实现。如果同步信号需要反相可接反相器，如果不需要相位调整可不接，同步信号在全局时钟的步调下延迟若干时钟周期后输出。

该模块的目的是通过单独处理关键信号并将对关键信号的干扰降到最低以保证系统稳定性。关键信号可能包括：帧同步信号、场同步信号、行同步信号等关键信号。对关键信号可施加一定的处理，或者不进行处理直接输出。施加处理的目的是由于实时视频数据处理过程中可能引起数据的延迟等变化。本模块通过与主时钟同步，可以对各类同步信号进行固定的时钟周期延迟输出，从而达到同步信号与数据信号的同步。另外，对关键信号的处理也可以根据视频数据接收设备的特殊要求进行修改。如果输出接收端有特殊需要时，同样可以对同步信号进行相位调整以及电平变换等其它处理。同时，模块根据处理系统内部各个部分对同步信号的不同要求(如不同时钟数量延迟)，使用多个抽头经过内部不同处理，给其它模块提供“不同的”同步信号。

关键信号处理模块用于单独处理关键信号(如同步信号)，通过对同步信号进行适当的延迟或其它处理，既保证了其与视频信号之间的同步关系，同时又在独立模块中进行处理，避免了由于设计问题或者其它原因引起的干扰。

视频处理参数抗干扰模块的具体构成：

视频处理参数抗干扰模块的具体原理如图5、6所示，包括同步时刻判定、参数同步锁存以及按步长调整逻辑等构成，并采用D触发器、数据锁存器、比较器、加/减法器、数据选择器实现。通过对同步信号的上升沿的判定(也可以设计为只判断下降沿或上升和下降沿分别处理)，确定参数锁存时刻。通过对前一帧参数和当前帧参数的比较计算，确定要调整的步长，然后对参数进行调整，并将调整后的数据送出。

该模块的目的是通过对视频处理参数的缓冲处理来避免突变干扰。此模块根据同步信号(如帧同步、场同步)来对视频处理参数进行调整，以帧同步为例，模块只在两帧间对参数进行一次调整。同时调整有最大步长限制，也就是说每次调整是有一定范围的，如果需要调整的量过大，则需要多次调整后才能达到最终调整的值。这样的步进避免了突变干扰，同时给用户以柔和变化的效果。步长可以根据变化范围、抗干扰程度以及其它需求来进行设定，步进的方式可以是固定步长的或者是变步长的。

视频处理参数抗干扰模块用于对视频处理参数进行抗干扰处理，模块根据视频同步信号的频率(如以帧频率作为调整频率)来对视频处理参数进行调整。以帧同步为例，模块只在两帧之间对参数调整一次，这样即使在一帧中参数随视频数据进行变化或者受到干扰发生变化时，仍能保证对一帧图像的处理参数的一致性，避免了帧内处理参数变化引起的图像畸变。另外，模块按照一定的调整步长进行调整，不允许参数发生大幅度的突变。这样首先保证了视频处理参数不会因某些外部或其它干扰导致视频参数的瞬时大幅波动，从而避免了视频处理中可能出现的波动。其次保证了由于视频的突变和处理参数滞后的原因导致的视频瞬时不正常处理的现象。再次，渐变的过渡处理也使图像变化柔和，适合用户观看。

本发明一方面通过关键信号处理模块来保证全局稳定同步的正常工作，另一方面通过对视频处理参数的抗干扰处理，保证了处理单元的稳定性，提高了FPGA视频处理的稳定性。

Claims (5)

1.一种提高FPGA数字视频实时处理稳定性的装置，包括处理参数计算模块、视频实时处理模块，其中数字视频信号同时输入给处理参数计算模块及视频实时处理模块，处理参数计算模块将处理的数据传送给视频实时处理模块，传送的数据经视频实时处理模块输出数字视频信号及视频同步信号，其特征在于：

(1).处理参数计算模块将数据传送给处理参数抗干扰模块，该处理参数抗干扰模块将数据传送给视频实时处理模块；

(2).处理参数抗干扰模块接收关键信号处理模块的数据，该关键信号处理模块接收视频同步信号的输入信号；

(3).视频同步输出信号自关键信号处理模块输出，数字视频信号自视频实时处理模块输出。

2.根据权利要求1所述的一种提高FPGA数字视频实时处理系统稳定性的装置，其特征在于：所述的关键信号处理模块的关键信号包括：帧同步信号、场同步信号、行同步信号。

3.根据权利要求1或2所述的一种提高FPGA数字视频实时处理系统稳定性的装置，其特征在于：所述的关键信号处理模块包括延迟/相位调整模块，该延迟/相位调整模块为移位寄存器或D触发器，以对关键信号进行引起数据的延迟处理及相位调整。

4.根据权利要求3所述的一种提高FPGA数字视频实时处理系统稳定性的装置，其特征在于：所述的关键信号处理模块也可采用延迟/相位调整模块可采用移位寄存器或D触发器与反相器组合实现。

5.根据权利要求1所述的一种提高FPGA数字视频实时处理系统稳定性的装置，其特征在于：所述的处理参数抗干扰模块由D触发器、数据锁存器、比较器、加/减法器、数据选择器构成。

Images