CN101159727A

CN101159727A - 一种iq数据传输装置和方法

Info

Publication number: CN101159727A
Application number: CNA2007101774495A
Authority: CN
Inventors: 邱致刚; 王峰; 罗彤; 徐俊斌
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2007-11-15
Filing date: 2007-11-15
Publication date: 2008-04-09
Anticipated expiration: 2027-11-15
Also published as: CN101159727B

Abstract

本发明公开了一种IQ数据传输装置和方法，均可由发送端将要发送的IQ数据组帧，并将完成组帧的IQ数据基于RapidIO协议发送出去；接收端基于RapidIO协议接收包含IQ数据的帧，并从中获取IQ数据。显然，由于在发送端将要发送的IQ数据组帧，并将完成组帧的IQ数据基于RapidIO协议发送出去；所以，接收端可以基于RapidIO协议接收包含IQ数据的帧，并从中获取IQ数据。可见，无需再进行目前的并行阶段中的IQ数据转换操作，因而可以有效避免逻辑资源的浪费；并且，在发送端和接收端之间的传输过程中，不需要再对不同制式的IQ数据分别进行不同的复杂操作，因此可以普遍适用于不同制式的移动通信系统。

Description

一种IQ数据传输装置和方法

技术领域

本发明涉及无线通信领域，具体涉及一种IQ数据传输装置和方法。

背景技术

在目前所积极研究的多模共站技术当中，基带单元需要同时支持不同制式的移动通信系统，如GSM、WCDMA、CDMA2000、TD-SCDMA、Wimax等。

目前，基带单元各板卡之间基本都采用8B/10B或10B/12B编码的低电压差分信号(Low-voltage differential signaling，LVDS)传输IQ数据，具体的IQ数据传输原理如图1所示。图1中，在数据发送端板卡上，将IQ数据复用并进行并串转换，再经编码后发出；在交换板上，对收到的IQ数据进行译码实现同步，之后对IQ数据进行串并转换，对转换后得到的并行数据进行交换，再经并串转换及编码后发出；在数据接收端板卡上，对收到的IQ数据译码实现同步，之后经串并转换得到恢复后的IQ数据。

由图1可见，交换操作只能在并行阶段完成，过多的并行处理操作会耗费较多的逻辑资源。并且，对于多模基站对多模有灵活配置的要求，再加上不同移动通信系统码片速率不同，导致在发送端和接收端之间的传输过程中需要针对不同制式的IQ数据分别进行不同的复杂操作，因此使用LVDS传输IQ数据这一方式很难适用于不同制式的移动通信系统，具有开发复杂度增加、占用较多的逻辑资源、灵活性不能满足要求、可升级性差、通用性差等缺点。

发明内容

有鉴于此，本发明的主要目的在于提供一种IQ数据传输装置和方法，以普遍适用于不同制式的移动通信系统。

为达到上述目的，本发明的技术方案是这样实现的：

一种IQ数据传输装置，该装置包括相连的交换板和基带板，所述基带板中的基带侧IQ数据处理模块与所述交换板中的RapidIO Switch芯片相连；其中，

所述基带侧IQ数据处理模块，用于将要发送的IQ数据组帧，并将完成组帧的IQ数据基于RapidIO协议发送出去；还基于RapidIO协议接收包含IQ数据的帧，并从中获取IQ数据；

所述RapidIO Switch芯片，用于进行IQ数据的转发。

所述RapidIO Switch芯片进一步与交换侧IQ数据处理模块相连；

所述交换侧IQ数据处理模块，用于将要发送的IQ数据组帧，并将完成组帧的IQ数据基于RapidIO协议发送出去；还基于RapidIO协议接收包含IQ数据的帧，并从中获取IQ数据。

所述交换板和基带板之间进一步连接有背板。

所述交换板和基带板之间通过一对或多对差分信号线相连。

一种IQ数据传输方法，该方法包括：

发送端将要发送的IQ数据组帧，并将完成组帧的IQ数据基于RapidIO协议发送出去；接收端基于RapidIO协议接收包含IQ数据的帧，并从中获取IQ数据。

所述发送端为基带板，所述接收端为交换板；

组帧、发送所述IQ数据的过程为：基带板中的基带侧IQ数据处理模块将要发送的IQ数据组帧，并将完成组帧的IQ数据基于RapidIO协议通过背板、RapidIO Switch芯片发送给交换板中的交换侧IQ数据处理模块；

接收、获取所述IQ数据的过程为：交换侧IQ数据处理模块基于RapidIO协议接收来自基带板的IQ数据帧，并从中获取IQ数据。

所述发送端为交换板，所述接收端为基带板；

组帧、发送所述IQ数据的过程为：交换板中的交换侧IQ数据处理模块将要发送的IQ数据组帧，并将完成组帧的IQ数据基于RapidIO协议通过RapidIOSwitch芯片、背板发送给基带板中的基带侧IQ数据处理模块；

接收、获取所述IQ数据的过程为：基带板中的基带侧IQ数据处理模块基于RapidIO协议接收来自交换板的IQ数据帧，并从中获取IQ数据。

所述发送端和所述接收端分别为基带板1和基带板2；

组帧、发送所述IQ数据的过程为：基带板1中的基带侧IQ数据处理模块将要发送的IQ数据组帧，并将完成组帧的IQ数据基于RapidIO协议通过背板、RapidIO Switch芯片发送给基带板2中的基带侧IQ数据处理模块；

接收、获取所述IQ数据的过程为：基带板2中的基带侧IQ数据处理模块基于RapidIO协议接收来自基带板1的IQ数据帧，并从中获取IQ数据。

所述发送端进行的组帧方法为：分别针对不同制式的IQ数据进行独立组帧。

所述接收端进一步对获取到的IQ数据进行同步、累加、排序处理中的一种或多种处理。

可见，本发明所提供的IQ数据传输装置和方法，由于在发送端将要发送的IQ数据组帧，并将完成组帧的IQ数据基于RapidIO协议发送出去；所以，接收端可以基于RapidIO协议接收包含IQ数据的帧，并从中获取IQ数据。显然，无需再进行目前的并行阶段中的IQ数据转换操作，因而可以有效避免逻辑资源的浪费；并且，在发送端和接收端之间的传输过程中，不需要再对不同制式的IQ数据分别进行不同的复杂操作，因此可以普遍适用于不同制式的移动通信系统。

附图说明

图1为现有技术的IQ数据传输原理图；

图2为本发明的IQ数据传输原理简图；

图3为本发明的IQ数据传输流程简图；

图4为本发明一实施例的IQ数据传输原理图；

图5为本发明一实施例的IQ数据帧格式示意图；

图6为本发明又一实施例的IQ数据传输原理图；

图7为本发明再一实施例的IQ数据传输原理图。

具体实施方式

下面结合附图对本发明技术详细描述。

参见图2，图2为本发明的IQ数据传输原理简图。图2中，基带板中的基带侧IQ数据处理模块通过背板与交换板中的RapidIO Switch芯片相连，该RapidIO Switch芯片与交换侧IQ数据处理模块相连。所述RapidIO Switch芯片支持Serial RapidIO协议，基带侧IQ数据处理模块与RapidIO Switch芯片之间的连接方式为通过一对或多对差分信号线相连。一个交换板可以与一个或两个以上基带板相连。

基于图2的IQ数据传输操作如图3所示。参见图3，图3为本发明的IQ数据传输流程简图，该流程包括以下步骤：

步骤301：发送端将要发送的IQ数据组帧，并将完成组帧的IQ数据基于RapidIO协议发送出去。

步骤302：接收端基于RapidIO协议接收包含IQ数据的帧，并从中获取IQ数据。

在实际应用时，发送端对所述IQ数据进行组帧时，可以针对不同制式的IQ数据进行独立组帧，如：一个IQ数据帧中只承载一种制式的IQ数据。并且，可以为不同制式的IQ数据设置不同的制式标识，如：为不同制式的IQ数据设置不同的目的地址范围。这样，当接收端收到不同制式的IQ数据时，可以进一步获取IQ数据的制式标识，并根据获取到的制式标识对不同制式的IQ数据进行区别存储等处理，还可以对收到的IQ数据进行符合相应制式的后续处理。

当图2中的发送端为基带板、并且接收端为交换板时，具体的IQ数据传输原理如图4所示。图4中，基带板1和基带板2中的基带侧IQ数据处理模块分别将要发送的IQ数据组帧，并将完成组帧的IQ数据基于RapidIO协议通过背板、RapidIO Switch芯片发送给交换板中的交换侧IQ数据处理模块。交换侧IQ数据处理模块基于RapidIO协议接收来自基带板1和基带板2的IQ数据帧，并从中获取IQ数据，还可以对收到的IQ数据进行后续处理。

当然，基带板1和基带板2对所述IQ数据进行组帧时，可以分别针对不同制式的IQ数据进行独立组帧，并且可以为不同制式的IQ数据设置不同的制式标识。这样，当交换板中的交换侧IQ数据处理模块收到不同制式的IQ数据时，可以进一步获取IQ数据的制式标识，并根据获取到的制式标识对不同制式的IQ数据进行区别存储等处理，还可以对收到的IQ数据进行符合相应制式的后续处理，如：由交换侧IQ数据处理模块对收到的IQ数据进行同步、累加、排序等处理中的一种或多种处理。在实际应用中，基带侧IQ数据处理模块也可以对IQ数据进行上述的同步、累加、排序等处理中的一种或多种处理。

为IQ数据进行组帧时所形成的具体的IQ数据帧格式可以如图5所示。

当图2中的发送端为交换板、并且接收端为基带板时，具体的IQ数据传输原理如图6所示。图6中，交换板中的交换侧IQ数据处理模块将要发送的IQ数据组帧，并将完成组帧的IQ数据基于RapidIO协议通过RapidIO Switch芯片、背板分别发送给基带板1和基带板2中的基带侧IQ数据处理模块。基带板1和基带板2中的基带侧IQ数据处理模块分别基于RapidIO协议接收来自交换板的IQ数据帧，并从中获取IQ数据，还可以对收到的IQ数据进行后续处理。

当然，交换板对所述IQ数据进行组帧时，可以分别针对不同制式的IQ数据进行独立组帧，并且可以为不同制式的IQ数据设置不同的制式标识。这样，当基带板中的基带侧IQ数据处理模块收到不同制式的IQ数据时，可以进一步获取IQ数据的制式标识，并根据获取到的制式标识对不同制式的IQ数据进行区别存储等处理，还可以对收到的IQ数据进行符合相应制式的后续处理。

当图2中的发送端为基带板1、并且接收端为基带板2时，具体的IQ数据传输原理如图7所示。图7中，基带板1中的基带侧IQ数据处理模块将要发送的IQ数据组帧，并将完成组帧的IQ数据基于RapidIO协议通过背板、RapidIOSwitch芯片发送给基带板2中的基带侧IQ数据处理模块。基带板2中的基带侧IQ数据处理模块基于RapidIO协议接收来自基带板1的IQ数据帧，并从中获取IQ数据，还可以对收到的IQ数据进行后续处理。

当然，基带板1对所述IQ数据进行组帧时，可以分别针对不同制式的IQ数据进行独立组帧，并且可以为不同制式的IQ数据设置不同的制式标识。这样，当基带板2中的基带侧IQ数据处理模块收到不同制式的IQ数据时，可以进一步获取IQ数据的制式标识，并根据获取到的制式标识对不同制式的IQ数据进行区别存储等处理，还可以对收到的IQ数据进行符合相应制式的后续处理。

为了实现IQ数据的转发，需要在RapidIO Switch芯片中设置路由表，以保证RapidIO Switch芯片能够根据所设置的路由表将IQ数据顺利地转发到目的地。

下面，基于图2针对更具体的实例进行描述。

假设每块基带板都支持WCDMA和GSM的情况下，WCDMA的IQ数据的码片速率为3.84M/S，上行采用2倍码片采样速率，IQ都是8bit位长；下行采用1倍码片采样速率，IQ都是16bit位长。GSM的IQ数据的码片速率为270.833k/S，上行采用2倍码片采样速率、IQ都是16bit位长；下行采用4倍码片采样速率，IQ都是16bit位长。通信模式为RapidIO X4模式，每对差分信号线的速率为3.125GHz，则带宽为10Gbit。

当处于图4中所示的下行方向时，基带板1和基带板2作为IQ数据的发送端，在交换侧IQ数据处理模块中按照RapidIO协议的SWRITE类型，将WCDMA的IQ数据和GSM的IQ数据分别组帧。对于WCDMA，假设Address＝0×W，N＝5，则每一个SWRITE帧的payload可以容纳

\frac{5 \times 64}{2 \times 16} = 10

个码片的数据，即一路IQ数据需要384000个帧才能传完。而384000个帧所占用的背板带宽为

\frac{38400 \times (10 + 40) \times 8}{10^{10}} = 0.01536 .

对于GSM，假设Address＝0×G，N＝8，则每一个SWRITE帧的payload可以容纳

\frac{8 \times 64}{4 \times 2 \times 16} = 4

个码片的数据，即一路IQ数据需要

INT (\frac{270833}{4}) = 67709

个帧才能传完。而67709个帧所占用的背板带宽为

\frac{37709 \times (10 + 64) \times 8}{10^{10}} = 0.004 .

假设基带板1需要同时支持WCDMA的12路IQ数据和GSM的12路IQ数据，则背板带宽总计占用10×(0.01536+0.004)＝0.1936，即：使用了不到20％的带宽就完全满足了要求。

作为IQ数据的接收端，交换板中的交换侧IQ处理模块接收到IQ数据帧，并按照RapidIO协议规定从中提取IQ数据。其中，0×W地址存放的是WCDMA系统的IQ数据，0×G地址存放的是GSM系统的IQ数据，这两类IQ数据相互独立，经过适当的缓存后可以进行各自的后续处理。

当处于图6中所示的上行方向时，作为IQ数据的发送端，交换板中的交换侧IQ数据处理模块按照RapidIO协议的SWRITE类型，将WCDMA的IQ数据和GSM的IQ数据分别组帧。对于WCDMA，假设Address＝0×W，N＝5，则每一个SWRITE帧的payload可以容纳

\frac{5 \times 64}{2 \times 2 \times 8} = 10

\frac{38400 \times (10 + 40) \times 8}{10^{10}} = 0.01536 .

\frac{8 \times 64}{2 \times 2 \times 16} = 8

个码片的数据，即一路IQ数据需要

INT (\frac{270833}{8}) = 33855

个帧才能传完。而33855个帧所占用的背板带宽为

\frac{33855 \times (10 + 64) \times 8}{10^{10}} = 0.002 .

假设基带板1需要同时支持WCDMA的12路IQ数据和GSM的12路IQ数据，则背板带宽总计占用10×(0.01536+0.002)＝0.1736，即：使用了不到20％的带宽就完全满足了要求。

作为IQ数据的接收端，基带板1和基带板2中的基带侧IQ处理模块接收到IQ数据帧，并按照RapidIO协议规定从中提取IQ数据。其中，0×W地址存放的是WCDMA系统的IQ数据，0×G地址存放的是GSM系统的IQ数据，这两类IQ数据相互独立，经过适当的缓存后可以进行各自的后续处理。

当处于图7中所示的情况时，对于基带板1和基带板2之间需要直接交互的信息，可以在基带板1的基带侧IQ数据处理模块中按照RapidIO协议组帧(其中，对于WCDMA信息，将地址设置为0×W；对于GSM信息，将地址设置为0×G)，由RapidIO Switch芯片根据所设置的路由表将来自基带板1的IQ数据帧发送给基带板2的基带侧IQ数据处理模块，并由该基带侧IQ数据处理模块从收到的IQ数据帧中提取IQ数据并存入相应的地址中，之后还可以对IQ数据进行后续处理。

由以上所述可见，由于在发送端将要发送的IQ数据组帧，并将完成组帧的IQ数据基于RapidIO协议发送出去；所以，接收端可以基于RapidIO协议接收包含IQ数据的帧，并从中获取IQ数据。显然，无需再进行目前的并行阶段中的IQ数据转换操作，因而可以有效避免逻辑资源的浪费；并且，在发送端和接收端之间的传输过程中，不需要再对不同制式的IQ数据分别进行不同的复杂操作，因此可以普遍适用于不同制式的移动通信系统。

以上只是用2个基带板来举例说明，本发明可以支持大于2个基带板的情况。

以上所述的实施方式只是本发明的一个实施实例而已，在不违背本发明精神及实质的情况下，技术人员可以根据本发明产生其它实施例，但这些基于本发明精神及实质的实施例也应该属于本发明所附权利要求的保护范围之内。

Claims

1.一种IQ数据传输装置，其特征在于，该装置包括相连的交换板和基带板，所述基带板中的基带侧IQ数据处理模块与所述交换板中的RapidIO Switch芯片相连；其中，

所述RapidIO Switch芯片，用于进行IQ数据的转发。

2.根据权利要求1所述的装置，其特征在于，所述RapidIO Switch芯片进一步与交换侧IQ数据处理模块相连；

3.根据权利要求1或2所述的装置，其特征在于，所述交换板和基带板之间进一步连接有背板。

4.根据权利要求1所述的装置，其特征在于，所述交换板和基带板之间通过一对或多对差分信号线相连。

5.一种IQ数据传输方法，其特征在于，该方法包括：

6.根据权利要求5所述的方法，其特征在于，所述发送端为基带板，所述接收端为交换板；

7.根据权利要求5所述的方法，其特征在于，所述发送端为交换板，所述接收端为基带板；

8.根据权利要求5所述的方法，其特征在于，所述发送端和所述接收端分别为基带板1和基带板2；

9.根据权利要求5至8任一项所述的方法，其特征在于，所述发送端进行的组帧方法为：分别针对不同制式的IQ数据进行独立组帧。

10.根据权利要求5所述的方法，其特征在于，所述接收端进一步对获取到的IQ数据进行同步、累加、排序处理中的一种或多种处理。