CN101145135B - 集成存储保护键数据的方法和存储器 - Google Patents
集成存储保护键数据的方法和存储器 Download PDFInfo
- Publication number
- CN101145135B CN101145135B CN2007101123009A CN200710112300A CN101145135B CN 101145135 B CN101145135 B CN 101145135B CN 2007101123009 A CN2007101123009 A CN 2007101123009A CN 200710112300 A CN200710112300 A CN 200710112300A CN 101145135 B CN101145135 B CN 101145135B
- Authority
- CN
- China
- Prior art keywords
- memory
- protection key
- primary
- data
- memory protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims abstract description 206
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000012360 testing method Methods 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 6
- 230000009977 dual effect Effects 0.000 claims description 6
- 230000005055 memory storage Effects 0.000 claims description 6
- 238000012937 correction Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 3
- 238000013507 mapping Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000013500 data storage Methods 0.000 claims description 2
- 238000007689 inspection Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004321 preservation Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
- G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Storage Device Security (AREA)
Abstract
公开了集成存储保护键数据的方法和存储器。存储保护键与系统数据共享同一物理存储。键区域可由固件动态再定位。配置阵列用于将键区域的绝对地址映射到其物理地址。即使键的物理地址被再定位到不同区域，键的绝对地址也可以固定。对保护键使用了三重检测、双重纠正ECC方案。所述ECC方案不同于存储中的正常数据，并且能够用于检测非法访问。为了约束客户的应用程序直接访问键，也设计了额外的固件和硬件。利用可再定位的键区域，所述固件可以将键区域从存储器中已知的故障区域移走以改进系统RAS。我们也实现了通用性目标，键存储器器件能够与不使用键的其他服务器系统使用相同的存储器器件。
Description
背景技术
根据我们的z系列架构，每4kB存储都存在着一个逻辑SP键。每个SP键长度为7位。操作系统通过这些键管理着系统数据访问。例如，在512GB主存的系统中，需要512GB除以4kB每SP键即1.28亿个SP键。在先前的机器中，这些键封装在分开的SRAM和DRAM DIMM中。(图1)
讨论存储/访问系统数据和键的参考文献也说明了在分开的物理存储中的系统数据和键。另外在这些参考文献中，键区域不可再定位，其尺寸不可改变。例如，Mita、Kimiko等人的6,035,381号专利说明了用于存储键和系统数据的独立实体。它们的键地址空间不可动态再定位，因为它共享系统数据地址线的部分。Greenstein、Paul Gregory等人的5,787,309号专利表示了一种思路，在系统虚拟存储器中保护键存储块，但是它不涉及键和系统数据如何在物理存储中。Kimura、Hiroaki等人的6,883,077号专利暗示分开的存储用于存储键。
发明内容
通过提供在同一物理器存储中存储数据和存储保护键的结构，克服了现有技术的若干缺点，并提供若干其他优点。键区域能够动态配置，所以其起始位置和尺寸可以根据系统需要而改变。SP键具有不同且更有力的ECC保护以改进RAS。同时实现了存储器子系统与不使用键的其他服务器系统的通用性。
本文也介绍了以上归纳的方法对应的系统和计算机程序产品并要求相关权利。
根据本发明的一个方面，公开了一种集成用于保护存储器的存储保护键数据与存储保护键数据所保护的存储器数据的方法，包括以下步骤：提供多个类似的物理存储段，以在存储器子系统的主存储器中既存储所述存储器数据又存储所述存储保护键数据；向所述存储保护键数据分配绝对地址；以及使用从所述绝对地址映射的物理地址，在某些所述物理存储单元中提供可改变的物理存储保护键区域，使得存储保护键数据的物理地址能够随主存储器的重新配置而改变，其中，所述提供可改变的物理存储保护键区域通过下列步骤完成：使用将所述存储保护键区域的绝对地址映射到物理地址的存储控制器配置阵列；使用固件在所述主存储器内的任何位置分配所述存储保护键区域；以及执行固件分配所述存储保护键区域，以将所述存储保护键区域从另一个存储区域再定位到所述主存储器中，其中，在所述主存储器的原始的所述存储保护键区域中已经识别出多个DRAM错误之后，发生所述提供可改变的物理存储保护键区域的步骤。
根据本发明的更进一步的方面，其中，在所述存储器子系统的启动测试期间，在所述主存储器的原始的所述存储保护键区域中识别出所述多个DRAM错误之后，发生所述为存储保护键再定位存储区域。
根据本发明的更进一步的方面，其中，所述存储保护键区域能够与所述存储保护键区域的集成存储保护键一起物理地移动到不同的主存储器位置。
根据本发明的更进一步的方面，其中，所述主存储器采用DDRSDRAM，所述存储器子系统通过主存储控制器向所述主存储器提供既用于数据又用于存储保护键的公共接口，并且在启动期间对所述存储器子系统的整个主存储器进行测试，以报告对包括存储保护键区域的所述主存储器中全部存储器存储单元的测试中发现的可能错误。
根据本发明的更进一步的方面，其中，所述提供可改变的物理存储保护键区域的步骤使用将所述存储保护键区域的绝对地址映射到物理地址的存储控制器配置阵列，所述主存储控制器和键高速缓存控制器具有主存储器内的可编程地址，所述可编程地址识别为所述提供可改变的物理存储保护键区域的步骤保留为可再定位的存储保护键区域的可再定位的物理段。
根据本发明的更进一步的方面，其中，通过执行固件，在所述主存储器的原始的所述存储保护键区域中已经识别出多个DRAM错误之后，对于所述主存储器中的存储保护键区域，将所述存储保护键区域从另一个存储区域分配到可再定位的物理地址，并且在所述存储器子系统的启动测试期间，所述存储保护键区域与所述存储保护键区域的集成存储保护键一起物理地移动到不同的主存储器，以在所述主存储器中对所述存储保护键区域再定位，完成所述提供可改变的物理存储保护键区域的步骤。
根据本发明的另一个方面，提供了一种存储器，其中存储保护键数据与所述存储保护键数据所保护的存储器数据一起存储，所述存储器包括：多个类似的物理存储段，用于在存储器子系统的主存储器中将所述主存储器数据与所述存储保护键数据存储在一起，向所述存储保护键数据提供绝对地址的装置，以及用于从所述绝对地址映射所述主存储器中的物理地址的固件，所述固件在所述主存储器中提供可再定位的物理存储保护键区域，其中所述固件使用将所述存储保护键区域的绝对地址映射到物理地址的存储控制器配置阵列，所述固件能够将所述存储保护键区域置于所述主存储器内的任何位置，以及所述固件能够将所述存储保护键区域从主存储器存储的另一个存储区域再定位到所述主存储器存储中。
根据本发明的更进一步的方面，其中，所述固件使用将所述存储保护键区域的绝对地址映射到物理地址的存储控制器配置阵列。
根据本发明的更进一步的方面，其中，所述存储保护键区域能够与所述存储保护键区域的集成存储保护键一起物理地移动到不同的主存储器。
根据本发明的更进一步的方面，其中，所述主存储器采用DDRSDRAM，所述存储器子系统通过主存储控制器向所述主存储器提供既用于数据又用于存储保护键的公共接口，并且在启动期间对所述存储器子系统的整个主存储器进行测试，以报告对包括存储保护键区域的所述主存储器中全部存储器存储单元的测试中发现的可能错误。
根据本发明的更进一步的方面，进一步包括：提供存储器存储单元的多个DRAM以及所述DRAM的寄存器缓冲区，所述寄存器缓冲区对所述DRAM及其存储器单元的内容提供ECC保护。
根据本发明的更进一步的方面，包括对所述主存储器的存储保护键区域中存储的存储保护键的ECC保护，它不同于对主存储器数据的ECC保护。
根据本发明的更进一步的方面，其中，所述寄存器缓冲区对所述主存储器中的存储保护键提供三重检测和双重纠正ECC矩阵。
根据本发明的更进一步的方面，其中，双列直插式存储器模块DIMM提供所述多个DRAM以及所述存储器模块的寄存器缓冲区，以便为所述DRAM缓冲数据和存储保护键，并且执行所述数据和存储保护键的ECC检查。
通过本发明的若干技术将实现其他特征和优点。本发明的其他实施例和方面在本文进行了详细介绍并被视为本发明权利要求的一部分。为了更好地理解本发明的优点和特征，请参考说明书和附图。
作为本发明的结果，典型情况下我们已经实现的解决方案在SP键/数据设计中改进了可靠性、可用性和可服务性(RAS)，实现了设计通用性和性价比目标，提供很大的灵活性。
附图说明
在本说明书结束处的权利要求书中，具体地指出了被视为本发明的主题内容并对其进行权利要求。连同附图参考以下详细说明，本发明以上的和其他的目的、特征和优点将显而易见，其中：
图1展示了带有固定的、分开的键区域的现有技术布局；
图2展示了在物理存储器内可再定位键区域的本发明；
图3展示了从绝对地址向物理地址的键区域地址映射的一个实例；
图4展示了键数据位模式。
详细说明以参考附图的实例的方式讲解了本发明的优选实施例及其优点和特征。
具体实施方式
在图1的现有技术布局中，SP数据通过专用的键存储器接口104从存储器控制器102中的键保护站100进入与SP数据保护的数据分开的键存储区域。受到保护的数据通过这个数据存储器接口110从存储器控制器102中的数据ECC站108进入包含带有数据ECC的数据的系统数据区域112。
与以上介绍的分开的固定的/不可移动的存储器物理位置相反，对于根据本发明固件中的SP数据，能够使用将绝对地址映射到物理地址的配置阵列，为存储保护键定位物理存储内的任何区域。这种特殊的SP键区域是完全可配置的，能够定位在物理存储内的任何区域中，并且能够根据系统主存的规模而改变规模。
如图2所示，带有SP键和SP数据ECC的可移动键区域200包含在与其保护的数据相同的物理存储器空间112中。SP数据和SP数据ECC也通过与受保护的数据相同的存储器接口110输入并可访问。从存储器控制器中的键ECC站202提供SP数据和SP数据ECC。
在计算机系统中，键故障一般比系统数据故障更加严重。因为这种原因，键区域中的SP键由与物理存储的其余部分中的正常系统数据不同的ECC方案保护。在z9-109服务器系统中，与先前设计中所用的奇偶校验保护相比，SP键ECC使用三重检测和双重纠正矩阵。如图4所示，每个物理键都包括7位数据402和9位数据ECC位。键ECC码与保护系统数据的ECC码不同，后者驻留在物理存储的其余部分。如果不当的操作试图以正常的数据读取命令读取SP键，存储器控制器中的ECC站202将置出错旗标，并且SP键将不返回到请求者。
利用本发明，实现了与不具有SP键的计算机系统的通用性。在先前的设计中，分开的DIMM专用于保存键。保存键的存储器组件与普通的存储器设计不兼容。利用以上引入的键存储方法，不需要键的系统能够与需要键的系统共享相同类型的存储器组件。
这种设计也强化了系统RAS。在先前的设计中，存储器子系统的键DIMM部分中的任何故障都会使整个存储器子系统失效。如果保存键的区域具有过高的出错率，利用新的方法，键区域就能够再定位到新区域中。然后不良区域可以标注不可用，所以将不再使用它。
在图2的配置中，物理存储存储器的一部分用于存储键，这个区域的起始地址和规模可以由固件编程。在通过同一存储器接口访问SP键和系统数据的同时，存储器控制器以与系统数据不同的方式对待键数据，因为键数据的ECC保护方式与系统数据不同。
图3展示了如何使用配置阵列300进行从绝对地址向物理地址映射SP键区域地址。利用所展示的方式，绝对地址空间的每个段302都能够映射到物理地址空间的某个段304。利用这种映射功能，键区域的绝对地址是固定的，而键区域的物理地址可以改变，以使键区域可以再定位在物理存储中任何所需地址0到n中。
本发明的功能能够在软件、固件、硬件或其某种组合中实施。
作为一个实例，本发明的一个或多个方面可以包括在具有例如计算机可用介质的制成品(如一个或多个计算机程序产品)中。该介质中已经记录着例如计算机可读程序代码装置，以便提供和便利本发明的功能。该制成品可以包括为计算机系统的一部分，也可以分开出售。
此外，还能够提供至少一个由机器可读的程序存储器件，有形地记录着由该机器可执行指令的至少一个程序，以实现本发明的功能。
本文描述的流程图仅仅是实例。对其中介绍的这些图或步骤(或操作)可以有许多变化而不脱离本发明的实质。例如，可以以不同的次序执行若干步骤，也可以增加、去除或修改若干步骤。所有这些变化都被视为本发明权利要求的一部分。
虽然已经介绍了本发明的优选实施例，但是应当理解，本领域的技术人员——无论现在的还是将来的——可以作出落入随后权利要求书范围内的多种改进和强化。这些权利要求应当解释为对首次介绍的本发明维护恰当的保护。
Claims (13)
1.一种集成用于保护存储器的存储保护键数据与存储保护键数据所保护的存储器数据的方法，包括以下步骤：
提供多个类似的物理存储段，以在存储器子系统的主存储器中既存储所述存储器数据又存储所述存储保护键数据；
向所述存储保护键数据分配绝对地址；以及
使用从所述绝对地址映射的物理地址，在某些所述物理存储单元中提供可改变的物理存储保护键区域，使得存储保护键数据的物理地址能够随主存储器的重新配置而改变，
其中，所述提供可改变的物理存储保护键区域通过下列步骤完成：
使用将所述存储保护键区域的绝对地址映射到物理地址的存储控制器配置阵列；
使用固件在所述主存储器内的任何位置分配所述存储保护键区域；以及
执行固件分配所述存储保护键区域，以将所述存储保护键区域从另一个存储区域再定位到所述主存储器中，
其中，在所述主存储器的原始的所述存储保护键区域中已经识别出多个DRAM错误之后，发生所述提供可改变的物理存储保护键区域的步骤。
2.根据权利要求1的方法，其中，在所述存储器子系统的启动测试期间，在所述主存储器的原始的所述存储保护键区域中识别出所述多个DRAM错误之后，发生所述为存储保护键再定位存储区域。
3.根据权利要求1的方法，其中，所述存储保护键区域能够与所述存储保护键区域的集成存储保护键一起物理地移动到不同的主存储器位置。
4.根据权利要求1的方法，其中，所述主存储器采用DDRSDRAM，所述存储器子系统通过主存储控制器向所述主存储器提供既用于数据又用于存储保护键的公共接口，并且在启动期间对所述存储器子系统的整个主存储器进行测试，以报告对包括存储保护键区域的所述主存储器中全部存储器存储单元的测试中发现的可能错误。
5.根据权利要求4的方法，其中，所述提供可改变的物理存储保护键区域的步骤使用将所述存储保护键区域的绝对地址映射到物理地址的存储控制器配置阵列，所述主存储控制器和键高速缓存控制器具有主存储器内的可编程地址，所述可编程地址识别为所述提供可改变的物理存储保护键区域的步骤保留为可再定位的存储保护键区域的可再定位的物理段。
6.根据权利要求5的方法，其中，通过执行固件，在所述主存储器的原始的所述存储保护键区域中已经识别出多个DRAM错误之后，对于所述主存储器中的存储保护键区域，将所述存储保护键区域从另一个存储区域分配到可再定位的物理地址，并且在所述存储器子系统的启动测试期间，所述存储保护键区域与所述存储保护键区域的集成存储保护键一起物理地移动到不同的主存储器，以在所述主存储器中对所述存储保护键区域再定位，完成所述提供可改变的物理存储保护键区域的步骤。
7.一种存储器，其中存储保护键数据与所述存储保护键数据所保护的存储器数据一起存储，所述存储器包括：
多个类似的物理存储段，用于在存储器子系统的主存储器中将所述主存储器数据与所述存储保护键数据存储在一起，
向所述存储保护键数据提供绝对地址的装置，以及
用于从所述绝对地址映射所述主存储器中的物理地址的固件，所述固件在所述主存储器中提供可再定位的物理存储保护键区域，
其中，所述固件使用将所述存储保护键区域的绝对地址映射到物理地址的存储控制器配置阵列，所述固件能够将所述存储保护键区域置于所述主存储器内的任何位置，以及所述固件能够将所述存储保护键区域从主存储器的另一个存储区域再定位到所述主存储器中。
8.根据权利要求7的存储器，其中，所述存储保护键区域能够与所述存储保护键区域的集成存储保护键一起物理地移动到不同的主存储器。
9.根据权利要求7的存储器，其中，所述主存储器采用DDRSDRAM，所述存储器子系统通过主存储控制器向所述主存储器提供既用于数据又用于存储保护键的公共接口，并且在启动期间对所述存储器子系统的整个主存储器进行测试，以报告对包括存储保护键区域的所述主存储器中全部存储器存储单元的测试中发现的可能错误。
10.根据权利要求7的存储器，进一步包括：提供存储器存储单元的多个DRAM以及所述DRAM的寄存器缓冲区，所述寄存器缓冲区对所述DRAM及其存储器单元的内容提供ECC保护。
11.根据权利要求7的存储器，包括对所述主存储器的存储保护键区域中存储的存储保护键的ECC保护，它不同于对主存储器数据的ECC保护。
12.根据权利要求10的存储器，其中，所述寄存器缓冲区对所述主存储器中的存储保护键提供三重检测和双重纠正ECC矩阵。
13.根据权利要求10的存储器，其中，双列直插式存储器模块DIMM提供所述多个DRAM以及所述双列直插式存储器模块的寄存器缓冲区，以便为所述DRAM缓冲数据和存储保护键，并且执行所述数据和存储保护键的ECC检查。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/532,294 US7634708B2 (en) | 2006-09-15 | 2006-09-15 | Relocatable storage protect keys for system main memory |
| US11/532,294 | 2006-09-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101145135A CN101145135A (zh) | 2008-03-19 |
| CN101145135B true CN101145135B (zh) | 2012-04-18 |
Family
ID=39190022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101123009A Expired - Fee Related CN101145135B (zh) | 2006-09-15 | 2007-06-29 | 集成存储保护键数据的方法和存储器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7634708B2 (zh) |
| CN (1) | CN101145135B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102567245B (zh) * | 2011-12-27 | 2014-10-01 | 深圳国微技术有限公司 | 用于soc芯片系统的存储控制器及其实现方法 |
| WO2016048297A1 (en) * | 2014-09-24 | 2016-03-31 | Hewlett Packard Enterprise Development Lp | Utilizing error correction (ecc) for secure secret sharing |
| US10073732B2 (en) * | 2016-03-04 | 2018-09-11 | Samsung Electronics Co., Ltd. | Object storage system managing error-correction-code-related data in key-value mapping information |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787309A (en) * | 1996-05-23 | 1998-07-28 | International Business Machines Corporation | Apparatus for protecting storage blocks from being accessed by unwanted I/O programs using I/O program keys and I/O storage keys having M number of bits |
| US6035381A (en) * | 1995-12-14 | 2000-03-07 | Hitachi, Ltd. | Memory device including main memory storage and distinct key storage accessed using only a row address |
| WO2006072756A1 (en) * | 2005-01-04 | 2006-07-13 | Arm Limited | Data processing apparatus having memory protection unit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5163096A (en) * | 1991-06-06 | 1992-11-10 | International Business Machines Corporation | Storage protection utilizing public storage key control |
| US5644541A (en) * | 1995-11-03 | 1997-07-01 | Philip K. Siu | Memory substitution system and method for correcting partially defective memories |
| US6330557B1 (en) * | 1998-06-30 | 2001-12-11 | Sun Microsystems, Inc. | Method and system for storing data in a hash table that eliminates the necessity of key storage |
| US7330970B1 (en) | 1999-07-13 | 2008-02-12 | Microsoft Corporation | Methods and systems for protecting information in paging operating systems |
| JP4131789B2 (ja) | 2001-10-25 | 2008-08-13 | 富士通株式会社 | キャッシュ制御装置および方法 |
| US6996692B2 (en) | 2002-04-17 | 2006-02-07 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile semiconductor memory device and method for providing security for the same |
| US6868022B2 (en) * | 2003-03-28 | 2005-03-15 | Matrix Semiconductor, Inc. | Redundant memory structure using bad bit pointers |
| US7234099B2 (en) | 2003-04-14 | 2007-06-19 | International Business Machines Corporation | High reliability memory module with a fault tolerant address and command bus |
| JP4327626B2 (ja) | 2004-03-12 | 2009-09-09 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US7590899B2 (en) * | 2006-09-15 | 2009-09-15 | International Business Machines Corporation | Processor memory array having memory macros for relocatable store protect keys |
-
2006
- 2006-09-15 US US11/532,294 patent/US7634708B2/en not_active Expired - Fee Related
-
2007
- 2007-06-29 CN CN2007101123009A patent/CN101145135B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6035381A (en) * | 1995-12-14 | 2000-03-07 | Hitachi, Ltd. | Memory device including main memory storage and distinct key storage accessed using only a row address |
| US5787309A (en) * | 1996-05-23 | 1998-07-28 | International Business Machines Corporation | Apparatus for protecting storage blocks from being accessed by unwanted I/O programs using I/O program keys and I/O storage keys having M number of bits |
| WO2006072756A1 (en) * | 2005-01-04 | 2006-07-13 | Arm Limited | Data processing apparatus having memory protection unit |
Also Published As
| Publication number | Publication date |
|---|---|
| US7634708B2 (en) | 2009-12-15 |
| US20080071964A1 (en) | 2008-03-20 |
| CN101145135A (zh) | 2008-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7656727B2 (en) | Semiconductor memory device and system providing spare memory locations | |
| US9558839B2 (en) | Power fail saving modes in solid state drive with MLC memory | |
| US5974564A (en) | Method for remapping defective memory bit sets to non-defective memory bit sets | |
| US6035432A (en) | System for remapping defective memory bit sets | |
| US7478285B2 (en) | Generation and use of system level defect tables for main memory | |
| US8099570B2 (en) | Methods, systems, and computer program products for dynamic selective memory mirroring | |
| CN101369240B (zh) | 用于在信息处理系统中管理存储错误的系统和方法 | |
| CN110176270B (zh) | 存储器装置 | |
| US20150127972A1 (en) | Method and apparatus for non-volatile ram error re-mapping | |
| US7647536B2 (en) | Repair bits for a low voltage cache | |
| US9177668B2 (en) | Method and apparatus for bit cell repair | |
| US7856576B2 (en) | Method and system for managing memory transactions for memory repair | |
| US20140025912A1 (en) | Efficiency of Hardware Memory Access using Dynamically Replicated Memory | |
| US7185246B2 (en) | Monitoring of solid state memory devices in active memory system utilizing redundant devices | |
| US10649672B1 (en) | Offloading device maintenance to an external processor in low-latency, non-volatile memory | |
| US11360837B2 (en) | Handling operation system (OS) in system for predicting and managing faulty memories based on page faults | |
| TWI514400B (zh) | 記憶體裝置修護技術 | |
| US9106260B2 (en) | Parity data management for a memory architecture | |
| CN101145135B (zh) | 集成存储保护键数据的方法和存储器 | |
| US9239355B1 (en) | Memory test sequencer | |
| US9099165B1 (en) | Single chip mixed memory for dynamic replacement of DRAM bad cell | |
| EP2188812B1 (en) | Circuit arrangement and method for data processing | |
| US9195607B1 (en) | Content matching using a multi-hash function for replacement of a faulty memory cell | |
| US20170249083A1 (en) | Electronic apparatus and control method thereof | |
| US20080104320A1 (en) | Chipset and northbridge with raid access |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120418 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |