CN101136737A - 一种消除源同步信号长线传输时延的系统及方法 - Google Patents

Abstract

本发明提供了消除源同步信号长线传输时延的方法，涉及主、从装置，包括步骤：a)主装置发送时钟信号、同步信号和数据至从装置；b)从装置在接收数据时，将同时接收的同步信号转发给主装置，主装置收到后再向从装置返还该转发的同步信号；c)从装置用接收的时钟信号对接收的同步信号和返还的同步信号之间的传输时延值计数；d)从装置以接收的同步信号为基准并据传输时延值调整向主装置发送数据的时间提前量；e)主装置据时钟信号及同步信号提取接收数据。本发明避免了由于长传输线对同步信号传输延迟造成的信号错误，克服了以往对硬件及处理能力要求过高等缺陷。

Description

一种消除源同步信号长线传输时延的系统及方法

技术领域

本发明涉及通讯领域和计算机领域，尤其涉及同步信号传输时延补偿的系统和方法。

背景技术

通讯网络为了保证其实时性，通常采用同步传输的方式进行网络通讯。这里所说的同步传输方式具有下列一些特征：

(1)传输物理层线路可以使用单端线，同轴电缆，双绞线传输；

(2)传输信号需要的信号线组：

CLK：数据采样时钟；

SYNC：数据同步信号；

RXD：接收数据；

TXD：发送数据。

(3)传输方式：

发送数据在同步信号SYNC的有效触发时(具有两种方式：通常为高，有效为低；或通常为低，有效为高)，开始以时钟CLK上升(或下降)沿对数据向外部以串行数据TXD发送。每一个同步信号SYNC后发送的数据位数是一个定值。

接收数据在同步信号SYNC的有效触发时(具有两种方式：通常为高，有效为低；或通常为低，有效为高)，开始以时钟CLK上升(或下降)沿对外部串行数据RXD进行取值。每一个同步信号SYNC后接收的数据位数是一个定值。

(4)传输距离：

传输距离产生的延迟2T>1/CLK(即CLK周期)，T指接收方收到发送方信号的时间。

对于具有上述特征的同步传输存在的问题进行分析，同步传输方式的系统信号耦合及信号波形图如图1所示。其中，装置100、200是主从的关系。即装置100是主动装置，装置200是从动装置。也就是，装置200是以装置100发送的CLK信号为准并以装置100发送的SYNC信号触发进行数据的发送和接收的。装置1 00以4组线(CLK、SYNC、RXD及TXD)与装置200进行同步通讯。装置100发送数据以CLK上升(或下降)沿为准，在SYNC有效触发的情况下进行发送数据。装置100接收数据时以CLK上升(或下降)沿为准，在SYNC有效触发的情况下进行接收数据。装置200以其接收到的装置100的CLK上升(或下降)沿为准，在其接收到的装置100的SYNC有效触发的情况下来发送数据。装置200接收数据时以其接收到装置100发送过来的CLK上升(或下降)沿为准，在其接收的装置100的SYNC有效触发的情况下进行接收数据。

对于使用任何一种数据传输线，其对被传输的信号都会产生延迟。其传输延迟T受传输线长度、传输线介质、传输线环境温度、传输线老化程度等各种原因影响。而以上所说的这些影响因素都是传输延迟T的一种函数，具有不确定性。这种传输延迟T会对上述的同步信号传输方式产生影响。以下具体分析一下该传输延迟T对装置100、200数据接收和发送的影响，请参见图1中的波形图：

(1)对装置100发送数据时，数据(TXD)303、时钟(CLK)304、同步信号(SYNC)305都属于同步发送，传输线延迟T1对其数据的正确性没有影响；

(2)对装置200接收数据时，数据(RXD)306、时钟(CLK)307、同步信号(SYNC)308都属于在装置100上同步发送，在传输线上传输距离一致，其三种信号的传输延迟T1一致，传输线延迟T1对其数据的正确性没有影响；

(3)对装置200发送数据，数据(TXD)309以100传输过来的时钟(CLK)307、同步信号(STNC)308为基准进行发送数据，对其数据的正确性也没有影响；

(4)对装置100接收数据，数据(RXD)310，以100的时钟(CLK)304，同步信号(SYNC)305，进行数据采样。此时数据(RXD)310相对于时钟(CLK)304，同步信号(SYNC)305，会有两个T1的延迟。

从上面的分析来看，就是装置100在接收数据时，数据(RXD)310相对于时钟信号(CLK)304、同步信号(SYNC)305有两个T1的延迟，这样在延迟2×T1>1/CLK(即2×T1大于CLK的周期)情况下，对数据位的提取就会出错。

中国专利CN01801507提出一种解决类似问题的方法，其采用这样一种思路：在假设装置100和装置200各有一个可以完全同步的计数装置的前提下，两个计数装置所存储的计数初值完全一致，通过在装置100发送的数据中发送带有计数信息的数据(RXD1+NUM1)，在装置200中提取计数信息(NUM1)，然后用装置200的计数装置中存储的计数信息(NUM2)减去100发送的计数信息(NUM1)，得到数据在传输线上的延迟T，然后将延迟T通过200的TXD发送回100，通过调整装置100的数据(TXD)303与时钟信号CLK(304)及同步信号(SYNC)305的发送关系，来消除装置200接收数据延迟T1。

该专利技术存在以下不足：一是没有解决主装置接收数据出现的错误；二是其假设主、从装置各有一个可以完全同步的计数单元，两个计数单元所存储的计数初值完全一致。这个假设条件不容易实现，而且实现功能比较复杂；三是主、从装置都需要有计数时钟；四是主、从装置内部实现算法都比较复杂，严重加大了软件的处理负担；五是主、从装置都需要进行处理，资源消耗比较多。

美国专利6,791,360“Source synchronous interface using variable digitaldata delay lines”主要解决了发送源同步数据由于时钟的抖动以及相位的偏移造成从装置接收数据时出错，但并没有解决主装置接收数据的出错。其具体方法是通过发送延迟的时钟信号以及对数据延迟线的控制进行延迟的补偿，与本发明方案上有本质的区别。

美国专利6,892,314“Method and system of automatic delay detection andreceiver adiustment for synchronous bus interface”主要通过发送特定的探测帧的方式进行从装置接收端的同步匹配。这种方法没有解决主装置接收数据的出错，同时，在数据通讯的过程中需要不断地进行探测帧的发送，会影响数据传输的实时性。另外，该专利没有提及长线传输造成的时延问题的解决。

发明内容

本发明所要解决的技术问题是提供一种消除源同步信号长线传输时延的系统和方法，以易实现的硬件方式及简单的处理方法就能有效地解决长线传输时延的问题，从而克服现有技术存在的对硬件要求过高、算法复杂及处理负担过重的缺陷。

为解决上述技术问题，本发明提供的一种消除源同步信号长线传输时延的系统，包括经长传输线连接的主装置和从装置，所述主装置包括主数据发送接收单元及与其连接的时钟信号发送单元、同步信号发送单元、主数据发送缓冲单元以及主数据接收缓冲单元；所述从装置包括从数据发送接收单元及与其连接的时钟信号接收单元、同步信号接收单元、从数据发送缓冲单元以及从数据接收缓冲单元；其特征在于，

所述主装置还包括同步信号返还单元，所述从装置还包括同步信号转发单元、返还同步信号接收单元和传输延迟计数单元，其中：

所述同步信号转发单元用于将所述同步信号接收单元接收的同步信号向所述主装置转发；

所述同步信号返还单元用于在接收到所述同步信号转发单元转发的同步信号后向所述从装置返还该信号；

所述返还同步信号接收单元用于接收所述同步信号返还单元返还的同步信号并传送给所述传输延迟计数单元；

所述传输延迟计数单元用于根据所述同步信号接收单元接收的时钟信号，对所述同步信号接收单元接收的同步信号和所述返还同步信号接收单元接收的返还同步信号之间的传输时延进行计数，并将时延计数值存储；

所述从数据发送接收单元用于在发送数据时取出所述时延计数值，利用该时延计数值调整从装置发送数据的时间提前量；

所述从数据发送缓冲单元以所述同步信号接收单元接收到的同步信号为基准将数据发送的时间提前所述时间提前量发送至所述主装置。

进一步地，传输延迟计数单元包括相互连接的计数模块和采样选择模块；其中，计数模块以接收的同步信号作为计数清0信号进行清0，以接收的时钟信号作为计数信号进行计数，以接收的返还同步信号作为停止计数信号来终止计数；采样选择模块用于在计数模块停止计数时根据其内的计数值来判断本次采样计数的取舍。

进一步地，采样选择模块若比较计数模块中的计数值大于或等于最大计数值，则采用本次采样计数作为时延计数值存储；最大计数值为接收的时钟信号频率/所述接收的同步信号频率。

进一步地，采样选择模块在计数模块在停止计数后还向从数据发送接收单元发出取数据信号；从数据发送接收单元据此从计数模块中取出时延计数值；或者，从数据发送接收单元定时地从计数模块读取时延计数值。

进一步地，计数模块对绝对时延进行计数；或者，计数模块对相对时延进行计数。

为解决上述技术问题，本发明提供的一种消除源同步信号长线传输时延的方法，涉及经长传输线连接的主装置和从装置，该方法包括步骤：

(a)主装置发送时钟信号、同步信号和数据至从装置；

(b)从装置在接收主装置发送的数据时，将同时接收到的同步信号转发给主装置，主装置收到后再向从装置返还该转发的同步信号；

(c)从装置用接收的时钟信号对接收的同步信号和主装置返还的同步信号之间的传输时延进行计数，计算出传输时延值；

(d)从装置在向主装置发送数据时，以所述接收到同步信号为基准并根据所述传输时延值调整向主装置发送数据的时间提前量。

(e)主装置根据时钟信号及同步信号对接收数据进行提取，完成数据的接收。

进一步地，步骤(c)从装置以接收的同步信号作为计数清0信号进行清0，以接收的时钟信号作为计数信号进行计数，以接收的返还同步信号作为停止计数信号来终止计数。

进一步地，步骤(c)对绝对传输时延进行计数，或者对相对传输时延进行计数。

进一步地，步骤(c)还包括步骤：若比较时延计数值大于或等于最大计数值，则采用本次采样计数作为时延计数值，最大计数值为接收的时钟信号频率/接收的同步信号频率。

本发明提供的系统和方法与现有技术相比，能够完全消除长传输线对同步信号传输延迟的影响，从而避免信号出错，克服了现有技术对硬件要求过于苛刻、算法复杂以及处理能力需求过大的缺陷，简化了系统两端都要进行处理的复杂性，并节省了硬件资源以及提高了系统的可靠性。

附图说明

图1是采用同步传输方式的系统装置间信号耦合示意图及由于长线传输延迟造成的数据错误的波形图；

图2是本发明解决同步信号长线传输延迟问题的系统的原理结构框图；

图3是本发明解决同步信号长线传输延迟问题方法的流程图；

图4是本发明按照图2所述原理而给出的系统实施例的结构框图；

图5是本发明分析发送信号延迟的示意图；

图6是采用本发明系统分析确认同步信号延迟时间的示意图；

图7是本发明系统中传输延迟计数单元的原理框图；

图8是采用本发明系统和方法校正同步信号传输时序图。

具体实施方式

本发明提供的消除源同步信号长线传输时延的系统，包括经长传输线连接的主装置和从装置。从装置在接收主装置发送的数据时，将同时接收到的同步信号SYNC转发给主装置，主装置再向从装置返还该转发的SYNC信号，从装置用接收的时钟信号CLK对其接收的SYNC信号和主装置返还的SYNC信号之间的传输时延进行计数，以计算出该传输时延值(2*T1)，据此2*T1值调整从装置向主装置发送数据的时间提前量，使得主装置能根据CLK、SYNC信号而正确接收从装置发送的数据。上述方案通过在主装置里增加同步信号返还单元，并在从装置里增加同步信号转发单元、返还同步信号接收单元以及传输延迟计数单元来实现。

以下结合必要的图示细述本发明技术方案，并结合具体实施例对该技术方案展开解释。

如图2所示，本发明的系统中包括主装置100和从装置200。其中，主装置100包括主数据发送接收单元101以及与该单元连接的：时钟信号发送单元102、同步信号发送单元103、主数据发送缓冲单元104以及主数据接收缓冲单元105。从装置200包括从数据发送接收单元201以及与该单元连接的：时钟信号接收单元202、同步信号接收单元203、从数据发送缓冲单元204以及从数据接收缓冲单元205。

此外，在主装置100里增加了与主数据发送接收单元101连接的同步信号返还单元106。在从装置200里增加了与同步信号接收单元203连接的同步信号转发单元206、与从数据发送接收单元201连接的传输延迟计数单元208以及与传输延迟计数单元208连接的返还同步信号接收单元207。

其中，同步信号接收单元203将接收的同步信号SYNC传给同步信号转发单元206和传输延迟计数单元208，同步信号转发单元206将该接收的SYNC信号311经长线传输以信号312转发给主装置中的同步信号返还单元106；该单元106接收到该转发的SYNC信号时，将信号312转接成信号313再次通过长线传输以信号314返回到从装置200中的返还同步信号接收单元207，由该单元207将信号314传给传输延迟计数单元208。

传输延迟计数单元208用时钟信号接收单元202接收的CLK信号307对SYNC信号308和SYNC信号314进行传输时延计数，并将时延计数值2×T1存储；从数据发送接收单元201在规定的时间内或由传输延迟计数单元208通知获取该时延计数值，并利用该计数值调整从装置200发送数据的提前量，并控制从数据发送缓冲单元204以同步信号308为基准将数据309以提前2×T1的时间量发送给主装置100。

本发明解决源同步信号长线传输时延问题的方法包括以下步骤：

步骤1：主装置100发送时钟信号CLK、同步信号SYNC和数据TXD至从装置200；

步骤2：从装置200在接收主装置100发送的数据时，将同时接收到的SYNC信号308转发给主装置100，主装置100接收后再向从装置200返还该转发的同步信号314；

步骤3：从装置200用接收的CLK信号307对接收的SYNC信号308和主装置100返还的SYNC信号314之间的传输时延进行计数，计算时延计数值2×T1并存储；

步骤4：从装置200在向主装置100发送数据时，根据计算出的传输时延值调整向主装置100发送数据的时间提前量；

步骤5：主装置100根据信号304、305对接收数据310进行提取，完成数据的接收。

上述方法步骤的详细流程请参见图3。

下面通过本发明的一个具体实例来进一步理解上述技术方案，请参见图4。本发明主要解决同步信号传输总线由于远距离产生的时延而引起数据传输错误的问题。为进行远距离传输信号，一般采用差分线组对信号进行差分驱动传输，这样可以达到信号抗干扰的效果，以保证远传输信号的完整性及正确性。

图4使用通讯系统通常采用的同步信号传输：时钟信号CLK＝8MHz，同步信号SYNC＝8KHz，并以通常使用的双绞网络作为信号传输线。从一些资料上可以查到该双绞信号传输线的传输延迟率大致为5ns/m(此处，不考虑温度等环境因素对其传输延迟造成的影响)。而对于具有8MHz频率的数据，每个bit周期占用125ns的时间。由上面的分析可以知道主装置100接收数据(RXD)310如果延迟2*T>125ns，即T>125ns/2时，接收数据310会出现数据错误。也就是说传输长度(＝T/传输延迟率)不能大于125ns/(2*5ns/m)＝12.5m的长度。而实际传输的过程中，传输线的长度会远远大于12.5m，甚至传输线长到会出现这种情况，即一个SYNC信号的脉冲发出去还未到达目的地，其后第二、第三......甚至多个脉冲已经又发送出去了，也就是，从装置200往往要在主装置100发送了若干个SYNC信号脉冲后才接收到第一个SYNC信号脉冲，说明传输延迟已高达多个SYNC信号脉冲。此时采用本发明的技术方案可以有效地解决这一问题。

用图4可以详细地说明本发明同步数据传输的过程。由主装置100中主数据发送接收单元101将单端的(LVTTL电平信号等)时钟信号401、同步信号402、发送数据403发送至单端转差分的时钟信号发送单元102、同步信号发送单元103、主数据发送缓冲单元104分别转化成为差分信号(LVDS电平信号等)304,305,303准备长线传输。时钟信号304、同步信号305、发送数据303经长线上传输延迟在到达从装置200时分别变成时钟信号307、同步信号308、发送数据306而进入装置200中时钟信号接收单元202、同步信号接收单元203以及从数据接收缓冲单元205，由差分信号(LVDS电平信号等)被转换成单端时钟信号407、同步信号408和数据409后，进入从数据发送接收单元201进行处理。其信号延迟过程如图5中所示(在图5中仅以差分信号表示)，T1为其具体的延迟时间。

此时同步信号408转送到传输延迟计数单元208，同时进入差分转单端的同步信号转发单元206变成双端同步信号311，经过长线传输因时延变成同步信号312，其具体的延迟时间为2个T1的时间，如图5中所示。主装置中的同步信号返还单元106将双端同步信号312转化成单端同步信号405，并在该单元内部转接成返还同步信号313(同时也可将该信号405提供给单元101，以便单元101使用)，该同步信号313再次经过长线传输变成同步信号314。314的信号如图5中所示(仍仅以差分信号表示)，已经具有3个T1的延迟。此时双端同步信号314经过返还同步信号接收单元207转化成单端同步信号411，并进入传输延迟计数单元208，与同步信号408进行比较计数。该单元208的功能主要是用来通过时钟信号407对单端同步信号408、411之间的传输时延进行采样计数，请参见图6。

以上单元的划分只是一个示例，在其它实施例中单元的划分及其名称可以有其它的变化或组合，但完成上述功能的任意划分方式和命名方式均应视为等同的变化，均属于本发明的保护范围。

传输延迟计数单元208的组成如图7所示，其由2个模块构成，即计数模块500(图7中虚框中所示)及采样选择模块510。

其中，计数模块500包括计数模块501为触发计数器、计数模块502和存储模块503；计数模块501利用时钟信号407上升沿进行计数触发，以同步信号408的上升沿(或下降沿)为该计数器的清0信号，每次由信号407触发计数加1，计数溢出时该计数器自动清0，并重新开始计数。在此，将该计数器的计数最大值设为SYNC信号的周期，即该计数最大值＝时钟信号401频率/同步信号402频率(本实例中该计数最大值为1000)。

计数模块502对计数模块501的计数溢出信号进行计数，即计数模块501每溢出一次，计数模块502计数加1。

计数模块501以同步信号411的上升沿(或下降沿)为停止计数信号来结束计数，同时禁止同步信号408对计数模块501作清0处理，并在读取计数模块502中计数后清除计数模块502中的数值。在此，计数模块502中的计数可以只用来作为采样选择模块510是否取舍本次采样的判断依据。如果是这样，计数模块502除其计数作为取舍本次采样的判断依据外就仅起一个保证计数模块501不受计数溢出的影响而始终正确计数的作用。之所以这样做，是考虑前面提到的：由于传输线过长导致的主装置100一个SYNC信号脉冲发送出去还未被从装置200接收到，其后多个SYNC信号脉冲又接连发送出去的情况。假设从装置200在主装置1 00发送了3个SYNC信号脉冲余P时间值后才接收到第一个SYNC信号脉冲，那么，就表示来回(2*T1)会有6个SYNC信号脉冲余2P的时延。这里，整数6对于系统校正影响不大，因此可以不考虑；而余数2P是不确切的、易受各种因素影响的值。本发明可以针对相对时延值(即该2P值)计数确认，亦可以针对绝对时延值(整个时延值6+2P)计数确认，并予以相应消除。如果是前者，只需获取上述计数模块501的计数值；而计数模块502中的计数即为前面提到的整数可以不取；而如果是后者，则需将计数模块501与计数模块502分别计数的值相加。如图6所示，图中总的延迟时间(即绝对时延值)＝[408(SYNC)周期]×m+计数模块501中计数值×[1/407(CLK)周期]，其中m(即计数模块502计数)>＝0。在实际中可以仅取计数模块501中的计数值(即相对时延值)以该计数值进行调整即可。

计数模块501在停止计数时，给采样选择采样选择模块510一个触发信号，将读取计数模块501中的计数值放入存储模块503进行存储，并向单元201发出取数据信号；或者，由单元201定时来取该计数值。从数据发送接收单元201获取存储模块503中的2*T1计数值，并指示采样选择模块510给出使能信号，使计数模块501重新开始计数。

采样选择模块510的作用是判断两次SYNC信号之间的延迟时间是否达到计数模块501的最大计数值，如果达到了(即计数模块502的计数不为0；或者，计数模块502的计数为0且计数模块501刚好计数到最大计数值)，才读取计数模块501中的计数值并使能计数模块501；如果没有达到，认为此次计数无效，同时使能计数模块501，重新开始采样计数。采样选择模块510这样做的目的是为了防止长传输线上出现一些误操作信号，对采样的时延计数值有选择地采用。

以上对传输延迟计数单元的模块划分只是一个示例，在其它实施例中单元的划分及其名称可以有其它的变化或组合，譬如，设想用一个多位数计数单元亦可完成上述对传输时延的计数功能。但完成上述计数功能的任意划分方式和命名方式均应视为等同的变化，均属于本发明的保护范围。

从数据发送接收单元201获取存储模块503中的时延计数值，利用该时延计数值调整从装置200发送数据的时间提前量，并以同步信号408为准根据该时间提前量控制单端转差分的从数据发送缓冲单元204向主装置100发送数据。

主装置100根据CLK信号304、SYNC信号305正确接收并读取数据310。

由于存储模块503中的计数值属于往返两次的时间延迟值2*T1，所以可以直接使用存储模块503中的计数值进行调整。图8表示了经本发明技术方案的实施而使得在长线同步传输的时延得以完全消除的信号时序。

本发明提供的技术方案克服了现有技术对硬件装置要求过高且算法及处理复杂等缺陷，基本上只需对从装置端信号进行处理，就可完全消除长传输线对同步信号传输延迟而导致的数据出错，节省了硬件资源及提高了系统的可靠性。

当然，本发明还可有其他多种实施，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明，做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (9)

1.一种消除源同步信号长线传输时延的系统，包括经长传输线连接的主装置和从装置，所述主装置包括主数据发送接收单元及与其连接的时钟信号发送单元、同步信号发送单元、主数据发送缓冲单元以及主数据接收缓冲单元；所述从装置包括从数据发送接收单元及与其连接的时钟信号接收单元、同步信号接收单元、从数据发送缓冲单元以及从数据接收缓冲单元；其特征在于，

所述主装置还包括同步信号返还单元，所述从装置还包括同步信号转发单元、返还同步信号接收单元和传输延迟计数单元，其中：

所述同步信号转发单元用于将所述同步信号接收单元接收的同步信号向所述主装置转发；

所述同步信号返还单元用于在接收到所述同步信号转发单元转发的同步信号后向所述从装置返还该信号；

所述返还同步信号接收单元用于接收所述同步信号返还单元返还的同步信号并传送给所述传输延迟计数单元；

所述传输延迟计数单元用于根据所述同步信号接收单元接收的时钟信号，对所述同步信号接收单元接收的同步信号和所述返还同步信号接收单元接收的返还同步信号之间的传输时延进行计数，并将时延计数值存储；

所述从数据发送接收单元用于在发送数据时取出所述时延计数值，利用该时延计数值调整从装置发送数据的时间提前量；

所述从数据发送缓冲单元以所述同步信号接收单元接收到的同步信号为基准将数据发送的时间提前所述时间提前量发送至所述主装置。

2.按照权利要求1所述的系统，其特征在于，传输延迟计数单元包括相互连接的计数模块和采样选择模块；所述计数模块以所述接收的同步信号作为计数清0信号进行清0，以所述接收的时钟信号作为计数信号进行计数，以所述接收的返还同步信号作为停止计数信号来终止计数；所述采样选择模块用于在所述计数模块停止计数时根据其内的计数值来判断本次采样计数的取舍。

3.按照权利要求2所述的系统，其特征在于，所述采样选择模块若比较所述计数模块中的计数值大于或等于最大计数值，则采用本次采样计数作为时延计数值存储；所述最大计数值为所述接收的时钟信号频率/所述接收的同步信号频率。

4.按照权利要求3所述的系统，其特征在于，所述采样选择模块在所述计数模块在停止计数后还向所述从数据发送接收单元发出取数据信号；所述从数据发送接收单元据此从所述计数模块中取出所述时延计数值；或者，所述从数据发送接收单元定时地从所述计数模块读取所述时延计数值。

5.按照权利要求2、3或4任一项所述的系统，其特征在于，所述计数模块对绝对时延进行计数；或者，所述计数模块对相对时延进行计数。

6.一种消除源同步信号长线传输时延的方法，涉及经长传输线连接的主装置和从装置，所述方法包括步骤：

(a)主装置发送时钟信号、同步信号和数据至从装置；

(b)所述从装置在接收所述主装置发送的数据时，将同时接收到的同步信号转发给所述主装置，所述主装置收到后再向所述从装置返还该转发的同步信号；

(c)所述从装置用接收的时钟信号对接收的同步信号和所述主装置返还的同步信号之间的传输时延进行计数，计算出传输时延值；

(d)所述从装置在向所述主装置发送数据时，以所述接收到同步信号为基准并根据所述传输时延值调整向所述主装置发送数据的时间提前量；

(e)所述主装置根据所述时钟信号及所述同步信号对接收数据进行提取，完成数据的接收。

7.按照权利要求6所述的方法，其特征在于，步骤(c)所述从装置以所述接收的同步信号作为计数清0信号进行清0，以所述接收的时钟信号作为计数信号进行计数，以所述接收的返还同步信号作为停止计数信号来终止计数。

8.按照权利要求7所述的方法，其特征在于，步骤(c)对绝对传输时延进行计数，或者对相对传输时延进行计数。

9.按照权利要求8所述的方法，其特征在于，步骤(c)还包括步骤：若比较所述时延计数值大于或等于最大计数值，则采用本次采样计数作为时延计数值，所述最大计数值为所述接收的时钟信号频率/所述接收的同步信号频率。

Images