CN101131873A - 一种具有展频时钟的存储卡存取控制芯片 - Google Patents
一种具有展频时钟的存储卡存取控制芯片 Download PDFInfo
- Publication number
- CN101131873A CN101131873A CNA2006101218697A CN200610121869A CN101131873A CN 101131873 A CN101131873 A CN 101131873A CN A2006101218697 A CNA2006101218697 A CN A2006101218697A CN 200610121869 A CN200610121869 A CN 200610121869A CN 101131873 A CN101131873 A CN 101131873A
- Authority
- CN
- China
- Prior art keywords
- interface
- clock signal
- memory card
- control chip
- storage card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
本发明披露了一种用来存取存储卡的一控制芯片，该控制芯片包含：一时钟产生器，用来产生一第一时钟讯号以及一第二时钟讯号，其中，该第二时钟讯号为一具有展频的时钟讯号；一第一存储卡接口，耦接该时钟产生器，该第一存储卡接口包括一第一时钟讯号接脚与多个第一数据讯号接脚，该第一存储卡接口用来连接一第一存储卡，用来作为与该第一存储卡的数据传输接口，其中该第一时钟讯号接脚用来传输该第二时钟讯号；以及一控制电路，耦接该第一存储卡接口及接收该第一时钟讯号，用来控制该第一存储卡内数据的存取。
Description
技术领域
本发明涉及一种存储卡(memory card)存取控制芯片，特别是涉及一种应用展频技术的存储卡存取控制芯片。
背景技术
近年来，闪速存储卡(Flash memory card)的种类愈来愈多，常见的包括Compact Flash(CF)、Secure Digital(SD)、MultiMediaCard(MMC)、MemoryStick Pro(MSPRO)及xD-picture(xD)等等，也因为闪速存储卡的盛行，存储卡存取于是被开发出来，方便消费者使用。甚至有厂商将新一代的存储卡存取内建至桌上型计算机及笔记型计算机当作标准配备了，也因为存储卡存取的普及，相关规格的要求也趋于严格，其中，电磁干扰(EMI)的认证即是典型的项目。
请参阅图1，图1为现有降低存储卡存取装置EMI强度的方法，如图所示，其所采用的方法是使用外部电阻组件，也就是在电路板上对于容易产生EMI强度的高频讯号额外使用一个电阻组件，此电阻值一般为数十至数百Ohm左右。以SD卡的时钟讯号SD clock为例，现有技术是在存储卡存取控制芯片102的时钟讯号SD clock脚位至SD卡连接器(socket)104之间的走线上摆放一个电阻组件106，针对其它高频讯号或是其它种类的存储卡亦是以一样的做法来处理。但随着EMI的认证标准更严格时，会迫使存储卡存取控制芯片采用更高阻值的外部电组，以求通过EMI的测试，而加大电阻值的方法将会造成更高的花费以及使得时钟讯号的驱动能力(driving ability)降低等问题，严重的话将会产生兼容性上的问题。
发明内容
因此，本发明的目的之一在于提供一种采用展频技术的存储卡存取控制芯片，以降低电磁干扰的问题。
本发明的一实施例是提供一种用来存取存储卡的一控制芯片(controller)，该控制芯片包含：一时钟产生器，用来产生一第一时钟讯号以及一第二时钟讯号，其中，该第二时钟讯号为一具有展频的时钟讯号；一第一存储卡接口，耦接该时钟产生器，该第一存储卡接口包括一第一时钟讯号接脚与多个第一数据讯号接脚，该第一存储卡接口用来连接一第一存储卡，用来作为与该第一存储卡的数据传输接口，其中该第一时钟讯号接脚用来传输该第二时钟讯号；以及一控制电路，耦接该第一存储卡接口及接收该第一时钟讯号，用来控制该第一存储卡内数据的存取。
本发明的一实施例是提供一种存储卡(memory card)的存取装置，包含：一第一存储卡插槽，用来放入一第一存储卡，该第一存储卡插槽包括一第一时钟讯号接脚以及多个第一数据接脚；一控制芯片，与该第一存储卡插槽相耦接，该控制芯片包括：一时钟产生器，用来产生一第一时钟讯号以及一第二时钟讯号，其中，该第二时钟讯号为一具有展频的时钟讯号；一第一存储卡接口，耦接该第一存储卡插槽，用来作为与该第一存储卡的数据传输接口，其中该时钟讯号接脚用来传输该第二时钟讯号；以及一控制电路，耦接该第一存储卡接口及接收该第一时钟讯号，用来控制该第一存储卡内数据的存取；其中，该第一存储卡插槽的该第一时钟讯号接脚用来传输该第二时钟讯号。
本发明的一实施例提供一种用来存取一存储卡(memory card)方法，该方法包括：提供一第一存储卡接口，该第一存储卡接口包括一第一时钟讯号接脚与多个第一数据讯号接脚，该第一存储卡接口用来连接一第一存储卡，以及用来作为与该第一存储卡的数据传输接口；利用一展频方法以产生一第一展频时钟讯号；以及利用该第一时钟讯号接脚来传输该第一展频时钟讯号至该第一存储卡。
附图说明
图1为现有降低存储卡存取装置EMI强度的方法。
图2为本发明的具有展频技术的存储卡存取控制芯片。
图3为本发明的存储卡存取控制芯片中，具有展频功能的锁相回路202的一实施例。
图4为本发明的存储卡存取控制芯片中，锁相回路所产生的时钟讯号其频率变化与时间的关系图。
图5为SD/MMC存储卡的接脚(Pin)图。
图6为MS/MS-Pro存储卡的接脚(Pin)图。
附图符号说明
| 102 | 存储卡存取控制芯片 | 228 | CF/SD接口电路 |
| 104 | SD连接器 | 230 | SM/xD接口电路 |
| 106 | 外部电阻 | 232 | MS/MS-pro接口电路 |
| 200 | 存储卡存取控制芯片 | 234 | SD/MMC接口电路 |
| 202 | 锁相回路 | 236 | CF/SD连接器 |
| 204 | 电压调节器 | 238 | SM/xD连接器 |
| 206 | 总线 | 240 | MS/MS-pro连接器 |
| 208 | 微控制器 | 242 | SD/MMC连接器 |
| 210 | 直接存储器存取单元 | 244 | 存储卡 |
| 212 | 控制缓存器 | 302 | 相位频率检测器 |
| 214 | 随机存取存储器 | 304 | 电荷泵浦 |
| 216 | 只读存储器 | 306 | 压控震荡器 |
| 218 | USB接口电路 | 308 | 分频器 |
| 220 | 闪速式接口电路 | 310 | 展频控制器 |
| 222 | 电可擦除只读存储器接口电路 | ||
| 224 | 存储卡接口单元 | ||
| 226 | 存储卡控制器 |
具体实施方式
请参阅图2，图2为本发明的具有展频技术的存储卡存取控制芯片，存储卡存取控制芯片200包含一具有展频功能的锁相回路202、一电压调节器204、一总线206、一微控制器208、一直接存储器存取单元210、一控制缓存器212、一随机存取存储器214、一只读存储器216、一USB接口电路218、一闪速式接口电路220、一电可擦除只读存储器(EEPROM)接口电路222及一存储卡接口单元224。该存储卡接口单元224包含一存储卡控制器226、一CF/SD接口电路228、SM/xD接口电路230、MS/MS-pro接口电路232及SD/MMC接口电路234，而该存储卡接口单元224通过接脚的方式耦接至该存储卡存取控制芯片200外部的连接器(Socket)来存取数据，其连接器是用来与存储卡244做连接，且不同的接口电路耦接至不同的连接器，如图所示，CF/SD接口电路228耦接至CF/SD连接器236，SM/xD接口电路230耦接至SM/xD连接器238，MS/MS-pro接口电路232耦接至MS/MS-pro连接器240及SD/MMC接口电路234耦接至SD/MMC连接器242，另外，存储卡存取控制芯片200亦藉由具有展频功能的锁相回路202，产生展频时钟讯号，通过接脚的方式将展频时钟讯号输出至各个连接器，且不同的连接器是依据规格要求接收不同的时钟讯号以进行运作。
在本发明的存储卡存取控制芯片200中，微控制器208及直接存储器存取单元210通过总线206的方式来控制各个接口电路中的数据传输，只读存储器216用来储存微控制器208欲执行的程序，随机存取存储器214用来提供给微控制器208做数据存取的使用，电压调节器204则用来将芯片外的电压转换至芯片中所规定的额定电压。另外，在存储卡存取控制芯片200执行数据存取的过程中，各个接口电路及连接器需要依据时钟讯号来运作，以MMC接口电路234为例，其所规定的时钟可达52MHz，容忍范围为100KHz，换句话说，MMC的接口电路234的最高运作时钟可达52.1MHz，因此，当存储卡存取控制芯片200外的MMC连接器插入一MMC的存储卡时，具有展频功能的锁相回路202产生一中心频率50MHz的时钟讯号至该连接器，向上展频幅度可至52.1MHz，向下展频幅度至47.9MHz，该存储卡存取控制芯片200以展频的时钟讯号进行数据存取，以降低电磁干扰。依据本发明的实施例，存储卡存取控制芯片200通过USB的接口218，与一主机相耦接，因此，当连接器插入一存储卡244时，微控制器208则依据只读存储器216中欲执行的程序，来控制主机与存储卡244间的数据的传送。
请参阅图3，图3为本发明的存储卡存取控制芯片200中，具有展频功能的锁相回路202的一实施例，锁相回路202包含一相位频率检测器302、一电荷泵浦304、一压控震荡器306、一分频器308及一展频控制器310。相位频率检测器302用来检测输入时钟讯号与回授时钟讯号的相位与频率关系，以产生检测讯号至电荷泵浦304，而电荷泵浦304用来依据该检测讯号产生一控制电压Vctrl至压控震荡器306，接着，压控震荡器306则依据该控制电压Vcrtl提供展频时钟讯号给存储卡存取控制芯片200中所需时钟的单元，例如，微控制器208、存储卡接口单元及连接器...等。在本发明的存储卡存取控制芯片200的一实施例中，锁相回路202产生展频时钟讯号至接口电路及连接器，另外，锁相回路202亦产生非展频时钟讯号至各个控制电路中，例如，微控制器208，直接存储器存取单元210...等。在锁相回路202中，分频器308则依据展频时钟讯号产生回授时钟讯号；其中，展频时钟讯号的频率为回授时钟讯号的频率的N倍，且N为自然数；由于本发明的存储卡存取控制芯片200中，是应用展频的技术以降低电磁干扰，因此，锁相回路202还包含了一展频控制器310，用来依据该回授时钟讯号动态地调整分频器的N值，以达到锁相回路具有展频的功能。
请参阅图4，图4为本发明的存储卡存取控制芯片200中，锁相回路202所产生的时钟讯号其频率变化与时间的关系图，如图所示，具有展频功能的锁相回路所产生的展频时钟讯号，会随着时间的不同而频率有所变化，以MMC存储卡接口规格为例，锁相回路202所产生的中心频率F为50MHz，展频幅度E可至2.1MHz，也就是说，其产生的频率最高为52.1MHz，最低则至47.9MHz，以维持在该存储卡接口所能够容忍的范围之内，另外，展频时钟在一个时间周期T之内，分别会产生一次最高的展频时钟52.1MHz及一次最低的展频时钟47.9MHz。依据本发明的存储卡存取控制芯片200，亦可采用向上展频的技术或向下展频的技术来降低电磁干扰，以向上展频的技术为例，中心频率F可升至51MHz，展频幅度E可至1.1MHz，其产生的频率最高仍为52.1MHz，最低则至48.9MHz，来进行存储卡存取控制芯片存取的动作，若以向下展频的技术为例，中心频率F可降至48MHz，展频幅度若维持2.1MHz，其产生的频率最高为50.1MHz，最低则至45.9MHz，来进行存储卡存取控制芯片存取的动作，以此类推。
请参阅图5，图5为SD/MMC存储卡的接脚(Pin)图，如图所示，SD/MMC存储卡502包含有C1～C13个接脚，其中，C1，C7～C13为数据接脚，用来与存储卡存取控制芯片作数据传递；C3、C4、C6为工作电压接脚，用来提供工作电压至存储卡502中；C2为控制讯号接脚，用来与存储卡存取控制芯片的间传递控制讯号；以及，时钟讯号接脚C5，用来提供时钟讯号至存储卡502中；依据本发明的存储卡存取控制芯片200中，由于锁相回路202所产生的时钟讯号为一展频时钟讯号，因此，时钟讯号接脚C5接收由存储卡存取控制芯片200所产生的一展频时钟讯号来运作，以降低电磁干扰。
请参阅图6，图6为MS/MS-Pro存储卡的接脚(Pin)图，如图所示，MS/MS-Pro存储卡包含有Pin1～Pin10个接脚，其中，Pin3～Pin5及Pin7为数据接脚，用来与存储卡存取控制芯片作数据传递；Pin1、Pin9、Pin10为工作电压接脚，用来提供工作电压至MS/MS-Pro存储卡中；Pin2、Pin6为控制讯号接脚，用来与存储卡存取控制芯片之间传递控制讯号；以及，时钟讯号接脚Pin8，用来提供时钟讯号至MS/MS-Pro存储卡中；依据本发明的存储卡存取控制芯片200中，由于锁相回路202所产生的时钟讯号为一展频时钟讯号，因此，时钟讯号接脚Pin6接收由存储卡存取控制芯片200所产生的一展频时钟讯号来运作，以降低电磁干扰。
本发明的实施例虽以MMC存储卡接口规格为例，但展频时钟讯号亦可运用至其它种类的存储卡接口，例如，CF/SD接口、SM/xD接口、MS/MS-pro接口及SD接口...等，以降低电磁干扰。另外，在本发明的存储卡存取控制芯片200中，微控制器208、直接存储器存取单元210、控制缓存器212、随机存取存储器214及只读存储器216...等，属于控制单元的部份，可整合为一控制模块来实现，例如是专用集成电路(ASIC)、硬件电路、或硬件电路搭配固件来实现，以及，在本发明的存储卡存取控制芯片200中，接口电路，例如，闪速式接口电路220、电可擦除只读存储器(EEPROM)接口电路222及存储卡接口单元224中的各个接口电路，可依照接口的需求，省去未使用到的接口电路或新增所需的接口电路来实现。另外，本发明的存储卡存取控制芯片200，虽以使用USB接口与主机做连接，但亦可由其它的接口，例如，PCI接口、IEEE1394....等接口来与主机做连接，当然，在与主机连接的接口亦使用具有展频的时钟讯号以降低电磁干扰。虽然本发明的存储卡存取控制芯片200，输出展频时钟讯号的接脚连接至相对应的连接器上，但于该接脚上，增加一电阻组件，更进一步的降低电磁干扰的问题，亦属本发明的范畴。
以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (16)
1.一种用来存取存储卡的一控制芯片，该控制芯片包含：
一时钟产生器，用来产生一第一时钟讯号以及一第二时钟讯号，其中，该第二时钟讯号为一具有展频的时钟讯号；
一第一存储卡接口，耦接该时钟产生器，该第一存储卡接口包括一第一时钟讯号接脚与多个第一数据讯号接脚，该第一存储卡接口用来连接一第一存储卡，用来作为与该第一存储卡的数据传输接口，其中该第一时钟讯号接脚用来传输该第二时钟讯号；以及
一控制电路，耦接该第一存储卡接口及接收该第一时钟讯号，用来控制该第一存储卡内数据的存取。
2.如权利要求1所述控制芯片，其中该控制电路还包含：
一直接存取存储器电路，耦接该第一存储卡接口，用来直接存取该第一存储卡的数据。
3.如权利要求1所述控制芯片，还包含：
一第一接口，耦接于一主机，其中该控制电路藉由该第一接口与该主机进行数据的传送。
4.如权利要求3所述控制芯片，其中该第一接口为一万用序列总线接口。
5.如权利要求1所述控制芯片，该第一存储卡接口为一MS存储卡接口、一SD存储卡接口、以及一MMC存储卡接口中的其中一种。
6.如权利要求1所述控制芯片，其中该时钟产生器产生一第三时钟讯号，该控制芯片还包含：
一第二存储卡接口，耦接于一第二存储卡，用来作为与该第二存储卡的数据传输接口，该第二存储卡接口包括多个第二数据讯号接脚。
7.如权利要求1所述控制芯片，其中该第一展频时钟讯号的一展频幅度介于该第一存储卡的一容忍范围。
8.一种存储卡的存取装置，包含：
一第一存储卡插槽，用来放入一第一存储卡，该第一存储卡插槽包括一第一时钟讯号接脚以及多个第一数据接脚；
一控制芯片，与该第一存储卡插槽相耦接，该控制芯片包括：
一时钟产生器，用来产生一第一时钟讯号以及一第二时钟讯号，其中，该第二时钟讯号为一具有展频的时钟讯号；
一第一存储卡接口，耦接该第一存储卡插槽，用来作为与该第一存储卡的数据传输接口，其中该时钟讯号接脚用来传输该第二时钟讯号；以及
一控制电路，耦接该第一存储卡接口及接收该第一时钟讯号，用来控制该第一存储卡内数据的存取；
其中，该第一存储卡插槽的该第一时钟讯号接脚用来传输该第二时钟讯号。
9.如权利要求8所述存取装置，还包含：
一第一接口，耦接于一主机，其中该控制电路藉由该第一接口与该主机进行数据的传送。
10.如权利要求8所述存取装置，其中该第一存储卡接口为一MS存储卡接口、一SD存储卡接口、以及一MMC存储卡接口中的其中一种。
11.一种用来存取一存储卡的方法，该方法包括：
提供一第一存储卡接口，该第一存储卡接口包括一第一时钟讯号接脚与多个第一数据讯号接脚，该第一存储卡接口用来连接一第一存储卡，以及用来作为与该第一存储卡的数据传输接口；
利用一展频方法以产生一第一展频时钟讯号；以及
利用该第一时钟讯号接脚来传输该第一展频时钟讯号至该第一存储卡。
12.如权利要求11所述的方法，还包含：
依据一连串指令，用来进行该第一存储卡内数据的存取。
13.如权利要求12所述的方法，其中
该一连串指令由硬件电路所完成或是该一连串指令储存在一程序存储器内，并由该程序存储器所输出。
14.如权利要求11所述的方法，还包含：
提供一第一接口，该第一接口用来连接一主机，以及用来作为与该主机的数据传输接口。
15.如权利要求11所述的方法，其中该第一存储卡接口为一MS存储卡接口、一SD存储卡接口、以及一MMC存储卡接口的多种存储卡接口中的其中一种。
16.如权利要求11所述的方法，还包括：
提供一第二存储卡接口，该第二存储卡接口包括多个第二数据讯号接脚，该第二存储卡接口用来连接一第二存储卡，以及用来作为与该第二存储卡的数据传输接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610121869A CN101131873B (zh) | 2006-08-25 | 2006-08-25 | 一种具有展频时钟的存储卡存取控制芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610121869A CN101131873B (zh) | 2006-08-25 | 2006-08-25 | 一种具有展频时钟的存储卡存取控制芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101131873A true CN101131873A (zh) | 2008-02-27 |
| CN101131873B CN101131873B (zh) | 2010-05-12 |
Family
ID=39129090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610121869A Active CN101131873B (zh) | 2006-08-25 | 2006-08-25 | 一种具有展频时钟的存储卡存取控制芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101131873B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106406425A (zh) * | 2016-09-05 | 2017-02-15 | 乐视控股（北京）有限公司 | Emmc访问方法及装置 |
| CN107040320A (zh) * | 2017-05-18 | 2017-08-11 | 深圳市共进电子股份有限公司 | 互联网接入装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510499B1 (ko) * | 2002-12-04 | 2005-08-26 | 삼성전자주식회사 | 전자파 장해를 저감하는 액정 표시 장치를 구동하는스케일링 장치 |
| TWI252393B (en) * | 2003-09-08 | 2006-04-01 | Samsung Electronics Co Ltd | A spread spectrum clock generator and method and system of generating a spread spectrum clock |
-
2006
- 2006-08-25 CN CN200610121869A patent/CN101131873B/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106406425A (zh) * | 2016-09-05 | 2017-02-15 | 乐视控股（北京）有限公司 | Emmc访问方法及装置 |
| CN107040320A (zh) * | 2017-05-18 | 2017-08-11 | 深圳市共进电子股份有限公司 | 互联网接入装置 |
| CN107040320B (zh) * | 2017-05-18 | 2019-12-27 | 深圳市共进电子股份有限公司 | 互联网接入装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101131873B (zh) | 2010-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7908506B2 (en) | Memory card control chip | |
| US9772651B2 (en) | Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system including the use of a switch command defining an adjustment delay for a data signal | |
| CN105070711B (zh) | 抗电磁干扰方法和装置 | |
| CN100435064C (zh) | 串行总线通信的时钟信号发生器电路 | |
| US8145935B2 (en) | Clock signal generator for generating stable clock signal, semiconductor memory device including the same, and methods of operating | |
| US20120159008A1 (en) | Multi-interface memory card and method of operation | |
| US9430423B2 (en) | Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system | |
| HUE031646T2 (en) | Smart card performance improvement circuits and systems | |
| EP1997063A1 (en) | Negotiation of a proper communication protocol between a data carrier and a reader device | |
| US10146265B1 (en) | Main board slot power control circuit | |
| US20020144173A1 (en) | Serial presence detect driven memory clock control | |
| CN202268868U (zh) | 扩频时钟信号检测系统 | |
| US20190361819A1 (en) | Apparatus For Adapting Interface Type Of Peripheral Device And Method Thereof | |
| CN101131873B (zh) | 一种具有展频时钟的存储卡存取控制芯片 | |
| US20090287864A1 (en) | Electronic module for programming chip cards comprising contacts | |
| CN111930657A (zh) | 连接电路、连接电路的控制方法和连接设备 | |
| WO2018067559A1 (en) | Transmit phase detection circuit | |
| CN112866837B (zh) | 一种用于olt设备网口辐射抑制电路及设计方法 | |
| CN115794242B (zh) | 一种服务器展频方法、系统、电子设备及可读介质 | |
| CN103345610B (zh) | 快速验证智能卡数据完整性的设备及方法 | |
| US9785591B2 (en) | Smartcard interface conversion device, embedded system having the same device and method for transferring data signal used in the same device | |
| CN101093403B (zh) | 减小时钟电路和时钟管理电路中的电磁干扰的方法 | |
| CN101131666B (zh) | 接触式智能卡仿真卡 | |
| CN104391817A (zh) | 与外围设备同步的电子系统 | |
| US7334738B2 (en) | Riser card identification system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |