CN101131682A - 传输系统及其传输方法 - Google Patents
传输系统及其传输方法 Download PDFInfo
- Publication number
- CN101131682A CN101131682A CNA2006100372692A CN200610037269A CN101131682A CN 101131682 A CN101131682 A CN 101131682A CN A2006100372692 A CNA2006100372692 A CN A2006100372692A CN 200610037269 A CN200610037269 A CN 200610037269A CN 101131682 A CN101131682 A CN 101131682A
- Authority
- CN
- China
- Prior art keywords
- information
- microcontroller
- interface
- destination apparatus
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Computer And Data Communications (AREA)
Abstract
本发明提供一种传输系统,包括一处理装置、一微控制器以及若干个目标装置。处理装置用以送出一信息。微控制器具有一第一接口与一第二接口,通过该第一接口与该处理装置耦接,由该第一接口接收并储存该信息,且于接收该信息后送出一控制信号。若干个目标装置通过共同之该第二接口与该微控制器耦接,并且该等目标装置之一者根据该控制信号,读取该微控制器储存之该信息。
Description
技术领域
本发明有关于一种传输系统及其传输方法,且特别有关于一种具有一微控制器的传输系统。
背景技术
一般而言,当一处理装置如个人计算机(PC)欲与外部装置或元件作数据传输时,需要通过通讯端口来完成。常见的处理装置通讯端口包括串行端口(serial port)以及USB端口。以串行端口为例,其具有一传输端(TX)以及一接收端(RX)。请参考图1,表示一个使用串行端口来作数据传输的示意图。图1中有一处理装置1、一外部装置20以及一串行接口30。处理装置1中有一串行端口12,其具有传输端TX1以及接收端RX1。外部装置20中有一串行端口22,其具有传输端TX2以及接收端RX2。串行接口30则具有第一端31以及第二端33。为了能够在处理装置1以及外部装置20之间作数据传输,两者的传输端与接收端会对接,即传输端TX1会与接收端RX2连接到串行接口30之第一端31,而接收端RX1与传输端TX2连接到串行接口30之第二端33。当处理装置有信息如指令或是数据,欲进行传输时,会通过传输端TX1将信息送到第一端31上。接着,由于接收端RX2也连接到第一端31上,故此信息会通过接收端RX2而送到外部装置20之中,达到信息传输的目的。同样地,当外部装置20欲传送信息时,会通过传输端TX2将信息经由第二端33传送到处理装置1的接收端RX1中。除此之外,还需设定两边的传输速率(即鲍率)以及数据格式等等,必须要设定相同才能达到正确的数据传输。例如两者的传输速率皆设为每秒57600位(bps)、没有同位检查位、数据为8位时,才能正确对接收到的数据作译码。然而,若有多个的外部装置时,由于每个装置的传输速率或其它设定不尽相同,处理装置可能需要针对不同装置来调整其设定,造成无法对多个装置进行整合性的信息传输,也容易在除错或下命令时,造成错误的指令传达。
因此,需要一种简单有效的系统架构及传输方法,可令多个装置进行整合性的信息传输以及正确的指令下达。
发明内容
有鉴于此,本发明之目的即在于提供一种传输系统,可令多个装置进行整合性的信息传输以及正确的指令下达。
基于上述目的,本发明提供一种传输系统,包括一处理装置、一微控制器以及若干个目标装置。处理装置用以送出一信息。微控制器(sub-micom),具有一第一接口与一第二接口,通过该第一接口与该处理装置耦接,由该第一接口接收并储存该信息,且于接收该信息后送出一控制信号。若干个目标装置,通过共同之该第二接口与该微控制器耦接,并且该等目标装置之一者根据该控制信号,读取该微控制器储存之该信息。其中第一接口可包括USB及串行接口,第二接口可包括集成电路联机(I2C)接口。
基于上述目的,本发明另提供一种传输系统,包括一处理装置、一微控制器以及若干个目标装置。处理装置用以送出一信息。微控制器具有一串行接口与一集成电路联机(I2C)接口,通过该串行接口与该处理装置耦接,由该串行接口接收并储存该信息,且于接收该信息后送出一控制信号。
若干个目标装置则通过共同之该集成电路联机(I2C)接口与该微控制器耦接,并且该等目标装置之一者根据该控制信号,读取该微控制器储存之该信息。
此外,本发明另提供一种数据传输方法,适用于一微控制器(sub-micom),其具有一第一接口与一第二接口,包括下列步骤:该微控制器通过该第一接口,由一处理装置接收一信息;储存该信息于该微控制器;以及通过该第二接口送出一控制信号到至少一目标装置,其中该目标装置根据该控制信号,读取该微控制器储存之该信息。
上述数据传输方法更包括一步骤:上述目标装置执行相应上述信息之一动作,于完成此动作后,将执行结果通过微控制器传回处理装置。并于读取完成后,重新设定此控制信号。
为使本发明之上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1显示一个习知使用串行端口来作数据传输的示意图。
图2显示依据本发明实施例之传输系统区块图。
图3显示依据本发明之另一实施例之传输系统区块图。
图4显示依据本发明实施例之数据传输方法的流程图。
图5显示依据本发明实施例之目标装置处理ACK信号的流程图。
图6显示依据本发明实施例之ACK信号处理的流程图。
图7A、7B、7C显示依据本发明实施例的缓冲器运作示意图。
具体实施方式
图2显示依据本发明实施例之传输系统的区块图。传输系统10包括一处理装置100、一微控制器110以及三个目标装置120、130、140。处理装置100具有一串行端口102以及一第一接口150,例如串行接口或USB接口,用以送出信息D。微控制器110具有相同的第一接口150以及一个第二接口160,同时具有一个缓冲器112。目标装置120、130、140具有共同的第二接口160,并依据控制信号ACK,通过第二接口160,自微控制器110中读取信息D。举例来说,若处理装置100欲送出一个信息D给目标装置140,首先信息D会经由第一接口150送到微控制器110中。微控制器110接收到信息D,并且信息D中会包含有目标装置140的装置码。接着,微控制器110会将信息D先储存在其内的缓冲器112中。微控制器110于储存完成后,将一个控制信号ACK由”1”变为”0”,并通过第二接口160送出至目标装置140中。目标装置140收到此控制信号ACK,得知微控制器110中有信息D待处理,就到微控制器110中读取信息D,执行相应信息D之动作,于完成动作后,将执行结果通过微控制器110传回处理装置100。其中,此被选中的目标装置140可视为一回复目标装置。因此,可通过微控制器110来同时对多个目标装置作整合性的信息传输以及正确的指令下达。而且只需要单一的设定处理装置100与微控制器110的传输速率,就可进行信息传输。
图3显示依据本发明之另一实施例之传输系统300的区块图。传输系统300包括一处理装置310、一微控制器320以及两个目标装置330、340。处理装置310具有一串行端口312,用以送出信息。微控制器320具有一个串行接口350以及一个集成电路联机(Inter-Integrated Circuit,I2C)接口360,通过串行接口350接收信息,并通过I2C接口360传出一控制信号ACK。目标装置330、340具有共同的I2C接口,并通过I2C接口,接收及传送信息。I2C接口为一种习知工业标准序列总线接口,可作为一处理装置或其它电子系统中,多个集成电路或芯片间之连接及数据传输。标准的集成电路联机(I2C)接口具有两条线,一条串行数据线SDA(serial data)以及一条串行频率线SCL(serial clock)。串行数据线SDA用以传输开始(start)、地址(address)、数据(data)、控制(control)、确认(acknowledge)及停止(stop)等信号,串行频率线SCL则用以传输频率(clock)。
简单地说,当微控制器欲进行数据传输时,会传输一个独特的开始位(startbit),就是在串行频率线SCL为高准位的同时,串行数据线SDA会由高准位变低准位,而串行频率线SCL经一小段时间后会变成低准位。并且,开始位后续会接着8位之地址及读/写信息,且后续的8位中含有7个地址位以及1读/写位。在地址及读/写位传输之后,被寻址到的目标装置会响应一个确认位。因此,微控制器与被寻址到的目标装置就可以进行数据的传输。通过具有此共同的第二接口如此例中的I2C接口,可很轻易的整合数个目标装置进行数据的传输。
图4显示一种依据本发明实施例之数据传输方法的流程图。首先,于步骤S410中,通过该第一接口,由一处理装置接收一信息。上述信息可为一数据或一指令。接着,于步骤S420中,将储存指标N设为0,即”N=0”。其次,于步骤S430中,将ACK信号由”1”变为”0”,表示缓冲器中有数据待读取。然后,步骤S440,将接收到的信息存在缓冲器的第N个位置。接着,将N值加一,即”N=N+1”(步骤S450)。然后判断传送信息是否结束(步骤S460)。若还未结束,则继续接收下一字符(步骤S470),并返回步骤S440执行将接收到的信息存在缓冲器的动作(步骤S480)。若判断结果为信息传送已结束,则停止缓冲器的存取,继续处理其它程序(步骤S490)。此时,ACK信号将通过第二接口送到目标装置中,以通知目标装置有信息待读取。接收到的信息中包含有处理装置欲传输的目标装置的装置码,微控制器依据此装置码来传送ACK信号至相应的目标装置。此相应的目标装置可视为一回复目标装置。
当目标装置接收到ACK信号之后,会根据本身的状况来决定是否读取此信息。图5显示目标装置处理ACK信号的流程图。首先,判断目标装置本身是否忙碌,例如是否有其它工作正在处理中(步骤S510)。若目标装置忙碌中,则忽略此信号,未读取的信息会被暂存在缓冲器中,等到空闲时再到缓冲器中读取信息。若目标装置不是忙碌中,则判断接到的ACK信号是否为0(步骤S520)。当ACK信号为0时,表示此时微控制器的缓冲器中有信息待读取,则目标装置从缓冲器的读取指标M所指到的位置开始读取信息(步骤S540)。接着,每读完一个字符的信息,判断ACK信号是否仍为0。若ACK信号一直为0,表示尚有信息在缓冲器内,将读取指标M加1,即”M=M+1”(步骤S560)。目标装置继续由缓冲器中读出第M个位置的信息(步骤S540);若判断结果为ACK信号为1,表示信息读取完毕,由目标装置执行相应此信息的动作(步骤S570)。最后,目标装置再将执行或处理结果通过微控制器回传至处理装置(步骤S580)。
其中,ACK信号由微控制器所控制,如图6所示。微控制器会检查其内的缓冲器是否空了(步骤S610)。若缓冲器内尚有数据,则ACK信号维持不变;若缓冲器内已无数据,则将ACK信号由”0”变回”1”,并传送至目标装置(步骤S610)。
图7A、7B、7C图显示依据本发明实施例的缓冲器运作示意图。如图所示为一个大小为6的缓冲器700,其具有一个读取位置指针PR以及一个写入位置指针PW。初始时,读取位置指针PR与写入位置指针PW均指到位置0,并且缓冲器的内容值均填入一个默认值,如”#”。当处理装置送出信息”ABC”时,微控制器会将接收到的信息依序写到写入位置指针PW所指的缓冲器位置中。当缓冲器运作时,读取位置指针PR以及写入位置指针PW会随着改变,举例来说,读取位置指针PR系位于位置2,如图7A所示。图7A显示信息”ABC”写入缓冲器700时的运作示意图。由图7A可知,缓冲器中的写入位置指针PW会指到缓冲器中下一个可写入的位置,而其读取位置指针PR则指到信息开始的位置(如此例中,指到”A”所在的位置)。当目标装置欲读取缓冲器内的信息时,可通过读取位置指针PR的移动来取得此信息。其中,于读取完每一个字符的信息后,会将缓冲器内的值变回默认值,即”#”,以表示信息已被读出。当缓冲器为空时,读取位置指针PR与写入位置指针PW均指到相同位置,并且缓冲器的内容皆还原成默认值,如图7B所示。图7C显示缓冲器运作的另一示意图。如图所示,当写入位置指针PW的值大于缓冲器大小时,会自动回到0的位置,等待下一个信息的到来,因此可视为一个先进先出型(First In First Out,FIFO)缓冲器。值得注意的是,上述实施例只是用以辅助说明本发明之特性,缓冲器可具有不同之大小,由微控制器来决定。
Claims (21)
1.一种传输系统,包括:
一处理装置,用以送出一信息;
一微控制器(sub-micom),具有一第一接口与一第二接口,通过该第一接口与该处理装置耦接,由该第一接口接收并储存该信息,且于接收该信息后送出一控制信号;以及
若干个目标装置,通过共同之该第二接口与该微控制器耦接,并且该等目标装置之一者根据该控制信号,读取该微控制器储存之该信息,其中该信息由选定之一回复目标装置所读取。
2.如权利要求1所述之传输系统,其特征是,该传输系统更包括该回复目标装置执行相应该信息之一动作,于完成该动作后,将执行结果通过该微控制器传回该处理装置。
3.如权利要求1所述之传输系统,其特征是,该微控制器具有一先进先出型缓冲器,用以储存该信息。
4.如权利要求3所述之传输系统,其特征是,该先进先出型缓冲器之大小系由微控制器所决定。
5.如权利要求1所述之传输系统,其特征是,该第一接口为USB接口或串行接口其中之一者。
6.如权利要求1所述之传输系统,其特征是,该第二接口为集成电路联机接口。
7.如权利要求1所述之传输系统,其特征是,该信息为一数据或一指令。
8.如权利要求1所述之传输系统,其特征是,该控制信号的变化由该微控制器所控制。
9.一种传输系统,包括:
一处理装置,用以送出一信息;
一微控制器,具有一串行接口与一集成电路联机接口,通过该串行接口与该处理装置耦接,由该串行接口接收并储存该信息,且于接收该信息后送出一控制信号;以及
若干个目标装置,通过共同之该集成电路联机接口与该微控制器耦接,并且该等目标装置之一者根据该控制信号,读取该微控制器储存之该信息,其中该信息系由选定之一回复目标装置所读取。
10.如权利要求9所述之传输系统,其特征是,该传输系统更包括该回复目标装置执行相应该信息之一动作,于完成该动作后,将执行结果通过该微控制器传回该处理装置。
11.如权利要求9所述之传输系统,其特征是,该微控制器具有一先进先出型缓冲器,用以储存该信息。
12.如权利要求11所述之传输系统,其特征是,该先进先出型缓冲器之大小由该微控制器所决定。
13.一种数据传输方法,适用于一微控制器,其具有一第一接口与一第二接口,包括下列步骤:
该微控制器通过该第一接口,由一处理装置接收一信息;
储存该信息于该微控制器;以及
通过该第二接口送出一控制信号到至少一目标装置,其中该目标装置根据该控制信号,读取该微控制器储存之该信息。
14.如权利要求13所述之数据传输方法,其特征是,该数据传输方法更包括一步骤:
该目标装置执行相应该信息之一动作,于完成该动作后,将执行结果通过该微控制器传回该处理装置。
15.如权利要求13所述之数据传输方法,其特征是,该数据传输方法更包括一步骤:
于该信息读取完成后,该微控制器重新设定该控制信号。
16.如权利要求13所述之数据传输方法,其特征是,该微控制器更包括一缓冲器,其具有一写入位置指针与一读取位置指针。
17.如权利要求14所述之数据传输方法,其特征是,该数据传输方法更包括下列步骤:
该目标装置接收该控制信号;
当该控制信号等于一既定值时,自该缓冲器中读取该信息;
执行相应该信息之一动作;以及
将执行结果通过该微控制器传回该处理装置。
18.如权利要求16所述之数据传输方法,其特征是,该数据传输方法更包括利用该写入位置指针储存该信息,以及利用该读取位置指针读取该信息。
19.如权利要求16所述之数据传输方法,其特征是,该数据传输方法更包括当该写入位置指针或该读取位置指针之值等于缓冲器大小时,将该写入位置指针或该读取位置指针设为0。
20.如权利要求13所述之数据传输方法,其特征是,该目标装置由该信息中之一装置码来决定。
21.如权利要求16所述之数据传输方法,其特征是,该数据传输方法更包括一步骤:
当该目标装置忙碌时,暂存该信息于该缓冲器中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006100372692A CN101131682A (zh) | 2006-08-25 | 2006-08-25 | 传输系统及其传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006100372692A CN101131682A (zh) | 2006-08-25 | 2006-08-25 | 传输系统及其传输方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101131682A true CN101131682A (zh) | 2008-02-27 |
Family
ID=39128953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006100372692A Pending CN101131682A (zh) | 2006-08-25 | 2006-08-25 | 传输系统及其传输方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101131682A (zh) |
-
2006
- 2006-08-25 CN CNA2006100372692A patent/CN101131682A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6070214A (en) | Serially linked bus bridge for expanding access over a first bus to a second bus | |
US6088752A (en) | Method and apparatus for exchanging information between buses in a portable computer and docking station through a bridge employing a serial link | |
US7715450B2 (en) | Sideband bus setting system and method thereof | |
CN100481054C (zh) | 总线连接设备 | |
US20060294285A1 (en) | Device including serial interface | |
US7610415B2 (en) | System and method for processing data streams | |
KR20060130664A (ko) | Pci 익스프레스 장치, pci 익스프레스 시스템 및정보 통신 방법 | |
US10095643B2 (en) | Direct memory access control device for at least one computing unit having a working memory | |
JP2004021351A (ja) | Icカード及びその制御方法 | |
US6799231B2 (en) | Virtual I/O device coupled to memory controller | |
CN101131682A (zh) | 传输系统及其传输方法 | |
US20040230717A1 (en) | Processing device | |
CN110989451B (zh) | 基于多点触摸与遥控共用检测控制系统的检测控制方法 | |
CN109992560B (zh) | 一种通信方法及通信系统 | |
CN103106157A (zh) | 存储器控制元件 | |
CN206479978U (zh) | 一种用于处理多个总线设备数据的总线系统 | |
CN1321382C (zh) | 串行/并行数据转换模块及相关计算机系统 | |
EP1161727B1 (en) | Bus bridge | |
KR100451792B1 (ko) | Isa버스를 이용한 시스템과의 pb버스 인터페이스로직 | |
CN113992470B (zh) | 数据发送方法和接收方法、主设备、从设备及电子设备 | |
CA2347896C (en) | Docking system and method | |
EP0117682B1 (en) | Peripherally synchronized data transfer system | |
KR20120077028A (ko) | 9-비트 시리얼 통신을 위한 제어기 | |
EP1653373B1 (en) | Bus bridge | |
KR100962306B1 (ko) | 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |