CN101110592A - 数字模拟转换器及其装置与方法 - Google Patents

Abstract

一种数字模拟转换器，兼容于COM技术且可操作于低电压应用。输入电容器根据数字输入信号以及先前输出模拟信号来储存电荷取样。模拟输出电路具有反馈电容器，以分享电荷取样，且因此产生来自输出节点的当前输出模拟信号。此输出节点不间断地通过传送电阻器连接至该输入电容器。

Description

数字模拟转换器及其装置与方法

技术领域

本发明涉及一种电容式数字模拟转换器(capacitor-based digital-to-analogconverter(DAC))，特别是涉及一种操作在低供应电压的数字模拟转换器。

背景技术

现有的高传真音响(Hi-Fi audio)装置一般以数字的形式来记录声音数据，使得其录放装置需要数字模拟转换器(digital-to-analog converter，DAC)。在录放期间，由于过度取样(over-sampling)数字模拟转换器的低成本、高效能、以及高成品率，使得过度取样数字模拟转换器变为广泛使用。由于直接电荷转移(direct-charge transfer，DCT)对于时钟抖动(clock jitter)不灵敏且具有低转换速率(slew rate)的需求，直接电荷转移是实施过度取样数字模拟转换器的一般方法之一。

图1表示已知直接电荷转移数字模拟转换器10。直接电荷转移数字模拟转换器10是一种开关电容器(shiwtched-capacitor)电路。如图1所示，多个开关S₀至S₄与电容器C₁及C₂以及运算放大器OP一起工作，其中，这些开关控制直接电荷转移数字模拟转换器10内所有其它组件间的互动。为了与其它电路合并于一个芯片上，直接电荷转移数字模拟转换器10通常以CMOS制造技术的方式来实施，其中，PMOS晶体管、NMOS晶体管、以及通栅(pass gate，由一个PMOS晶体管与一个NMOS晶体管所组成)为实施开关的共同选择组件。然而，当供应电压低时，MOS开关会遭遇具有接近供应电压的一半电平的危险传导信号。因此，设计具有低供应电压的直接电荷转移数字模拟转换器是不容易的。

发明内容

本发明提供一种数字模拟转换器，其包括输入电容器及模拟输出电路。输入电容器根据数字输入信号以及先前输出模拟信号来储存电荷取样。模拟输出电路具有反馈电容器，以分享电荷取样，且因此产生来自输出节点的当前输出模拟信号。

本发明还提供一种方法，用于数字模拟转换器。首先，电荷取样根据数字输入信号以及先前输出电压电平，而储存输入电容器。此电荷取样接着由反馈电容器所分享，以产生当前输出电压电平。

本发明还提供一种装置，其操作于第一及第二阶段且包括输入电容器、模拟输出电路、以及传送电阻器。输入电容器具有第一及第二端。模拟输出电路包括反馈电容器以及运算放大器。运算放大器具有反相端、正相端、以及输出节点。反馈电容器耦接于输出节点与反相端之间，且正相端连接于参考电压。传送电阻器连接于输入电容器的第一端与运算放大器的输出节点。在第一阶段，输入电容器的第一端根据模拟输入信号而连接于两电压源的一者，且输入电容器的第二端连接至参考电压。在第二阶段，输入电容器的第一端与等电压源分离，且输入电容器的第二端与参考电压分离并连接至运算放大器的反相端。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。

附图说明

图1表示已知直接电荷转移数字模拟转换器。

图2a及图2b分别表示图1中在取样阶段与完成阶段期间的直接电荷转移数字模拟转换器。

图3a及图3b分别说明NMOS及PMOS开关。

图4说明当供应电压减少时，MOS开关做为开关的缺点。

图5表示根据本发明实施例的直接电荷转移数字模拟转换器。

图6a及图6b分别表示图5中在取样阶段与完成阶段期间的直接电荷转移数字模拟转换器。

附图符号说明

10、20～直接电荷转移数字模拟转换器；

100～模拟输出电路；

C₁、C₂～电容器；

GND～接地电压；

OP～运算放大器；

R_p～传送电阻器；

R_s～导通电阻器；

S₀...S₄～开关；

V_in(t)～输入电压；

V_o(t)～当前输出电压；

V_ref～参考电压；

VDD～供应电压；

具体实施方式

为了对本发明能有更好的理解，首先来详细说明图1的直接电荷转移数字模拟转换器10。

一般而言，除了开关S₀及S₁，图1的每一开关不是接收反相时钟信号就是接收正相时钟信号，且由一时钟所控制。在图1中，一些时钟控制开关短路(short)，而其它则断路(open)；反之亦然。因此，对于直接电荷数字模拟转换器10而言，具有两个操作阶段，当正相时钟信号处于低电平时，发生取样阶段；当正相时钟信号处于高电平时，则发生完成阶段。图2a及2b分别表示在取样及完成阶段期间的图1的直接电荷转移数字模拟转换器10。

图2a中，即使忽略开关S₀及S₁，开关S₀及S₁一个短路，以根据将要在当前的取样阶段期间内被转换的当前数字信号，来将输入电压V_in(t)提供至电容器C₂的正端。举例来说，假设当前数字信号为逻辑“1”，开关S₀短路，开关S₁则断路，使得输入电压V_in(t)等于电压VDD的高电压电平Vdd。相反地，假设当前数字信号为逻辑“0”，开关S₀断路，开关S₁则短路，使得输入电压V_in(t)等于电压GND的低电压电平ground。在取样阶段，开关S₃短路，以将电容器C₂的负端固定在一参考电压V_ref。因此，在取样阶段，输入电容器C₂储存了电荷取样Q₂₀，其正比于输入电压V_in(t)与参考电压V_ref间的电压差，如公式(1)所示：

Q₂₀＝C₂₀ ^*(V_in(t)-V_ref).......(1)

其中，C₂₀表示电容器C₂的电容值。

同时间，如图2a所示，开关S₂及S₄断路，且运算放大器OP的反相及正相输入端与输入电压V_in(t)隔离且维持在改变至当前取样阶段前的状态。之后，在最近的完成阶段期间内，运算放大器OP的输出电压定义为V_o(t-1)；且在下一接续的完成阶段期间内，运算放大器OP的输出电压定义为V_o(t)。由于运算放大器OP的两输入端维持在与最近的完成阶段期间内相同的状态下，运算放大器OP的输出电压则在当前的取样阶段内维持在V_o(t-1)。运算放大器OP的反相输入端差不多维持在参考电压V_ref，且在此取样阶段期间，在电容器C₁的正端的电荷C₁₀如公式(2)所示：

Q₁₀＝C₁₀ ^*(V_o(t-1)-V_ref)......(2)

其中，C₁₀表示电容器C₁的电容值。

在图2b的完成阶段期间内，不论当前的数字信号，开关S₀及S₁都为断路。由于当开关S₃断路时开关S₂及S₄都为短路，因此可忽略开关S₂及S₄。由于电容器C₁及C₂的负端仅彼此连接，电容器C₁及C₂为并联，且分享在电容器C₁及C₂的总电荷。在电容器C₁及C₂的电荷重新分配，直到电容器C₁及C₂具有相同的电压降V_c，如公式(3)所示：

V_c＝(Q₁₀+Q₂₀)/(C₁₀+C₂₀)......(3)

电容器C₂与运算放大器OP一起作为模拟输出电路100，用以输出一模拟电压信号，且此模拟电压信号在完成阶段结束时，具有V_o(t)的电压电平。电容器C₂为一反馈电容器，分享在电容器C₁的电荷取样并提供反馈路径，以将运算放大器OP的反相输入端差不多维持在参考电压V_ref。完成阶段的输出电压电平V_o(t)因此等于参考电压V_ref与跨越电容器C₂的电压降V_c的组合，如公式(4)所示：

V_o(t)＝V_c+V_ref......(4)

结合公式(1)至(4)，V_o(t)以公式(5)来表示：

V_o(t)＝(C₁₀/(C₁₀+C₂₀))^*V_o(t-1)+(C₂₀/(C₁₀+C₂₀))^*V_in(t)......(5)

因此，直接电荷转移数字模拟转换器10作为公式(5)所示的低通率波器，可将数字信号转换为模拟信号V_o(t)。

如前所述，假使直接电荷转移数字模拟转换器10以CMOS工艺技术来实施，开关S₀至S₄则为MOS开关，且假使供应电压非常低，MOS开关则无法成功地传导信号。

图3a及图3b分别说明NMOS及PMOS开关，图3a及图3b的每一个的左侧说明导通的MOS开关连接至一负载电容器，且右侧显示用来指示电压范围的刻度，在此电压范围中，在导通的MOS开关的一端的电压V_p可以完全通过此导通的MOS开关，而到达位于导通的MOS开关的另一端的负载电容器。如图3a所示，当NMOS开关的栅极被施加供应电压电平Vdd时，NMOS开关导通。图3a右侧的刻度上遮蔽(颜色较暗)的部分指示了只有当电压V_p低于(Vdd-V_tn)时，其可通过NMOS开关，其中，V_tn为MOS开关的阈值电压。图3a右侧的刻度上未遮蔽的部分具有低于Vdd的V_tn电压范围，且为一禁止范围，在此禁止范围内NMOS开关无法作为一个开关。同样地，图3b右侧的刻度上未遮蔽的部分具有高于接地电压GND的V_tp电压范围，且显示一禁止范围，在此禁止范围内PMOS开关无法作为一个开关。

图4说明当供应电压减少时，MOS开关做为开关的缺点。即使每一NMOS开关或每一PMOS开关具有一禁止范围，NMOS与PMOS开关的结合可提供一个由接地电压GND至供应电压Vdd的连续全范围，以传送信号电压V_p。如图4的左侧所示，即使信号电压V_p落在两禁止范围的一者，NMOS与PMOS开关的至少一个作为一开关以传送信号电压V_p。当半导体技术提升时，供应电压则减少。图4的右侧指示出一个失效区D，在失效区D中，NMOS与PMOS开关都无法传送信号电压V_p。当电压供应减少时，NMOS与PMOS开关的阈值电压相应地减少，但是一般而言，阈值电压减少的速度小于供应电压的减少速度。因此，假使供应电压减少至某一电平，如图4的右侧所示，NMOS与PMOS开关的禁止范围不会重迭，使得出现失效区D，且在失效区D中，信号电压V_p。无法通过NMOS与PMOS开关。换句话说，假使信号电压具有落在失效区D的机率，无论是NMOS、PMOS开关、或两者组合，MOS开关无法被使用来传送信号电压。

如图1的直接电荷转移数字模拟转换器10的操作，由于PMOS与NMOS开关都是设计来以固定电压电平Vdd或GND来传送信号电压，因此每一开关S₀及S₁可以PMOS或NMOS开关来实现。假使参考电压V_ref随意地设计为Vdd或GND，开关S₂及S₃也可以PMOS或NMOS开关来实现。然而，开关S₄为独特的，当电容器C₁的正端(等效于直接电荷转移数字模拟转换器10的输出端)具有可能落于由GND至Vdd范围内的电压电平时，开关S₄其用来在完成阶段期间内，在电容器C₁与C₂的两正端间向后或向前传导电荷。因此，假使直接电荷转移数字模拟转换器10的供应电压非常低，开关S₄则无法以MOS开关来实施，否则，当信号电压处于失效区时，开关S₄不能将在直接电荷转移数字模拟转换器10的输出端的电压信号传送至电容器C₂。换句话说，图1的直接电荷转移数字模拟转换器10无法以任何方便的且一般采用的CMOS工艺技术来实施。

图5表示根据本发明实施的直接电荷转移数字模拟转换器20。除了图1的开关S₄以图5的传送电阻器R_p来取代，图5的直接电荷转移数字模拟转换器20实质上与图1的直接电荷转移数字模拟转换器10相同。为了方便说明，图1及图5中相同的标号代表相同的组件。假使以传统的CMOS工艺技术来实施，传送电阻器R_p来则可以为多晶硅电阻器、阱电阻、扩散电阻等等。不像图1的直接电荷转移数字模拟转换器10一样，图5的直接电荷转移数字模拟转换器20可与CMOS工艺技术兼容。

图5的直接电荷转移数字模拟转换器20的操作如下所述，以证明用传送电阻器R_p来取代开关S₄，可产生使用的数字模拟转换器。

图5的开关S₀至S₃由时钟信号所控制，如关于图1的开关S₀至S₃的先前说明。因此，直接电荷转移数字模拟转换器20的取样阶段与完成阶段交替地发生。

可以预期，图6a相似于图2a，不同之处在于传送电阻器R_p耦接于运算放大器OP的输出端与电容器C₂的正端之间，导通电阻器R_s耦接至输入电压V_n(t)与电容器C₂的正端。根据当前的数字信号，导通电阻器R_s为导通开关S₀或S₁的等效电阻器。导通电阻器R_s与传送电阻器R_p的电阻值分别定义为R_s0与R_p0。采用说明图2a的原则，在当前的取样阶段，图6a的电容器C₂储存了电荷取样Q₂₀，其正比于V_e(t)与V_ref间的电压差，如公式(6)所示：

Q₂₀＝C₂₀ ^*(V_e-V_ref)......(6)

其中，V_e为在当前的取样阶段期间内，在电容器C₂的正端的电压电平。

导通电阻器R_s与传送电阻器R_p彼此串联，而形成一分压器，此分压器的两端分别接收输出电压V_o(t-1)与输入电压V_in(t)。由此分压器所产生的电压V_e则是由输出电压V_o(t-1)与输入电压V_in(t)所决定，且可以公式(7)来表示：

V_e＝(R_p0/(R_s0+R_p0))^*V_in(t)+(R_s0/(R_s0+R_p0))^*V_o(t-1)......(7)

因此，Q₂₀不仅受到输入电压V_in(t)影响，也受到输出电压V_o(t-1)影响。

图6b相似于图2b，不同之处在于传送电阻器R_p耦接于运算放大器OP的输出端与电容器C₂的正端之间，假使电阻值R_p0够低，足以使得在当前的完成阶段结束时，图6b的直接电荷转移数字模拟转换器20的电荷分配达到一个实质上稳定的状态，传送电阻器R_p是微不足道的，且图6b完全等于图2b。在此假设与采用图2b相同的原理下，在当前的完成阶段结束时，图6b的直接电荷转移数字模拟转换器20的输出电压V(t)可以公式(8)表示：

V_o(t)＝(C₁₀/(C1₀+C₂₀))*V_o(t-1)+(C₂₀/(C₁₀+C₂₀))*V_e......(8)

比较公式(8)与(5)，只有少许的不同之处发生在此两公式的最后变量上。公式(8)的最后变量为V_e，而公式(5)的最后变量为V_in(t)。如公式(7)所示，V_e由V_in(t)与V_o(t-1)以及相异的加权(R_s0及R_p0)来决定。假使R_p0在与R_s0比较之下为非常大时，在公式(7)中给予V_o(t-1)的加权则接近于0，使得来自V_o(t-1)的影响可以忽略，而V_e实质上等于V_in(t)。因此，公式(8)实质上相同于公式(5)，证明了在图5的直接电荷转移数字模拟转换器20为实用的模拟数字转换器，其实质上相同于图1的直接电荷转移数字模拟转换器10。

总的来说，有两个假设使得图5的直接电荷转移数字模拟转换器20成为实用的数字模拟转换器。第一个假定是，传送电阻器R_p的电阻值Rp0足够低，以稳定在完成阶段结束时的电荷重新分配。完成电荷重新分配而所需的期间由具有所有相关组件的对应电路的RC时间常数来决定，在图6b的情况下，相关组件包括传送电阻器R_p以及电容器C₁及C₂。假使RC时间常数实质上低于此对应电路操作的期间，在此期间后，则此对应电路视为稳定的。因此，建议R_p0 ^*(C₁₀+C₂₀)低于完成阶段的完成期间T_int的92％，或较佳地低于完成阶段的完成期间T_int的为88％，第二个假设是，传送电阻器R_p的电阻值R_p0相对大，足以忽视来自V_o(t)的反馈的影响。此第二个假设可以通过使R_p0远大于R_s0而满足。建议R_p0大于R_s0的1000％，或较佳地大于R_s0的1500％。

图5的直接电荷转移数字模拟转换器20缺少图1的开关S₄，而图1具有一MOS开关，且无法正确地操作在低电压应用上。直接电荷转移数字模拟转换器20采用传送电阻器R_p，使得直接电荷转移数字模拟转换器20可以一般CMOS技术来实施，且可操作于低电压应用。

本发明虽以较佳实施例披露如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围的前提下，当可做若干的更改与修饰，因此本发明的保护范围应以本申请的权利要求为准。

Claims (13)

1.一种数字模拟转换器，包括：

一输入电容器，用以根据一数字输入信号以及一先前输出模拟信号来储存一电荷取样；以及

一模拟输出电路，具有一反馈电容器，以分享该电荷取样，且因此产生来自一输出节点的一当前输出模拟信号。

2.如权利要求1所述的数字模拟转换器，其中，该输出节点通过一传送电阻器，不间断地连接至该输入电容器。

3.如权利要求1所述的数字模拟转换器，其中，该模拟输出电路包括：

一运算放大器，具有一反相端、一正相端、以及该输出节点，其中，该反馈电容器耦接于该输出节点与该反相端之间，且该正相端施加一参考电压。

4.如权利要求3所述的数字模拟转换器还包括：

一第一开关，在一第一阶段，用以提供该参考电压至该输入电容器的一端；以及

一第二开关，在一第二阶段，用以将该正相输入端连接至该输入电容器。

5.如权利要求1所述的数字模拟转换器还包括：

两个开关，受控于该数字输入信号，所述开关的一个连接于该输入电容器与一第一电压源之间，且所述开关的另一个连接于该输入电容器与一第二电压源之间，且该第二电压源互补于该第一电压源。

6.一种方法，用于数字模拟转换器，包括：

根据一数字输入信号以及一先前输出电压电平，储存一电荷取样于一输入电容器；以及

使用一反馈电容器，以分享该电荷取样，且因此产生来自一输出节点的一当前输出电压电平。

7.如权利要求6所述的方法，还包括：

在该储存及使用的步骤期间，将该反馈电容器的一端差不多地维持在一参考电压。

8.如权利要求7项所述的方法，其中，该参考电压为供应电压Vdd或接地电压GND。

9.如权利要求1所述的方法，其中，以连接于该反馈电阻器与该输入电阻器间的一电阻器的方法，该先前输出电压电平影响该电荷取样。

10.一种装置，操作于一第一及第二阶段，包括：

一输入电容器，具有一第一及第二端；

一模拟输出电路，包括：

一反馈电容器；以及

一运算放大器，具有一反相端、一正相端、以及一输出节点，其

中，该反馈电容器耦接于该输出节点与该反相端之间，且该正相端连接于一参考电压；以及

一传送电阻器，连接于该输入电容器的该第一端与该运算放大器的该输出节点；

其中，在该第一阶段，该输入电容器的该第一端根据一模拟输入信号而连接于两电压源的一者，且该输入电容器的该第二端连接至该参考电压；以及

其中，在该第二阶段，该输入电容器的该第一端与所述电压源分离，且该输入电容器的该第二端与该参考电压分离并连接至该运算放大器的该反相端。

11.如权利要求10所述的装置还包括：

两个开关，受控于该数字输入信号，所述开关的一个连接于该输入电容器与一第一电压源之间，且所述开关的另一个连接于该输入电容器与一第二电压源之间，且该第二电压源互补于该第一电压源。

12.如权利要求11所述的装置，其中，该传送电阻器具有一电阻值R_p0，所述开关的一个具有一导通电阻器R_s0，该反馈电容器与该输入电容器的电容值分别为C₁₀及C₂₀，R_p0*(C₁₀+C₂₀)为低于该第二阶段的期间T_int的88％，以及R_p0大于R_s0的1000％。

13.如权利要求10所述的装置还包括：

一第一开关，连接于该运算放大器的该反相端与该输入电容器的该第二端；以及

一第二开关，连接于该输入电容器的该第二端，以在该第一阶段提供该参考电压。

Images