CN101110373A - 一种led芯片封装方法 - Google Patents

一种led芯片封装方法 Download PDF

Info

Publication number
CN101110373A
CN101110373A CNA2007100048833A CN200710004883A CN101110373A CN 101110373 A CN101110373 A CN 101110373A CN A2007100048833 A CNA2007100048833 A CN A2007100048833A CN 200710004883 A CN200710004883 A CN 200710004883A CN 101110373 A CN101110373 A CN 101110373A
Authority
CN
China
Prior art keywords
led chip
packaging
base plate
packing
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100048833A
Other languages
English (en)
Inventor
童胜男
张希洽
邱新旺
薛水源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MINGDA OPTOELECTRONIC (XIAMEN) CO Ltd
Original Assignee
MINGDA OPTOELECTRONIC (XIAMEN) CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MINGDA OPTOELECTRONIC (XIAMEN) CO Ltd filed Critical MINGDA OPTOELECTRONIC (XIAMEN) CO Ltd
Priority to CNA2007100048833A priority Critical patent/CN101110373A/zh
Publication of CN101110373A publication Critical patent/CN101110373A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Led Device Packages (AREA)

Abstract

本发明提供一种LED芯片封装方法，其步骤：首先将若干个小尺寸的LED芯片以密集形式接合固定于高密度互连封装基板上对应的导电及导热金属垫上；然后进行金属导线的打线连结；最后再用环氧树脂或硅胶将芯片包覆，形成群集形式的LED的封装。达成大功率照明光源的要求。

Description

一种LED芯片封装方法
技术领域
本发明提供一种新型的LED封装技术，特别是指一种LED芯片封装方法。
背景技术
LED业者为了达到高亮度、高功率的充分发光效果，正积极地开发大尺寸LED芯片产品，在此技术开发过程中，面临了许多问题，例如良率过低导致成本过高、芯片内部产生的光线放射到外部过程会严重衰减以致未能达到预期发光效果、芯片内部吸收的光线会被转化产生热能，导致降低使用寿命及性能等等。
此外，大尺寸LED芯片要想达到高光通量输出、高功率以取代传统照明的目标，更需克服抑制温升、确保使用寿命、改善发光效率及发光面的均匀程度等重大课题。
传统大功率LED封装形式如图1所示，是将大功率LED芯片1固定于封装支架或基板2上，然后进行打线封胶等制程。这种传统大功率LED封装形式，光源及热源均集中在大功率LED芯片周围的一小块范围内，所以会产生散热及发光效率不佳的问题。将LED作为照明光源，发光面的均匀度的要求是另一个重点，以单一大功率封装形成的光源面较小，会增加二次光学设计的困难度。
发明内容
本发明的目的是提供一种LED芯片封装方法，达成大功率、高光通量输出照明光源的要求
为实现上述目的，本发明的解决方案是：一种LED芯片封装方法，其步骤：首先将若干个小尺寸的LED芯片以密集形式接合固定于高密度互连封装基板上对应的导电及导热金属垫上；然后进行金属导线的打线连结；最后再用环氧树脂或硅胶将芯片包覆，形成群集形式的LED的封装。
其中芯片的封装使用倒装型芯片封装技术。
其中高密度互连封装基板可以是印刷电路板、软性印刷电路板、金属基板或陶瓷基板。
其中高密度互连封装基板上接合固定LED芯片的导电及导热金属垫是铜、任何其它金属或合金构成。
其中高密度互连封装基板由光学反射层、芯片的黏接金属垫、封装基板线路层及封装基板背面的散热金属层依需要任意组合而成。
其中高密度互连封装基板上对应的导电及导热金属垫与背面散热金属层中间以导通孔直接连结。
其中散热金属层结合于封装基板背面，是铜、任何其它金属或合金构成。
其中高密度互连封装基板导通孔用导热胶或导热膏填满、也可用电镀或其它方式将金属填满导通孔，达成散热铜箔层与芯片的黏接金属垫的直接连结。
其中高密度互连封装基板、芯片的黏接金属垫、封装基板线路层与基板背面的散热金属层可用导热绝缘材料作连结。
其中小尺寸的LED芯片以密集形式排列可以排列成各种不同的几何图形。
其中小尺寸的LED芯片是各种波长、各种尺寸的LED芯片。
其中小尺寸的LED芯片为各种结构的LED芯片或是LD芯片。
采用上述方案后，由于本发明的LED芯片封装方法，是结合许多小尺寸的LED芯片排列成的阵列群集、光学反射层、散热铜箔层及直接导通孔的设计，将小尺寸的LED芯片以密集形式黏接固定于高密度互连封装基板上对应的导电及导热金属垫上，然后进行金属导线的打线连结，再用环氧树脂或硅胶将芯片包覆，形成群集形式的LED封装使多芯片封装的LED元器件，达到高亮度、高功率、高光通量输出的目的，使之热量分布均匀，更克服散热的问题、确保使用寿命、改善发光效率及发光特性。
附图说明
图1为传统大功率LED封装形式示意图；
图2为本发明封装基板的设计示意图；
图3为本发明封装基板线路层设计示意图；
图4为本发明封装基板的背面示意图；
图5与图6为本发明封装基板侧面的剖面示意图。
图中符号说明
1、LED芯片  2、封装基板  3、LED芯片的黏接金属垫
4、光学反射层  5、封装基板线路层  6、正负电极接点
7、线路层线路  8、背面正负电极接点  9、散热铜箔层
10、导通孔  11、导热绝缘材料
具体实施方式
配合图2所示本发明封装基板的设计图，其中LED芯片的黏接金属垫3以极小的间距如0.1mm或更小间距，排列成密集的阵列群集，也可以以较大的间距如大于0.1mm排列成较松散的阵列群集形式，达成不同的取光及发光效果。黏接金属垫3上黏结若干个小尺寸的LED芯片形成密集排列，因为小尺寸的LED芯片内部光的行程短，较容易自LED芯片发射出，减少在LED芯片内部被吸收而产生热能的机会，而达到较高的发光效率。
图2中为光学反射层4黏附于封装基板线路层5上，光学反射层4环绕在LED芯片阵列四周，光学反射面可以依照光学的要求，设定制造成各种角度，达成不同的发光角度、配光曲线等光学特性的要求。如无光学特性要求，亦可不用光学反射层。
封装基板线路层如图3所示，6为正负电极接点，7为线路层上的线路，正负电极接点6及线路7可依照LED芯片的排列及电路特性的要求设计成不同的式样及数量。
图4为封装基板的背面示意图，8为与图3中正负电极接点6导通的接点，可以作为背面电源输入的接入点，方便元器件组装。9为封装基板背面的散热金属层作散热之用。
本发明具体实施方式中封装基板的层间结构可分成两种不同的形式作具体施行。
第一种为利用导通孔10作层间导通达成电路连结及散热目的。如图5的封装基板侧面的剖面示意图所示，散热铜箔层9与芯片的黏接金属垫3中间直接用导通孔10作连结，导通孔10可以用导热胶或导热膏填满、也可以用电镀或其它方式将金属填满导通孔，达成散热铜箔层9与芯片的黏接金属垫3的直接连结，使得LED芯片的发热能够经由导通孔10直接导到散热铜箔层进而达成散热的目的。
第二种为利用导热绝缘材料达成层间导通散热目的，如图6的封装基板侧面的剖面示意图所示，散热铜箔层9与芯片的黏接金属垫3中间以导热绝缘材料11作连结，直接将LED芯片的发热由LED芯片导到散热铜箔层9进而达成散热的目的。
配合各附图所示，本发明的LED芯片封装方法，是结合许多小尺寸的LED芯片排列成的阵列群集、光学反射层4、散热铜箔层9及直接导通孔10的设计，将小尺寸的LED芯片以密集形式黏接固定于高密度互连封装基板2上对应的导电及导热金属垫3上，然后进行金属导线的打线连结，再用环氧树脂或硅胶将芯片包覆，形成群集形式的LED封装使多芯片封装的LED元器件，达到高亮度、高功率、高光通量输出之目标，更克服散热的问题、确保使用寿命、改善发光效率及发光特性。
该LED高密度互连封装基板是指采用非常成熟的印刷电路板制程制造出的LED封装基板，在封装基板上可以放置上千个LED芯片，以极小的间距排列成发光矩阵，目前成熟工艺可达成75um以下的排列间隔距离。同时在高密度互连封装基板上可以布置上千个导通线路及引脚，导通线路及引脚的间隔距离也可以达到75um以下，导通线路及引脚本身的宽度可以达到75um以下的线路宽度。
因为导通线路及引脚的间隔距离及线路宽度非常的细微，同时高密度互连封装基板可以设计成4、6、8或8层以上的多层的结构，中间以导通孔10相连结，导通孔10以目前成熟工艺可做成小于100um的导通孔，所以可以在高密度互连封装基板上设计出非常复杂的LED芯片排列形式及电路导通结构，达成一般传统封装所无法达到的多芯片封装结构及效果。
LED高密度互连封装基板可以极低的成本在标准的FR4玻纤布或其它PCB材料上制作出LED导热金属垫3及线路层，达到散热以及电极连结的目的。

Claims (12)

1.一种LED芯片封装方法，其步骤：首先将若干个小尺寸的LED芯片以密集形式接合固定于高密度互连封装基板上对应的导电及导热金属垫上；然后进行金属导线的打线连结；最后再用环氧树脂或硅胶将芯片包覆，形成群集形式的LED的封装。
2.如权利要求1所述的一种LED芯片封装方法，其特征在于：其中芯片的封装使用倒装型芯片封装技术。
3.如权利要求1所述的一种LED芯片封装方法，其特征在于：高密度互连封装基板可以是印刷电路板、软性印刷电路板、金属基板或陶瓷基板。
4.如权利要求1所述的一种LED芯片封装方法，其特征在于：高密度互连封装基板上接合固定LED芯片的导电及导热金属垫是铜、任何其它金属或合金构成。
5.如权利要求1所述的一种LED芯片封装方法，其特征在于：高密度互连封装基板由光学反射层、芯片的黏接金属垫、封装基板线路层及封装基板背面的散热金属层依需要任意组合而成。
6.如权利要求1所述的一种LED芯片封装方法，其特征在于：高密度互连封装基板上对应的导电及导热金属垫与背面散热金属层中间以导通孔直接连结。
7.如权利要求5所述的一种LED芯片封装方法，其特征在于：散热金属层结合于封装基板背面，是铜、任何其它金属或合金构成。
8.如权利要求6所述的一种LED芯片封装方法，其特征在于：高密度互连封装基板导通孔用导热胶或导热膏填满、也可用电镀或其它方式将金属填满导通孔，达成散热铜箔层与芯片的黏接金属垫的直接连结。
9.如权利要求5所述的一种LED芯片封装方法，其特征在于：高密度互连封装基板、芯片的黏接金属垫、封装基板线路层与基板背面的散热金属层可用导热绝缘材料作连结。
10.如权利要求1所述的一种LED芯片封装方法，其特征在于：其中小尺寸的LED芯片以密集形式排列可以排列成各种不同的几何图形。
11.如权利要求1所述的一种LED芯片封装方法，其特征在于：其中小尺寸的LED芯片是各种波长、各种尺寸的LED芯片。
12.如权利要求1所述的一种LED芯片封装方法，其特征在于：其中小尺寸的LED芯片为各种结构的LED芯片或是LD芯片。
CNA2007100048833A 2006-07-20 2007-02-07 一种led芯片封装方法 Pending CN101110373A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100048833A CN101110373A (zh) 2006-07-20 2007-02-07 一种led芯片封装方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200610107165 2006-07-20
CN200610107165.4 2006-07-20
CNA2007100048833A CN101110373A (zh) 2006-07-20 2007-02-07 一种led芯片封装方法

Publications (1)

Publication Number Publication Date
CN101110373A true CN101110373A (zh) 2008-01-23

Family

ID=39042365

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100048833A Pending CN101110373A (zh) 2006-07-20 2007-02-07 一种led芯片封装方法

Country Status (1)

Country Link
CN (1) CN101110373A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105303983A (zh) * 2015-10-03 2016-02-03 上海铁歌科技有限公司 一种使用单层pcb板实现的小间距的led全彩显示屏
WO2016078017A1 (zh) * 2014-11-19 2016-05-26 魏晓敏 Led模组及led设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016078017A1 (zh) * 2014-11-19 2016-05-26 魏晓敏 Led模组及led设备
CN105303983A (zh) * 2015-10-03 2016-02-03 上海铁歌科技有限公司 一种使用单层pcb板实现的小间距的led全彩显示屏

Similar Documents

Publication Publication Date Title
CN102544341B (zh) 发光装置与利用其的照明设备
KR101495580B1 (ko) 리드 프레임, 배선판, 발광 유닛, 조명 장치
CN100391019C (zh) 半导体发光器件及其制造方法
US8168992B2 (en) Light-emitting diode backlight module
US20130250585A1 (en) Led packages for an led bulb
US7708427B2 (en) Light source device and method of making the device
US7586126B2 (en) Light emitting diode lighting module with improved heat dissipation structure
CN102252219B (zh) 一种led路灯和大功率led器件
TW201032317A (en) Light-emitting diode light source module
CN1902757A (zh) 照明组件
JP2005158957A (ja) 発光装置
CN100449801C (zh) 半导体发光元件组成
CN100573266C (zh) 一种led背光模块
CN102709278A (zh) 荧光薄膜平面薄片式led阵列光源
CN201348169Y (zh) 基于cob技术封装的白光led集成阵列照明光源
CN201868429U (zh) 一种内嵌式发光二极管封装结构
CN102185090A (zh) 一种采用cob封装的发光器件及其制造方法
CN102064247A (zh) 一种内嵌式发光二极管封装方法及封装结构
CN1417868A (zh) 发光二极管芯片的多芯片封装结构
CN101350390B (zh) 一种led封装结构
CN101126863A (zh) 具有散热结构的发光二极管光源模块
CN102130110A (zh) 多芯片组大功率led封装结构
CN103199173A (zh) 发光二极管芯片、封装基板、封装结构及其制法
US9029898B2 (en) Light emitting diode and illumination device using same
CN101110373A (zh) 一种led芯片封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080123