CN101089996A - 具有烧录功能的电路模拟系统 - Google Patents
具有烧录功能的电路模拟系统 Download PDFInfo
- Publication number
- CN101089996A CN101089996A CNA2006100839549A CN200610083954A CN101089996A CN 101089996 A CN101089996 A CN 101089996A CN A2006100839549 A CNA2006100839549 A CN A2006100839549A CN 200610083954 A CN200610083954 A CN 200610083954A CN 101089996 A CN101089996 A CN 101089996A
- Authority
- CN
- China
- Prior art keywords
- burning
- voltage
- breadboardin
- signal
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明是有关于一种具有烧录功能的电路模拟系统,其包含:系统电源供应装置、直流至直流转换器、处理装置、烧录座及连接装置。系统电源供应装置产生第一直流电压。直流至直流转换器将第一直流电压转换为第二直流电压及第三直流电压。处理装置具有处理器及并行/串行转换器。当处理器执行烧录功能时,是将烧录码经由该并行/串行转换器而产生烧录的信号。烧录座接收烧录信号、第二直流电压及第三直流电压,以对插置其上的集成电路进行烧录。连接装置的一端连接至处理装置,一端连接至目标板,当执行电路模拟时,用以驱动及接收目标板的电气信号。
Description
技术领域
本发明涉及集成电路烧录及电路模拟(in circuit emulation,ICE)技术领域,特别涉及一种具有烧录功能的电路模拟系统。
背景技术
图1是一已知泛用型烧录器的方框图。如图1所示,其包含一控制逻辑单元105、一存储装置110、一传输接口115、一周边IO接口120、一微处理器125、一烧录座130、一系统电源供应装置135及一直流至直流转换器140。当要对一集成电路160进行烧录时,使用者先将该集成电路160插置于该烧录座130上。再将一烧录码由一个人电脑150经由该传输接口115下载至该微处理器125,并储存至该存储装置110中。之后,该微处理器125依据该烧录码产生特定的控制信号,并经由该烧录座130而对该集成电路160进行烧录。
已知所使用的泛用型烧录器是利用该微处理器125的一般通用输出输入脚位(general purpose input output,GPIO)以模拟并产生这些控制信号的时序。此种结构需要外部元件支援扩充烧录容量,会增加硬件成本。同时,烧录固件程序设计复杂,管理维护费时。由于系统设计较复杂,整合度不高,无法与该微处理器125的发展工具结合使用。因此,已知的烧录器及电路模拟器仍存有诸多的缺失而有予以改进的必要。
发明内容
本发明的一个目的是提供一种具有烧录功能的电路模拟系统,用以降低烧录固件程序设计的复杂度,并解决管理维护费时的问题。
本发明的又一目的是提供一种具有烧录功能的电路模拟系统,用以整合烧录器及电路模拟器,而能与微处理器的发展工具结合使用,以降低整体的成本及降低烧录器及电路模拟器学习曲线。
本发明的另一目的是提供一种具有烧录功能的电路模拟系统,无需要外部元件支援而扩充烧录容量,以解决增加硬件成本的问题。
本发明的另一目的是提供一种具有烧录功能的电路模拟系统,烧录座的各烧录脚位统一位于固定位置,用以在固定的脚位提供烧录电压与信号,而降低系统软件及硬件的设计复杂度。
本发明的另一目的是提供一种具有烧录功能的电路模拟系统,烧录座的各烧录脚位统一位于固定位置,可以让使用者建立固定一致的烧录习惯,可避免导致操作的错误。
本发明提出一种具有烧录功能的电路模拟系统,其包含:一系统电源供应装置、一直流至直流转换器、一处理装置、一烧录座及一连接装置。该系统电源供应装置产生一第一直流电压,作为该电路模拟系统的工作电源;该直流至直流转换器耦合至该系统电源供应装置,将该第一直流电压转换为一第二直流电压及一第三直流电压,以提供烧录集成电路时所需的直流高电压,其中该第二直流电压及该第三直流电压的电压值较该第一直流电压的电压值大;该处理装置具有一处理器及一并行/串行转换器,该处理器用以执行电路模拟功能,当该处理器执行烧录功能时,是将一烧录码经由该并行/串行转换器而产生烧录的信号;该烧录座连接至该直流至直流转换器及该并行/串行转换器,接收该烧录信号、该第二直流电压及该第三直流电压,以对插置其上的一集成电路进行烧录;该连接装置的一端连接至该处理装置,一端连接至一目标板(target board),当该电路模拟系统执行电路模拟时,用以驱动及接收该目标板上的电气信号。
本发明的具有烧录功能的电路模拟系统,其还包含一时序产生装置,其连接至该处理装置,以提供该电路模拟系统的时序。
本发明的具有烧录功能的电路模拟系统,其还包含一传输模块,其连接至该处理装置及一个人电脑,以由该个人电脑下载该烧录码或是一电路模拟的程序码至该处理装置,或由该处理装置上载电路模拟系统执行电路模拟时该目标板上的电气信号至该个人电脑。
本发明的具有烧录功能的电路模拟系统,其中,该处理器还包含一内部储存装置,该内部储存装置用以暂存该烧录码、该电路模拟的程序码、或该目标板上的电气信号。
本发明的具有烧录功能的电路模拟系统,其中,该处理器还包含一组控制暂存器,当该电路模拟系统执行烧录功能时,该处理器对该组控制暂存器进行写入,用以设定该集成电路进行烧录时的时序,并启动该并行/串行转换器。
本发明的具有烧录功能的电路模拟系统,其中,该时序产生装置为一石英晶体(Crystal)或一振荡器(Oscillator)。
本发明的具有烧录功能的电路模拟系统,其中,该传输模块为一USB串行传输模块或一打印机接口并行传输模块。
本发明的具有烧录功能的电路模拟系统,其中,该第一直流电压为5伏特,该第二直流电压为6伏特,该第三直流电压13伏特。
本发明的具有烧录功能的电路模拟系统,其中,该烧录座为双列直插式封装(Dual In-Line Package,DIP)。
本发明的具有烧录功能的电路模拟系统,其中,该并行/串行转换器在该电路模拟系统执行烧录功能时,产生的该烧录信号包含一串行时钟信号及一串行数据信号,该烧录座在该电路模拟系统执行烧录功能时,输出该第二直流电压、该第三直流电压、该串行时钟信号及该串行数据信号,用以对插置于该烧录座上的该集成电路进行烧录。
本发明的具有烧录功能的电路模拟系统,其中,该DIP烧录座具有N个脚位,该第二直流电压、该第三直流电压、该串行时钟信号及该串行数据信号分别为第N脚位、第N-4脚位、第N-2脚位、第N-3脚位。
本发明的具有烧录功能的电路模拟系统,其还包含一转接装置,用以将DIP烧录座转换成小外型封装(Small Out-Line Package,SOP)烧录座。
由上可知,本发明整合烧录器及电路模拟器,可降低烧录固件程序设计的复杂度,并解决管理维护费时的问题。同时,能与微处理器的发展工具结合使用,可降低整体的成本并降低烧录器及电路模拟器学习曲线。另外,采用本发明所述的电路模拟系统,无需要外部元件支援即可扩充烧录容量,可解决增加硬件成本的问题。另一方面,本发明具有烧录功能的电路模拟系统,可在固定的脚位提供烧录电压与信号,而降低系统软件及硬件在设计上的复杂度。最后,由于烧录座的各烧录脚位统一位于固定位置,可让使用者建立一贯的烧录习惯,以避免导致操作的错误。
附图说明
图1是一已知泛用型烧录器的方框图;
图2是本发明一种具有烧录功能的电路模拟系统的方框图;
图3是本发明的该处理装置的方框图;
图4是本发明具有烧录功能的电路模拟系统执行烧录功能时的时序示意图;
图5是本发明烧录座的脚位配置示意图。
具体实施方式
图2是本发明一种具有烧录功能的电路模拟系统的方框图。如图2所示,其包含一系统电源供应装置210、一直流至直流转换器220、一处理装置250、一烧录座230、一连接装置260、一时序产生装置240、一传输模块270。
该系统电源供应装置210产生一第一直流电压V,作为该电路模拟系统的工作电源。该第一直流电压较佳为5伏特。该直流至直流转换器220耦合至该系统电源供应装置210,将该第一直流电压转换为一第二直流电压VDD及一第三直流电压VPP,以提供烧录一集成电路280时所需的直流高电压。其中该第二直流电压VDD及该第三直流电压VPP的电压值较该第一直流电压V的电压值大。该第二直流电压VDD较佳为6伏特,该第三直流电压VPP较佳为13伏特。
图3是本发明的处理装置250的方框图。该处理装置250具有一处理器252、一并行/串行转换器254及一组控制暂存器256。该处理器252可用以执行电路模拟功能及烧录功能,当该处理器252执行烧录功能时,是将一烧录码经由该并行/串行转换器254而产生烧录的信号。该处理器252进一步包含一内部储存装置2522,该内部储存装置2522用以暂存烧录码、电路模拟的程序码及一目标板300上的电气信号。该内部储存装置2522较佳为嵌入式静态存储器(embeded SRAM)。
当该电路模拟系统执行烧录功能时,该处理器252对该组控制暂存器256进行写入,用于设定该集成电路280进行烧录时的该烧录信号时序,并启动该并行/串行转换器254。
该时序产生装置240连接至该处理装置250,以提供该电路模拟系统的时序(clock)。该时序产生装置可为一石英晶体(Crystal)或一振荡器(Oscillator)。
该传输模块270连接至该处理装置250及一个人电脑290,以由该个人电脑290下载该烧录码或是一电路模拟的程序码至该处理装置250,或由该处理装置250上载电路模拟系统执行电路模拟时该目标板300上的电气信号至该个人电脑290。该传输模块270为一USB串行传输模块或一打印机接口(printer port)并行传输模块。
当本发明的具有烧录功能的电路模拟系统执行烧录功能时,先将一集成电路280的烧录码由该个人电脑290经由该传输模块270下载至该处理装置250。该处理装置250先将该烧录码储存于该内部储存装置2522中。其后,该处理器252对该组控制暂存器256进行暂存器写入,用于设定该集成电路280进行烧录时的该烧录信号时序,并启动该并行/串行转换器254。该并行/串行转换器254则依据设定产生相关该烧录信号的时序,以对该集成电路280进行烧录。
该烧录座230连接至该直流至直流转换器220及该并行/串行转换器254,接收该烧录信号、该第二直流电压VDD及该第三直流电压VPP,以对插置其上的一集成电路280进行烧录。该烧录座230于本实施例中为双列直插式封装(Dual In-Line Package,DIP)。
图4是本发明具有烧录功能的电路模拟系统执行烧录功能时的时序示意图。其中,该烧录信号包含MEM_SCK及MEM_SDA信号。MEM_SCK信号为该并行/串行转换器254所产生的串行时钟信号(serial clock),MEM_SDA信号为该并行/串行转换器254所产生的串行数据信号(serialdata)。
该并行/串行转换器254产生串行时钟信号及串行数据信号,该烧录座230输出该第二直流电压VDD、该第三直流电压VPP、该串行时钟信号MEM_SCK及该串行数据信号MEM_SDA,用以对插置于该烧录座230上的该集成电路280进行烧录。
图5是本发明DIP烧录座230的脚位配置示意图。该DIP烧录座230具有N个脚位,该第二直流电压VDD、该第三直流电压VPP、该串行时钟信号MEM_SCK及该串行数据信号MEM_SDA分别配置于第N脚位、第N-4脚位、第N-2脚位、第N-3脚位。当该集成电路280为20脚位DIP封装时,其第20脚位、第16脚位、第18脚位、第17脚位分别与该DIP烧录座230的该第二直流电压VDD、该第三直流电压VPP、该串行时钟信号MEM_SCK及该串行数据信号MEM_SDA对应。当该集成电路281为24脚位DIP封装时,其第24脚位、第20脚位、第22脚位、第21脚位分别与该DIP烧录座230的该第二直流电压VDD、该第三直流电压VPP、该串行时钟信号MEM_SCK及该串行数据信号MEM_SDA对应。当该集成电路280为28或32脚位DIP封装时也是如此,不再赘述。
通过此种配置,各烧录脚位统一位于固定位置,所以烧录器能在固定的脚位提供烧录电压与信号,因此系统软件及硬件的设计结构都会较简单。同时无需设计许多的烧录转接板(adaptor),避免增加成本与管理维护困扰的问题。同时,烧录脚位固定,可让使用者建立一贯的烧录习惯,可避免导致操作的错误。
本发明的此种脚位配置,由于将该串行时钟信号MEM_SCK及该串行数据信号MEM_SDA排列在该第二直流电压VDD及该第三直流电压VPP中间,可避免该串行时钟信号MEM_SCK及该串行数据信号MEM_SDA受到噪声干扰。此种特殊的脚位排列方式可增强该集成电路280烧录时抗干扰能力,避免烧录失败。
在本发明的具有烧录功能的电路模拟系统中,也可使用一转接装置来将DIP烧录座转换成小外型封装(Small Out-Line Package,SOP)烧录座或是其他形式的烧录座,以适用于不同封装形式的集成电路。
连接装置260一端连接至该处理装置250,一端连接至一目标板300(target board),当该电路模拟系统执行电路模拟时,用以驱动及接收该目标板300上的电气信号。
当该电路模拟系统执行电路模拟时,先将一程序码由该个人电脑290经由该传输模块270下载至该处理装置250。该处理装置250先将该程序码储存于该内部储存装置2522中的一特定位置。其后,重置该处理器252以让该处理器252处于一已知的状态。重置后,该处理器252由该特定位置读取程序码并执行。
由上述可知,本发明的具有烧录功能的电路模拟系统由于将该内部储存装置2522整合至该处理器252中,故无需要外部元件支援即可扩充烧录容量,可解决增加硬件成本的问题。而且整合烧录器及电路模拟器,而能与微处理器的发展工具结合使用,可降低整体的成本并降低烧录器及电路模拟器学习曲线。同时,本发明整合烧录器及电路模拟器,可降低烧录固件程序设计的复杂度,并解决管理维护费时的问题。另一方面,本发明具有烧录功能的电路模拟系统,由于烧录座的各烧录脚位统一位于固定位置,可在固定的脚位提供烧录电压与信号,而降低系统软件及硬件在设计上的复杂度。最后,由于烧录座的各烧录脚位统一位于固定位置,可让使用者建立一贯的烧录习惯,以避免导致操作的错误。
上述实施例仅是为了方便说明而举例而已,本发明所主张的权利范围自应以权利要求所述为准,而非仅限于上述实施例。
Claims (10)
1、一种具有烧录功能的电路模拟系统,其包含:
一系统电源供应装置,其产生一第一直流电压,作为该电路模拟系统的工作电源;
一直流至直流转换器,耦合至该系统电源供应装置,将该第一直流电压转换为一第二直流电压及一第三直流电压,以提供烧录集成电路时所需的直流高电压,其中该第二直流电压及该第三直流电压的电压值较该第一直流电压的电压值大;
一处理装置,其具有一处理器及一并行/串行转换器,该处理器用以执行电路模拟功能,当该处理器执行烧录功能时,是将一烧录码经由该并行/串行转换器而产生烧录的信号;
一烧录座,连接至该直流至直流转换器及该并行/串行转换器,接收该烧录信号、该第二直流电压及该第三直流电压,以对插置其上的一集成电路进行烧录;以及
一连接装置,其一端连接至该处理装置,一端连接至一目标板,当该电路模拟系统执行电路模拟时,用以驱动及接收该目标板上的电气信号。
2、如权利要求1所述的具有烧录功能的电路模拟系统,其还包含:
一时序产生装置,其连接至该处理装置,以提供该电路模拟系统的时序。
3、如权利要求1所述的具有烧录功能的电路模拟系统,其还包含:
一传输模块,其连接至该处理装置及一个人电脑,以由该个人电脑下载该烧录码或是一电路模拟的程序码至该处理装置,或由该处理装置上载电路模拟系统执行电路模拟时该目标板上的电气信号至该个人电脑。
4、如权利要求3所述的具有烧录功能的电路模拟系统,其中,该处理器还包含一内部储存装置,该内部储存装置用以暂存该烧录码、该电路模拟的程序码和该目标板上的电气信号。
5、如权利要求4所述的具有烧录功能的电路模拟系统,其中,该处理装置还包含一组控制暂存器,当该电路模拟系统执行烧录功能时,该处理器对该组控制暂存器进行写入动作,用于设定该集成电路进行烧录时该烧录信号的时序,并启动该并行/串行转换器。
6、如权利要求3所述的具有烧录功能的电路模拟系统,其中,该传输模块为一USB串行传输模块或一打印机接口并行传输模块。
7、如权利要求1所述的具有烧录功能的电路模拟系统,其中,该第一直流电压为5伏特,该第二直流电压为6伏特,该第三直流电压13伏特。
8、如权利要求1所述的具有烧录功能的电路模拟系统,其中,该烧录座为双列直插式封装。
9、如权利要求8所述的具有烧录功能的电路模拟系统,其中,该并行/串行转换器在该电路模拟系统执行烧录功能时,产生的该烧录信号包含一串行时钟信号及一串行数据信号,该烧录座在该电路模拟系统执行烧录功能时,输出该第二直流电压、该第三直流电压、该串行时钟信号及该串行数据信号,用以对插置于该烧录座上的该集成电路进行烧录。
10、如权利要求9所述的具有烧录功能的电路模拟系统,其中,该烧录座具有N个脚位,该第二直流电压、该第三直流电压、该串行时钟信号及该串行数据信号分别为第N脚位、第N-4脚位、第N-2脚位、第N-3脚位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2006100839549A CN101089996B (zh) | 2006-06-12 | 2006-06-12 | 具有烧录功能的电路模拟系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2006100839549A CN101089996B (zh) | 2006-06-12 | 2006-06-12 | 具有烧录功能的电路模拟系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101089996A true CN101089996A (zh) | 2007-12-19 |
CN101089996B CN101089996B (zh) | 2010-04-21 |
Family
ID=38943295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006100839549A Expired - Fee Related CN101089996B (zh) | 2006-06-12 | 2006-06-12 | 具有烧录功能的电路模拟系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101089996B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102163459A (zh) * | 2010-02-21 | 2011-08-24 | 十速科技股份有限公司 | 使用usb界面的刻录装置 |
CN103531237A (zh) * | 2012-07-05 | 2014-01-22 | 北京兆易创新科技股份有限公司 | 一种快速烧录存储器芯片的系统及方法 |
CN103531236A (zh) * | 2012-07-05 | 2014-01-22 | 北京兆易创新科技股份有限公司 | 一种快速烧录存储器芯片的系统及方法 |
CN107705764A (zh) * | 2017-10-13 | 2018-02-16 | 深圳市华星光电半导体显示技术有限公司 | 一种烧录系统及方法 |
CN110569045A (zh) * | 2019-09-29 | 2019-12-13 | 上海菱沃铂智能技术有限公司 | 一种烧录电压和通信电平可控的烧录器及控制方法 |
CN110597529A (zh) * | 2019-09-29 | 2019-12-20 | 上海菱沃铂智能技术有限公司 | 一种用于微控制器参数校准的烧录器及烧录方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2256578Y (zh) * | 1996-04-30 | 1997-06-18 | 林桂荣 | 万用烧录器 |
CN2456380Y (zh) * | 2000-11-29 | 2001-10-24 | 晟瀚科技有限公司 | 分类频道遥控器 |
CN100395726C (zh) * | 2003-12-30 | 2008-06-18 | 鸿富锦精密工业(深圳)有限公司 | 媒体接入控制地址烧录装置 |
-
2006
- 2006-06-12 CN CN2006100839549A patent/CN101089996B/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102163459A (zh) * | 2010-02-21 | 2011-08-24 | 十速科技股份有限公司 | 使用usb界面的刻录装置 |
CN102163459B (zh) * | 2010-02-21 | 2014-01-29 | 十速科技股份有限公司 | 使用usb界面的刻录装置 |
CN103531237A (zh) * | 2012-07-05 | 2014-01-22 | 北京兆易创新科技股份有限公司 | 一种快速烧录存储器芯片的系统及方法 |
CN103531236A (zh) * | 2012-07-05 | 2014-01-22 | 北京兆易创新科技股份有限公司 | 一种快速烧录存储器芯片的系统及方法 |
CN107705764A (zh) * | 2017-10-13 | 2018-02-16 | 深圳市华星光电半导体显示技术有限公司 | 一种烧录系统及方法 |
WO2019071653A1 (zh) * | 2017-10-13 | 2019-04-18 | 深圳市华星光电半导体显示技术有限公司 | 一种烧录系统及方法 |
CN110569045A (zh) * | 2019-09-29 | 2019-12-13 | 上海菱沃铂智能技术有限公司 | 一种烧录电压和通信电平可控的烧录器及控制方法 |
CN110597529A (zh) * | 2019-09-29 | 2019-12-20 | 上海菱沃铂智能技术有限公司 | 一种用于微控制器参数校准的烧录器及烧录方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101089996B (zh) | 2010-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101089996B (zh) | 具有烧录功能的电路模拟系统 | |
CN105474178B (zh) | 基于可编程接口的验证和调试 | |
US5357519A (en) | Diagnostic system | |
US7688099B2 (en) | Sequential semiconductor device tester | |
CN108038294B (zh) | Uvm环境搭建方法和系统 | |
US6295623B1 (en) | System for testing real and simulated versions of an integrated circuit | |
US7360137B2 (en) | Flash programmer for programming NAND flash and NOR/NAND combined flash | |
CN111366841B (zh) | 一种fpga可编程逻辑单元测试设备及使用方法 | |
US6202186B1 (en) | Integrated circuit tester having pattern generator controlled data bus | |
KR100634991B1 (ko) | 디스크 기반 데이터 스트리밍을 구비한 집적 회로 시험기 | |
CN101785066B (zh) | 可编程诊断存储器模块及测试方法 | |
CN104778887B (zh) | 一种模块化单片机综合开发实验箱及其应用 | |
US20130031276A1 (en) | Programmable Waveform Technology for Interfacing to Disparate Devices | |
CN112034330A (zh) | 一种soc芯片自动化qc方法及装置 | |
Lumbwe | Development of an onboard computer (OBC) for a CubeSat | |
CN102567157A (zh) | 计算机上电时序信号的测试装置 | |
CN113901754B (zh) | 基于fpga的以太网macip的板级验证结构和方法 | |
US7711540B2 (en) | In-circuit emulation system with a programming function | |
CN114416455A (zh) | 一种多功能应用的新型cpu检测装置 | |
US7652497B2 (en) | Sequential semiconductor device tester | |
CN201072549Y (zh) | Gpib-usb测试仪器控制器 | |
Grecu et al. | Portable I2C monitor and debugger | |
CN212364515U (zh) | 一种soc芯片自动化qc装置 | |
CN101055643B (zh) | 一种图像产生器及进行芯片验证的方法和系统 | |
CN212276658U (zh) | 一种用于单片机教学的便携式开发装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100421 Termination date: 20150612 |
|
EXPY | Termination of patent right or utility model |