CN101032166A - 对电视音频信号进行上采样以用于编码 - Google Patents

Abstract

一种电视音频信号编码器(58)，包括上采样器(70、72、74)，所述上采样器将若干个附加样本插入和信号、差信号及/或辅助音频节目信号中，以提高对应的信号的采样率。所述和信号表示左通道数字音频信号和右通道数字音频信号之和，而所述差信号表示所述左通道和右通道音频信号之差。

Description

对电视音频信号进行上采样以用于编码

本申请涉及下面的相同受让人的美国申请并且要求其优先权，其内容通过引用被完整并入此处：2004年8月3日提交的名称为“DigitalInterpolating BTSC Stereo Encoder with SAP”的美国临时专利申请No.60/598,303。

技术领域

本公开文档涉及处理电视音频信号，并且尤其涉及对电视音频信号进行编码以用于发射。

背景技术

1984年，在联邦通信委员会的支持下，美国采纳了电视立体声音频发射和接收标准。该标准在FCC的公告OET-60中法规化，并且通常被称为BTSC(根据提出该标准的委员会命名)系统、或者MTS(多通道电视声音)系统。

在BTSC系统之前，广播电视音频是单声道的，包括单个音频“通道”或信号。立体声音频需要发射两个独立的音频通道，并且接收器能够检测并且准确恢复这两个通道。为了满足FCC的要求，即发射标准与现有的单声道电视机“兼容”(换言之，即表示单声道接收器能够从新型的立体声广播中再现正确的单声道音频信号)，BTSC委员会采纳了在FM无线电领域采用的方法：合并立体声左通道和右通道音频信号以产生两个新的信号，即，和信号(sum signal)和差信号(difference signal)，然后这些信号被进行调制以用于广播。

单声道电视接收器仅检测并且解调由左通道和右通道立体声信号相加形成的和信号。支持立体声的接收器同时检测并且解调和信号及差信号，对其进行重新组合以提取原始的立体声左通道和右通道信号。

为了发射，和信号如同单声道音频信号一样直接调制听觉FM载波。然而，差通道首先被调制到听觉载波的中心频率以上31.768kHz的AM子载波。FM调制的性质是每倍频程(octave)背景噪声增加3dB，并且结果，由于新的子载波比和信号或者单声道信号更加远离听觉载波的中心频率，附加噪声被引入到差通道中，因此也被引入恢复的立体声信号中。在很多情况下，这种提高的噪声特性使得立体声信号过于嘈杂，不能满足FCC提出的要求，因此BTSC系统规定在差通道信号路径中提供降噪系统。

该系统某些时候被称为dbx-TV降噪系统(根据开发该系统的公司命名)，并且是压缩扩展(companding)类型，其包括编码器和解码器。编码器在发射之前自适应地对差信号进行滤波，从而在解码时其幅度和频率内容可以适当地隐藏(“掩盖”)在传输过程中拾取的噪声。解码器通过将差信号恢复为其原始形式而完成处理，并且通过这样而确保噪声在听觉上被信号内容掩盖。

BTSC系统还定义了辅助音频节目(SAP)信号，并且附加的单声道信息通道通常用于承载可选择的语言节目、盲人阅读服务或者其它服务。SAP通道在广播期间也容易受增加的噪声的影响，因此使用dbx-TV降噪系统来对SAP通道以及前述的立体声信号进行编码和解码。

BTSC系统设计用来提供相当高保真度的音频信号，并且可以通过传统用来测量音频传送系统的质量的那些参数而量化其性能。特别地，在立体声音频的传送是BTSC系统开发的主要原因的情况下，立体声分离最为重要。

如前所述，为了维持与现有的单声道TV信号的向下兼容性，BTSC系统实际上广播从原始的左通道和右通道音频信号得到的和信号与差信号。在接收器处，该和信号与差信号被重新合并以恢复并再现左通道和右通道信号。如果广播和接收设备(特别是包含dbx-TV编码器和解码器的那些广播和接收设备)中的各种滤波器严格符合BTSC标准文档OET-60中定义的理想传输函数(transfer function)，则可以通过接收器准确恢复，特别是具有良好的立体声分离的恢复。这些滤波器的不准确性不仅导致了不佳的立体声分离，而且导致了其它重要的音频参数的性能下降，其中包括频率响应、失真、以及动态幅值准确性。

恢复的SAP信号的质量也依赖于BTSC标准定义的各种滤波器(特别是dbx-TV编码器和解码器中的那些滤波器)的准确性。当然，由于SAP信号是单声道的，因此立体声分离不是问题。然而，其它音频特性会由于滤波器的不准确性而性能下降，如同对于立体声左通道和右通道信号一样。

按照模拟滤波器传输函数，BTSC标准定义了所有关键滤波器。尽管通常可以设计数字滤波器从而使得该数字滤波器的幅度或者相位响应与模拟滤波器的幅度或者相位响应匹配，但是如同所公知的，同时匹配幅度和相位响应可能需要非常复杂的(并且昂贵的)滤波器拓扑。

如果不补偿滤波器，恢复后信号的音频性能可能大大受损。因此，迄今为止的可替换方法是使用更简单的数字滤波器、并且接受降低的音频性能或者添加附加的补偿网络(通常为全通滤波器的形式)，从而试图校正至少某些不可避免的相位误差。在后一种情况中，补偿网络增加了复杂度和成本。而且，由于dbx-TV编码器和解码器中使用的某些关键滤波器的传输函数实质上是动态的，依赖于信号内容而不断变化，因此固定的补偿网络是必要的折中，并且其并不充分跟踪随着各种信号随时间变化而产生的滤波器误差。

发明内容

根据本公开文档的一个方面，一种电视音频信号编码器包括上采样器，其将若干个附加样本插入和信号中，以提高所述和信号的采样率。所述和信号表示左通道数字音频信号和右通道数字音频信号之和。

在一个实施例中，所述电视音频信号编码器进一步包括另一个上采样器，其将若干个附加样本插入差信号中，以提高所述差信号的采样率。所述差信号表示从右通道数字音频信号中减去左通道数字音频信号或者从左通道数字音频信号中减去右通道数字音频信号。所述编码器还可以包括矩阵，其对所述左通道数字音频信号和右通道数字音频信号进行求和以产生所述和信号。所述矩阵还可以将所述左通道和右通道音频信号互相相减以产生所述差信号。在所述编码器中还可以包括数字滤波器，其接收上采样和信号。可以基于所述数字滤波器的特性选择提高的采样率。所述编码器还可以包括压缩器，其接收上采样差信号，其中基于所述压缩器的特性选择提高的采样率。所述电视音频信号可以符合各种电视标准，例如广播电视系统委员会(BTSC)标准、A2/Zweiton标准、EIA-J标准或者其它类似标准。

根据本公开文档的另一个方面，一种电视音频信号编码器包括上采样器，其将若干个附加样本插入差信号中，以提高所述差信号的采样率。所述差信号表示左通道数字音频信号和右通道数字音频信号中的一者与另一者之差。

在一个实施例中，所述电视音频信号编码器还可以包括另一个上采样器，其将若干个附加样本插入和信号中，以提高所述和信号的采样率。所述和信号可以表示左通道数字音频信号和右通道数字音频信号之和。所述电视音频信号编码器还可以包括压缩器，其接收所述上采样差信号，其中可以基于所述压缩器的特性选择提高的采样率。

根据本公开文档的另一个方面，一种电视音频信号编码器包括上采样器，其将若干个附加样本插入辅助音频节目信号中，以提高所述辅助音频节目信号的采样率。

在一个实施例中，所述电视音频信号编码器还可以包括另一个上采样器，其可以将若干个附加样本插入所述辅助音频节目信号的压缩版本中，以提高压缩后的辅助音频节目信号的采样率。

根据本公开文档的另一个方面，一种电视音频信号编码器包括加法器，其对与左通道数字音频信号和右通道数字音频信号之和关联的信号和与所述左通道和右通道数字音频信号之差关联的信号进行求和。所述编码器还包括上采样器，其将若干个附加样本插入所述加法器的输出信号中，以提高所述输出信号的采样率。

在所述电视音频信号编码器的一个实施例中，与左通道和右通道数字音频信号之差关联的所述信号可以被进行调幅。

根据本公开文档的另一个方面，一种电视音频信号编码器包括加法器，其对以下信号进行求和：与左通道数字音频信号和右通道数字音频信号之和关联、并且与所述左通道和右通道数字音频信号之差关联的信号，以及与辅助音频节目通道关联的信号。所述编码器还包括上采样器，其将若干个附加样本插入所述加法器的输出信号中，以提高与输入所述加法器的信号关联的采样率。

在所述电视音频信号编码器的一个实施例中，与辅助音频节目通道关联的所述信号可以被进行调频。并且，所述加法器的上采样输出信号可以接到发射器。所述电视音频信号编码器还可以包括另一个上采样器，其可以将若干个附加样本插入所述第一上采样器的输出信号中，以提高与所述加法器的输出信号关联的采样率。

根据本公开文档的另一个方面，一种存在于计算机可读介质上的计算机程序产品包括指令，所述指令在通过处理器执行时令该处理器将若干个附加样本插入与辅助音频节目通道关联的信号中，以提高辅助音频节目信号的采样率。

在一个实施例中，所述计算机程序产品可以包括进一步的指令以将若干个附加样本插入和信号中，以提高所述和信号的采样率。所述和信号可以表示电视左通道数字音频信号和电视右通道数字音频信号之和。可以包括更进一步的指令以将若干个附加样本插入差信号中，以提高所述差信号的采样率。所述差信号可以表示电视左通道数字音频信号和电视右通道数字音频信号中一者与另一者之差。可以包括附加的指令以将若干个附加样本插入加法器的输出信号中，该加法器对与电视左通道数字音频信号和电视右通道数字音频信号之和关联的信号和与所述左通道和右通道数字音频信号之差关联的信号进行求和。还可以包括更多指令以将若干个附加样本插入加法器的输出信号中，该加法器对以下信号进行求和：与电视左通道数字音频信号和电视右通道数字音频信号之和关联、并且与所述左通道和右通道数字音频信号之差关联的信号，以及与辅助音频节目通道关联的信号。

根据本公开文档的另一个方面，一种存在于计算机可读介质上的计算机程序产品包括指令，所述指令在通过处理器执行时令该处理器将若干个附加样本插入和信号中，以提高所述和信号的采样率。所述和信号表示电视左通道数字音频信号和电视右通道数字音频信号之和。

在一个实施例中，所述计算机程序产品可以包括进一步的指令以将若干个附加样本插入与辅助音频节目通道关联的信号中，以提高辅助音频节目信号的采样率。所述计算机产品还可以包括指令以将若干个附加样本插入差信号中，以提高所述差信号的采样率。所述差信号表示电视左通道数字音频信号和电视右通道数字音频信号中一者与另一者之差。

根据本公开文档的另一个方面，一种对电视音频信号进行编码的方法包括将若干个附加样本插入与辅助音频节目通道关联的信号中，以提高辅助音频节目信号的采样率。

在一个实施例中，所述方法可以进一步包括将若干个附加样本插入和信号中，以提高所述和信号的采样率。所述和信号可以表示左通道数字音频信号和右通道数字音频信号之和。所述方法还可以包括将若干个附加样本插入差信号中，以提高所述差信号的采样率。所述差信号可以表示左通道数字音频信号和右通道数字音频信号中一者与另一者之差。所述方法还可以包括将若干个附加样本插入加法器的输出信号中，该加法器对与左通道数字音频信号和右通道数字音频信号之和关联的信号和与所述左通道和右通道数字音频信号之差关联的信号进行求和。所述方法还可以包括将若干个附加样本插入加法器的输出信号中，该加法器对下列信号进行求和：与左通道数字音频信号和右通道数字音频信号之和关联、并且与所述左通道和右通道数字音频信号之差关联的信号，以及与辅助音频节目通道关联的信号。

根据本公开文档的另一个方面，一种对电视音频信号进行编码的方法包括将若干个附加样本插入和信号中，以提高所述和信号的采样率。所述和信号表示左通道数字音频信号和右通道数字音频信号之和。

在一个实施例中，所述方法可以进一步包括将若干个附加样本插入与辅助音频节目通道关联的信号中，以提高辅助音频节目信号的采样率。所述方法还可以包括将若干个附加样本插入差信号中，以提高所述差信号的采样率。所述差信号表示左通道数字音频信号和右通道数字音频信号中一者与另一者之差。

本领域技术人员通过下面的详细说明可以更加容易理解本发明的其它优点和方面，其中，简单地通过说明为实施本发明所设想的最佳方式而示出和描述了本发明的实施例。如下所述，本公开可以实施为其它不同的实施例，并且其若干细节可以在各个显而易见的方面进行修改，这些均不背离本公开的实质。因此，附图和说明均应认为是示例性的而非限制性的。

附图说明

图1是表示配置为符合BTSC电视音频信号标准的电视信号发射系统的结构图；

图2是表示配置为接收并且解码由图1所示的电视信号发射系统发送的BTSC电视音频信号的电视接收器系统的结构图；

图3是表示图1所示的电视信号发射系统的一部分的结构图，该部分根据这里的启示对音频信号进行上采样以在发射之前进行编码和调制；以及

图4是表示图1所示的电视信号发射系统的一部分的结构图，该部分根据这里的启示对音频信号进行上采样以在发射之前对信号进行数字调制。

具体实施方式

参考图1，显示了处理电视信号的音频和视频内容以发射给一个或者多个接收站的BTSC兼容电视信号发射器10的功能结构图。在该示例性设计中，在各个线路(例如导线、线缆、总线等等)12和14上提供了左和右音频通道。通过线路16提供包括附加通道信息内容(例如可选择的语言，要么是音频信号要么是用于视频观看的字幕，等等)的辅助音频节目(SAP)。第四线路18提供通常由广播电视和有线电视公司使用的专业通道。在此示例性设计中，这些线路上的音频信号被数字化。类似地，来自专业通道的数字内容可以为数字的，或者可替换地为模拟的。为了发射视频内容，通过线路20提供视频通道信号给发射器22。

来自左、右和SAP通道的数字信号被提供给BTSC编码器24，然后该编码器准备好音频信号以用于发射。如上所述，BTSC编码器24根据左和右通道信号产生和信号与差信号。此外，来自SAP通道的信号通过BTSC编码器24被处理。音频调制级26接收处理后的和信号、差信号以及SAP信号，并且准备好信号以用于发射。此外，音频调制级26将来自专业通道的信号准备好用于发射。在此示例性设计中，音频调制级26将四个信号组合在一起并且提供给发射器22，该发射器接收通过线路20提供的视频信号。与视频信号一起，所述四个音频信号优选地被调节以用于发射，并且在需要发射信号时，被提供给天线(或者天线系统)28。通过发射器22和天线28(如果需要的话)可以实施电视系统和电信领域技术人员公知的各种信号发射技术。例如，发射器22可以包含在有线电视系统(其中不需要天线)、广播电视系统、或者其它类似的电视音频和视频内容生成系统中。

参考图2，显示了表示电视接收器系统30的结构图，该电视接收器系统包括天线32(或者天线系统)(如果需要的话)，用于接收来自例如系统10(图1所示)这样的电视发射系统的BTSC兼容广播信号。接收到的信号优选地被提供给接收器34，后者能够检测并且分离电视发射信号。然而，在某些方案中，接收器34可以通过电视信号广播领域技术人员公知的其它电视信号发射技术来接收BTSC兼容信号。例如，可以通过有线电视系统或者卫星电视网络将电视信号提供给接收器34。

一旦接收到电视信号，接收器34对这些信号进行调节(例如放大、滤波、频率定标等等)并且从发射信号中分离出视频信号和音频信号。视频内容优选地被提供给视频处理系统36，该系统将视频信号中包含的视频内容准备好以用于显示在与电视接收器系统30关联的屏幕上(例如阴极射线管等等)。包含分离的音频内容的信号优选地被提供给解调级38，该解调级例如去除由电视发射系统10施加给所述音频信号的调制。解调后的音频信号(例如SAP通道信号、专业通道信号、和信号、差信号)优选地被提供给BTSC解码器40，该解码器对各个信号正确地进行解码。SAP通道信号优选地被提供给SAP通道解码器42，而专业通道信号优选地被提供给专业通道解码器44。随着分离SAP通道和专业通道，解调后的和信号(即L+R信号)优选地被提供给去加重(de-emphasis)单元46，该单元按照与BTSC编码器24(图1所示)进行的处理实质上互补的方式来处理所述和信号。一旦对和信号的频谱内容进行了去加重，该信号优选地被提供给矩阵48以用于分离左和右通道音频信号。

差信号(即L-R)也被解调级38进行解调，并且优选地被提供给包含在BTSC解码器40内的BTSC扩展器50。BTSC扩展器50符合BTSC标准以调节差信号。矩阵48从BTSC扩展器50接收差信号，并且利用和信号，将左和右音频通道分离为独立的信号(附图中标识为“L”和“R”)。通过分离这些信号，单独的右和左通道音频信号可以被调节并且提供给分离的扬声器。在此例子中，左和右音频通道均被提供给放大级52，该放大级对每个通道施加相同的(或者不同的)增益，在此之后，提供适当的信号给扬声器54以广播左通道音频内容，并提供适当的信号给另一个扬声器56以广播右通道音频内容。

如上所述，音频信号(例如左通道、右通道、SAP通道)优选地在编码发射之前被数字化。在这种数字实现中，广泛地使用例如有限脉冲响应(FIR)滤波器或者无限脉冲响应(IIR)滤波器这样的数字滤波器，以在发射之前对数字音频信号进行编码并且在接收之后对数字音频信号进行解码。如果广播和接收设备(特别是包含BTSC编码器和解码器的那些广播和接收设备)中的各种滤波器符合BTSC标准文档(OET-60)中定义的理想传输函数，则可以实现通过接收器系统对L和R信号的准确恢复，特别是具有良好立体声分离的恢复。这些滤波器的不准确性可能不仅导致了不佳的立体声分离，而且导致了其它重要的音频参数的性能下降，其中包括音频响应、失真、以及动态幅值准确性。

恢复的SAP信号的质量也依赖于BTSC标准中定义的各种滤波器(特别是BTSC编码器和解码器中的那些滤波器)的准确性。由于SAP信号是单声道的，立体声分离不是问题。然而，其它音频特性会由于滤波器的不准确性而导致性能下降，类似于立体声L和R信号性能下降。

按照模拟滤波器传输函数，BTSC标准定义了很多(如果不是全部)关键滤波器。如同本领域所公知的，尽管通常可以设计数字滤波器使得该数字滤波器的幅度或者相位响应与模拟滤波器匹配，但是同时匹配幅度和相位响应可能需要非常复杂的(并且昂贵的)滤波器拓扑，增加了电路的尺寸、成本和功耗。

为了避免对这种复杂滤波器的需求，数字音频信号可以被预处理，从而相对简单的滤波器实现执行类似于BTSC标准文档(OET-60)中描述的理想传输函数。例如，通过插入附加样本到一个或者多个数字音频信号中并且由此提高采样率，在感兴趣频带上滤波器的幅度和相位可以与理想传输函数更好地匹配。而且，通过插入附加样本到数字音频信号中并且由此相应地提高采样率(本领域所称的上采样)，产生的信号可以为其它类型组件提供更好的匹配。例如，通过增加采样率，数字音频信号可以更好地匹配数模转换器(DAC)、数字调制器或者电视发射或者接收系统中包含的其它组件或者级的输入特性。

参考图3，示例性的BTSC编码器58和音频调制级60的局部处理数字音频信号来提供具有适当采样率的信号，从而有可能实现BTSC标准文档(OET-60)中描述的理想传输函数。来自左、右和SAP通道的数字化音频信号优选地被通过各个线路62、64和66提供给BTSC编码器58。特别地，来自左和右音频通道的信号优选地被提供给矩阵68，该矩阵根据所述数字音频信号来计算和信号(例如L+R)与差信号(例如L-R)。典型地，矩阵68的操作是通过使用数字信号处理器(DSP)或者电视音频和视频信号处理领域技术人员公知的类似硬件技术而执行的。可替换地，矩阵68的操作可以部分或者完全通过本领域技术人员公知的软件技术而实现。一旦产生，和信号与差信号(即L+R和L-R)被进行编码以用于发射。

由于通过数字滤波器提供BTSC编码器58和音频调制级60内的滤波，因此表示模拟滤波器实现的传输函数从s平面(拉普拉斯域)转换为z平面(离散域)。这种变换被称为双线性变换，公开于美国专利No.6,037,993中，通过引用将其并入此处。为了充分匹配模拟实现的性能，数字实现的幅度和相位响应优选地近似匹配于OET-60标准文档提供的理想响应。为了提供这种匹配，数字音频信号被上采样以提高各个数字音频信号的采样率。如上所述，通过插入附加样本到数字信号中来执行上采样。可以采用数字信号处理领域技术人员公知的各种类型的上采样技术。例如，在现存的数字音频信号的样本对之间可以交织零值样本，并且产生的信号通过低通滤波器。还可以实现内插技术。例如，可以通过例如使用多项式或者其它类似的估计技术在每个现存的样本对之间内插数据点而确定一个或者多个附加样本。一旦确定，附加样本可以被插入数字音频信号中的适当样本对之间。

在此示例性设计中，各个上采样器70、72和74对和、差以及SAP数字音频信号进行上采样以将附加样本插入每个数字信号中。在一种情形中，每个数字音频信号初始可以被以48KHz的采样率进行采样。为了改善滤波器幅度和相位匹配，上采样器70-74可以将采样率提高四倍至192KHz。这种提高提供了改善的对理想连续时间特性的数字滤波器匹配，该理想连续时间特性是在电子工业协会的“Multichannel Television Sound”BTSC系统推荐实施(EIA电视系统公告No.5，1985年7月)中描述的，通过引用将其并入此处。

上采样的和信号(即L+R)优选地被提供给预加重(pre-emphasis)单元76，该单元相对于其它频率分量而改变和信号的选择频率分量的幅度。这种改变可能是负的，其中选择频率分量的幅度被抑制，或者这种改变可以为正的，其中选择频率分量的幅度被增强。

上采样的差信号(即L-R)优选地被提供给BTSC压缩器78，该压缩器在发射之前自适应地对信号进行滤波，从而在解码时，信号幅度和频率内容抑制在发射期间强加的噪声。BTSC压缩器78通过动态压缩或者降低差信号的动态范围而产生编码差信号，使得可以通过有限动态范围的传输路径来发送编码信号，并且使得接收该编码信号的解码器可以通过以互补方式扩展压缩后的差信号而基本恢复原始差信号中的所有动态范围。在某些方案中，BTSC压缩器78是一种特定形式的美国专利No.4,539,526中描述的自适应信号加权系统，其公开内容通过引用并入此处，并且该系统被认为对于通过具有相对较窄的依赖于频率的动态范围的传输路径或者介质发射具有相对较大动态范围的信号来说是有优势的。类似于上采样差信号，上采样SAP信号优选地被提供给BTSC压缩器80。BTSC标准严格定义了预加重单元76和BTSC压缩器78和80的要求操作。特别地，BTSC标准提供了包含在例如BTSC压缩器78中的各个组件的传输函数和/或操作原则，并且传输函数是相对于理想模拟滤波器的数学表示而描述的。BTSC压缩器78和80(以及相关组件)的这些特性可以用于定义其输入信号的上采样。在通过预加重单元76和BTSC压缩器78和80进行处理之后，上采样信号优选地被提供给音频调制级60以用于在发射之前进行组合。

音频调制级60接收处理后的上采样和信号、差信号以及SAP信号。并且，在某些方案中(此处未显示)，来自专业通道的信号也优选地被提供给音频调制级60。在此例子中，上采样和信号被音频调制级60接收，并且与上采样差信号进行求和。在求和之前，差信号优选地被提供给调幅器82，该调幅器对差信号进行调幅。例如，差信号可以被调制在两倍于发射系统10使用的视频水平同步频率FH的频率(例如2*15.734KHz)的载波上。调幅后的差信号优选地被提供给加法器84，该加法器将该信号与来自BTSC编码器58的和信号进行求和。加法器84还将这两个信号与其频率等于系统使用的视频水平同步频率(FH)的信号进行求和。为了标识加法器84的输出信号，该输出信号被称为合成信号。

音频调制级60还从BTSC压缩器80接收上采样SAP信号。然后音频调制级60将信号上采样(插入附加样本)至更高采样率，以将信号准备好进行调频。在某些方案中，上采样器86可以以两倍来对信号进行上采样以提供384KHz的采样率。该上采样SAP信号具有针对调频器90的适当采样率，该调频器将载波信号与上采样SAP信号进行调频。例如，通过上采样SAP信号可以对具有五倍于FH(5×15.734KHz)的中心频率的载波信号。在某些方案中，该调频可以被限制于10KHz的最大偏差。一旦被调频，调频器90的输出信号被与加法器84产生的合成信号的一个版本合并。

在合并从加法器84输出的合成信号(即合并后的上采样和信号和差信号)之前，该合成信号通过上采样器92被上采样。在此例子中，上采样器92将合成信号的采样率提高两倍。继续该例子，合成信号的采样率从192KHz提高到384KHz。通过提高合成信号的采样率，该信号可以被直接与从调频器90输出的调频SAP信号进行求和。在此示例性设计中，加法器94对来自上采样器92的上采样合成信号和调频器90输出的调频SAP信号进行求和。

尽管在该方案中未显示，但是音频调制级60的其它部分也可以适当地对从专业通道提供的信号进行调制。在某些方案中，这些专业通道信号在传输之前与其它信号(例如和信号(L+R)、差信号(L-R)、以及SAP信号)合并。可替换地，来自专业通道的信号可以通过使用信号发射和接收领域技术人员公知的一种或者多种方法而与其它信号分开单独发射。

在将来自加法器94的输出信号(即和信号(L+R)、差信号(L-R)、以及SAP信号的合成信号)发送到发射器22之前，该信号可以被进一步进行上采样以提供适当的合成信号给发射器中的一个或者多个组件。例如，发射器22可以包括数模转换器(DAC)，该数模转换器运行在相对较低的比特分辨率和相对较高的采样率。如同本领域所公知的，如果DAC运行在提高的采样率，则可以在更低的比特分辨率下实现和维持特定信噪比。为了改善信噪比，信号的频率带宽需要独立于采样率的提高而保持基本相等。在此例子中，为了向发射器22中包含的DAC提供提高的采样率，上采样器96通过对加法器94的输出信号进行上采样而提高采样率。上采样器96例如可以将采样率提高到3MHz以匹配DAC所需的采样率。与对加法器94的输出信号进行上采样一起，可以结合(或者独立于)上采样来实现噪声整形技术(例如sigma-delta等等)，以改善信噪比。

通过将附加样本插入加法器94的输出信号，上采样器96优选地提供合成数字信号(包括数字音频信号)给发射器22中的低分辨率DAC。例如，发射器可以使用具有10至12比特分辨率并且运行于相对较高采样率(例如大于192KHz)的低廉DAC。并且，在专用集成电路(ASIC)市场中，可以获得大量低分辨率、高采样率DAC(对于视频应用)。此外，通过利用高采样率DAC，由于保留了附加频谱内容(多倍频程)，后转换滤波得以改善。与对加法器94的输出进行上采样以便为发射器22中包含的一个或者多个DAC准备数字音频信号一起，对于发射器的其它类型的组件和部分，可以执行其它处理。

参考图4，显示了示例性的音频调制级98的局部，并且优选地其如同音频调制级60一样被提供了来自BTSC编码器58的信号。类似于级60，音频调制级98优选地包括上采样器和加法器以提高和信号(L+R)、差信号(L-R)、SAP信号以及通过加法器产生的对应的合成信号的采样率。通过提高采样率，对于数字滤波以及其它的例如数模转换这样的处理功能，优选地提供了包含适当的幅度和相位内容的数字信号。上采样还可以为数字调制器准备合成数字音频信号(例如包括和信号、差信号以及SAP通道信号)，所述数字调制器处理该合成信号以用于发射。例如，发射器22可以包括数字调制器，如果提供了中心频率为4.5MHz的调频听觉信号(即电视通道信号中包括音频信息的那部分)，则该数字调制器高效地工作。

为了提供适当的合成信号给数字调制器，音频调制级98优选地按照类似方式处理来自BTSC编码器58的信号。适当的信号被上采样并且调制(类似于音频调制级60)。然后适当的信号通过加法器100(类似于图3中的加法器94)被合并为合成信号。来自加法器100的合成输出信号优选地被提供给上采样器102，该上采样器通过插入附加样本到数字信号中而提高该信号的采样率。如上所述，这些插入的样本可以通过对现存的信号样本进行内插、或者通过插入其它样本值(例如零值样本)、或者本领域公知的其它类似方法而确定。在此示例性设计中，上采样器102将采样率提高至3MHz(类似于图3中的上采样器96)。为了给数字调制器准备合成数字音频信号，上采样器102的上采样输出优选地被提供给另一个上采样器104以进一步提高信号采样率。在此特定例子中，上采样器104如同发射器中包含的数字调制器的特性(例如分辨率、带宽等等)指示的一样提高采样率(例如至10MHz)。在将采样率提高至适当值后，合成信号优选地被提供给调频器106，该调频器对4.5MHz的听觉载波与合成信号一起进行调频。

如同信号处理领域技术人员所公知的，在如上所述的BTSC编码器和音频调制级中可以实施各种内插方案。例如，音频信号可以初始以192KHz被采样，从而消除了对上采样器70、72和74(图3所示)的需要。可替换地，384KHz的初始采样率进一步消除了对某些其它上采样器的需要。而且，采样率调节可以基于各种因素，例如：实现介质的处理带宽、可用的输入采样率、功耗、性能需求、成本和DAC可用性。此外，尽管上述上采样器和加法器分布在BTSC编码器和音频调制级中，但是执行这些操作的这些设备或者其它类似设备可以按照不同方式分布或者全部位于编码器或者音频调制级中。

在此例子中，BTSC编码器和音频调制级通过硬件组件而实现(并且可以制造为例如单个集成电路、芯片组、混合电路，或者具有离散部件的电路)，然而，在某些方案中，所述BTSC编码器和/或音频调制级的一个或者多个工作部分可以实现为软件、或者硬件和软件的组合。附录A中提供了执行BTSC编码器和音频调制级的某些操作的示例性代码列表。该示例性的代码优选地以Verilog来提供，其中Verilog通常为电子设计师在制造之前用来描述和设计芯片和系统的硬件描述语言。该代码可以存储在存储设备(例如RAM、ROM、硬盘驱动器、CD-ROM等等)上并且可以从其中取回，并且可以在一个或者多个通用处理器和/或例如专用DSP这样的专用处理器上执行。

尽管以上使用与BTSC标准兼容的编码器和解码器描述了各个例子，但是对数字音频信号进行上采样可以在符合其它电视音频标准的编码器和解码器中实现。例如，针对与A2/Zweiton(当前在欧洲和亚洲局部使用)相关的标准而设计的编码器和/或解码器可以包括上采样以提高数字音频信号的采样率。类似地，实现与日本电子工业协会(EIA-J)相关的标准的编码器和解码器可以实现如上所述的上采样方法。

以上描述了多种实现。然而，应当理解，可以对其做出各种修改。因此，其它实现也在所附权利要求的范围之内。

                                                         附录A

/********************************************************************

BTSC compatible stereo encoder.

Bandwidth：DC-15Khz

Dynamic Range：Approx.80dB

Note：For this version of code，30hz head switching phase error

      on hsync must be cleaned up prior to reaching this module，

      or it will modulate the pilot and difference carrier.

This module btsc is the top level of the BTSC Stereo Encoder.Thisdesign takes left and right channel audio inputs and encodes tbeminto the format used for multichannel television sound.The designperforms in accordance with OST Bulletin No.60.

The design is synchronous and runs on a 49.152Mhz clock.The data rateof the left and right inputs is 48kHz.The data rate of the compositeoutput is 192kHz.

The ′Q′notation used throughout this document signifies the locationof the binary point of the number.For instance，a value of Q23 meansthat the binary point is located 23 places from the right.Equivalently，it means that the integer number represents the actual number multipliedby 2^23.

**********************************************************************/

module btsc_encoder(i1Clk，

                    i1nReset，

                    i1RightLeftEn，

                    i16Right，

                    i16Left，

                    i16SAP，

                    i1HSync，

                    w18xOutEn，

                    oInterp8xOut)；

input            i1Clk；                    //49.152Mhz.

input            i1nReset；                 //Asynchronous system reset

input            i1RightLeftEn；            //4aKhz clock enablesfor left and right.

input    [15:0]  i16Right；                 //Q15 Right input samples @48Khz

input    [15:0]  i16Left；                  //Q15 Left input samples @48Khz

input    [15:0]  i16SAP；                   //Q15 SAP.input samples @8Khz

input            i1HSync；                  //Horizontal sync pulses.

output           w18xOutEn；                   //Clock enable for output samples

output   [17:0]  oInterpBxOut；               //Q173.072MHz composite output samples

//Sum Channel Signals

wire     [16:0]  w17SumIn；                      //Q15 Left+Right

reg      [16:0]  r17SumUpsampled；               //Q15 Upsampled Sum Signal

wire     [20:0]  w21SumFixedPreemph；            //Q15 SumFixed Pre-emphasis signal

reg      [16:0]  r17SumFixedPreemphLim；         //Q15 Limited Sum Channel Fixed Pre-Emphasis signal

wire     [18:0]  w19SumBandlimited；             //Q15 Sum Bandlimited signal

reg      [15:0]  r16SumBandlimitedDelay1；

reg      [15:0]  r16SumBandlimitedDelay2；

//Difference Channel Main Signals

wire     [16:0]  w17DiffIn；                       //Q15 Left-Right

reg      [16:0]  r17DiffUpsampled；                //Q15

wire     [24:0]  w25DiffFixedPreemph；             //Q15

wire     [22:0]  w23DiffVariableGain；             //Q14

reg      [20:0]  w21DiffVariableGainLim；          //Q14

wire     [28:0]  w29DiffSpecComp；                 //Q15

reg      [15:0]  w16DiffSpecCompLim；              //Q15

wire     [17:0]  w18DiffBandlimited；              //Q15

//Difference Channel Modulation

wire     [23:0]  w24DiffPhase；                    //Phase of difference carrier

wire     [23:0]  w24DiffPhaseLSBs；

wire     [23:0]  w24DiffError；                    //LUT error of diff carrier

wire     [23:0]  w24DiffCarrierIntrp；

wire     [23:0]  w24DiffCarrier；                  //Q23

wire     [23:0]  w24DiffModulated；                //Q22

//Diff Gain Control Signals

wire     [18:0]  w19DiffGainCtrlBandpass；           //Q17 then Q13-Includes a shift of 4 as part of 1/0.06249

wire     [23:0]  w24DiffGainCtrlSquare；             //Q13

reg     [21:0]    r22DiffGainCtrlClip；         //Q13

wire    [21:0]    w22DiffGainCtrlIntegrator；   //Q13

wire    [47:0]    w48DiffGainCtrlIntegratorPos；//Q40

wire    [23:0]    w24DiffGainCtrlSqrt；         //Q20

reg     [20:0]    r21DiffA；                    //Q16 Gain Control Feedback signal ′a′

//Diff Spectral Control Signals

wire    [19:0]    w20DiffSpecCtrlBandpass；     //Q17

wire    [23:0]    w24DiffSpecCtrlSquare；       //Q19

reg     [19:0]    r20DiffSpecCtrlClip；         //Q19

wire    [22:0]    w23DiffSpecCtrlIntegrator；   //Q22

wire    [47:0]    w48DiffSpecCtrlIntegratorPos；//Q48

wire    [23:0]    w24DiffSpecCtrlSqrt；         //Q24-also represents ′b′in Q19

wire    [23:0]    w24DiffB；                    //Q17 Spectral Control Feedback signal ′b′

wire    [25:0]    w26DiffBPlusC1Q19；           //Q19 Used in Spectral Compression Coefficient Calculation

wire    [20:0]    w21DiffBPlusC1；              //Q15 Used in Spectral Compression Coefficient Calculation(no

bit，always positive)

wire    [23:0]    w24DiffBTimesC1；             //Q15

wire    [23:0]    w24DiffBTimesC1Plus1；        //Q15 Used in Spectral Compression Coefficient Calculation

wire    [23:0]    w24DiffBTimesC2；

wire    [23:0]    w24DiffBTimesC2PlusC3；       //Q15 Used in Spectral Compression Coefficient Calculation

wire    [23:0]    w24DiffBTimesNegC3；

wire    [23:0]    w24DiffBTimesNegC3PlusNegC2； //Q15 Used in Spectral Compression Coefficient Calculation

wire    [22:0]    w23DiffB0；                   //Q16

wire    [22:0]    w23DiffB1；                   //Q16

wire    [22:0]    w23DiffA1；                   //Q16

//SAP Channel Main Signals

reg     [15:0]    r16SAPUpsampled；          //Q15

wire    [22:0]    w23SAPFixedPreemph；       //Q15

wire    [22:0]    w23SAPVariableGain；       //Q14

reg     [20:0]    w21SAPVariableGainLim；    //Q14

wire    [28:0]    w29SAPSpecComp；           //Q15

reg     [15:0]    w16SAPSpecCompLim；        //Q15

wire    [17:0]    w18SAPBandlimited；        //Q15

//SAP Gain Control Signals

wire    [18:0]    w19SAPGainCtrlBandpass；     //Q17 then Q13-Includes a shift of 4 as part of 1/0.06249 ga

wire    [23:0]    w24SAPGainCtrlSquare；       //Q13

reg     [21:0]    r22SAPGainCtrlClip；         //Q13

wire    [21:0]    w22SAPGainCtrlIntegrator；   //Q13

wire    [47:0]    w48SAPGainCtrlIntegratorPos；//Q40

wire    [23:0]    w24SAPGainCtrlSqrt；         //Q20

reg     [20:0]    r21SAPA；                     //Q16 Gain Control Feedback signal ′a′

//SAP Spectral Control Signals

wire    [19:0]    w20SAPSpecCtrlBandpass；     //Q17

wire    [23:0]    w24SAPSpecCtrlSquare；       //Q19

reg     [19:0]    r20SAPSpecCtrlClip；         //Q19

wire    [22:0]    w23SAPSpecCtrlIntegrator；   //Q22

wire    [47:0]    w48SAPSpecCtrlIntegratorPos；//Q48

wire    [23:0]    w24SAPSpecCtrlSqrt；         //Q24-also represents′b′in Q19

wire    [23:0]    w24SAPB；                    //Q17 Spectral Control Feedback signal′b′

wire    [25:0]    w26SAPBPlusC1Q19；           //Q19 Used in Spectral Compression Coefficient Calculation

wire    [20:0]    w21SAPBPlusC1；              //Q15 Used in Spectral Compression Coefficient Calculation(no

bit.always positive)

wire    [23:0]    w24SAPBTimesC1；             //Q15

wire    [23:0]    w24SAPBTimesC1Plus1；        //Q15 Used in Spectral Compression Coefficient Calculation

wire    [23:0]    w24SAPBTimesC2；

wire    [23:0]    w24SAPBTimesC2PlusC3；       //Q15 Used in Spectral Compression Coefficient Calculation

wire    [23:0]    w24SAPBTimesNegC3；

wire    [23:0]    w24SAPBTimesNegC3PlusNegC2； //Q15 Used in Spectral Compression Coefficient Calculation

wire    [22:0]    w23SAPB0；                      //Q16

wire    [22:0]    w23SAPB1；                      //Q16

wire    [22:0]    w23SAPA1；                      //Q16

reg     [15:0]     composite；          //Q14 Composite output signal(sum+pilot+modulated diff)

reg                outen；              //Output signifying composite data is ready

reg                 r1coslut2In；

wire                w12xOutEn；                   //Enables 2x interpolator output(384kHz)

wire                w18xOutEn；             //Enables 8x interpolator output(3.072MHz)

wire    [27:0]    w28FMPbase，w28FMPhaseDelta；

wire    [17:0]    w1aInterp8xOut；  //Encoder Outputat Fsamp＝3.072MHz

wire    [23:0]    pltintrp；   //Q15 Gain Control Square signal，Pilot Interpolation signal

wire    [23:0]    pilot；   //pilot signal，Diff Interpolation signal

wire    [23:0]    w24FMPhaseLSBs；

wire    [23:0]              w24FMPhaseErr；

wire    [23:0]       w24FMIntrp；

wire    [23:0]    w24FMCarrier；//Unfiltered SAP

wire    [17:0]    w18FMCarrierFilt；  //Filtered SAP

wire    [27:0]    pltphase；                      //Phase of pilot carrier

wire    [23:0]    pltphaselsbs；    //LSBs of pilot and diff phases

wite    [23:0]    plterr；                //LUT error of pilot and diff carriers

wire    [23:0]    pltcarrier；                     //Q23，Q23 Pilot and diff carriers

wire    [3:0]     multsel；                        //Selects the multiplier inputs

wire    [1:0]     divsel；                         //Selects the divider inputs

wire    [17:0]    w18Dout1，w18Dout2；     //outputs oftwo channel 2x interpolator

wire    [17:0]    w18Interp8Out； //Composite output of 8x interpolator

wire    [15:0]              w16LeftHPF，w16RightHPF；//Input HPF outputs

wire               w1HPFOutEn；  //Output enablefor  Input HPF

reg     [23:0]    r24pltcarrier；                    //Q23，Q23 Pilot and diff carriers

reg     [23:0]    r24plterr；              //LUT error of pilot and diff carriers

reg     [23:0]    r24pltphaselsbs；   //LSBs of pilot and diff phases

reg     [15:0]    r16LeftHPFOut，r16RightHPFOut； //TESTESTTEST locations

//reg     [17:0]    r18SAPBandlimited   //Clipped SAP audio input to interpolate2

para meter pltmag ＝24′d419430；     //Q22Magnitude of pilot signal(0.1)

//The following constantsare used to calculate the spectral compression coefficients

parameter c1      ＝24′d54294；      //Q21 Constant 1

parameter c1q19   ＝21′d13574；      //Q19 Constant 1

//parameter c2      ＝-24′d27420；       //Q21 Constant 2

//parameter c3      ＝-24′d2070277；     //Q21 Constant 3

//parameter c3q15   ＝-24′d32348；       //Q15 Constant 3

parameter c2      ＝24′hFF94E4；       //Q21 Constant 2

parameter c3      ＝24′hE068FB；       //Q21 Constant 3

parameter c3q15   ＝24′hFF81A4；       //Q15 Constant  3

parameter nc2     ＝24′d27420；        //Q21 Negative of Constant 2

parameter nc2q15  ＝24′d428；          //Q15 Negative of Constant 2

parameter nc3     ＝24′d2070277；      //Q21 Negative of Constant 3

//assign w17DiffIn     ＝{i16Left[15]，i16Left}-{i16Right[15]，i16Right}；

//assign w17SumIn      ＝{i16Left[15]，i16Left}+{i16Right[15]，i16Right }；

assign w17OiffIn    ＝{r16LeftHPFOut[15]，r16LeftHPFOut}-{r16RishtHPFOut[15]，r16RightHPFOut}；

assign w17SumIn     ＝{r16LeftHPFOut[15]，r16LeftHPFOut}+{r16RightHPFOut[15]，r16RightHPFOut}；

assign w24DiffPhase   ＝{(pltphase[26:25]+1′h1)，pltphase[24:3])；

assign w48DiffSpecCtrlIntegratorPos ＝w23DiffSpecCtrlIntegrator[22]？0：{w23DiffSpecCtrlIntegrator[21:0]，

assign w48DiffGainCtrlIntegratorPos ＝w22DiffGainCtrlIntegrator[21]？0：{w22DiffGainCtrlIntegrator[20:0]，

assign w48SAPSpecCtrlIntegratorPos ＝w23SAPSpecCtrlIntegrator[22]？0：{w23SAPSpecCtrlIntcgrator[21:0]，26′

assign w48SAPGainCtrlIntegratorPos ＝w22SAPGainCtrlIntegrator[21]？0：[w22SAPGainCtrlIntegrator[20:0]，27′

assign w24DiffB                  ＝{2′d0，w24DiffSpecCtrlSqrt[23:2]}；  //b[Q17)，w24DiffSpecCtrlSqrt(Q19)

positive

assign w26DiffBPlusC1Q19         ＝{w24DiffB，2′d0}+c1q19；         //Allthree in Q19

assign w21DiffBPlusC1            ＝w26DiffBPlusC1Q19[24:4]；         //Change to Q15and remove sign bit.

assign w24DiffBTimesC1Plus1      ＝w24DiffBTimesC1+32768；           //All three in Q15

assign w24DiffBTimesC2PlusC3     ＝w24DiffBTimesC2+c3q15；           //All three in Q15

assign w24DiffBTimesNegC3PlusNegC2   ＝w24DiffBTimesNegC3+nc2q15；         //All three in Q15

assign w24SAPB                   ＝{2′d0，w24SAPSpecCtrlSqrt[23:2]}；  //b(Q17)，w24SAPSpecCtrlSqrt(Q19)bo

positive

assign w26SAPBPlusC1Q19          ＝{w24SAPB，2′d0}+c1q19；         //All three in Q19

assign w21SAPBPlusC1             ＝w26SAPBPlusC1Q19[24:4]；         //Change to Q15 and remove sign bit.

assign w24SAPBTimesC1Plus1       ＝w24SAPBTimesC1+32768；           //All three in Q15

assign w24SAPBTimesC2PlusC3      ＝w24SAPBTimesC2+c3q15；           //All three in Q15

assign w24SAPBTimesNegC3PlusNegC2    ＝w24SAPBTimesNegC3+nc2q15；         //All three in Q15

assign oInterp8xOut＝w18Interp8Out；

timer timer    (.clk          (i1Clk)，               //System Clock(49.152MHz)

                .resetN       (i1nReset)，            //Asynchronous Global Reset

                .dregclear    (w1DRegClear)，         //Clears D registers upon global reset

                .kh248        (i1RightLeftEn)，       //Externally Created 48kHz pulses

                .khz192       (w1FiltEn)，            //Internally Created 192kHz pulees

                .multen       (multen)，              //Multiplier Enable

                .multsel      (multsel)，             //Multiplier Input Select

                .sqrten1      (sqrten1)，             //Square Root Module Enable 1

                .sqrten2      (sqrten2)，             //Square Root Module Enable 2

                .diven        (diven)，               //Divider Enable

                .divsel       (divsel)，              //Divider Input Select

                .encomoosite  (encomposite)，         //Composite Register Enable

                .clearlr      (clearlr)，             //Clear Left and Right Registers

                .coslutsel    (coslutsel)，                                                             //Cosinf

Input Select

                .r1Interp2Out (w12xOutEn)，

                .r1Interp8Out        (w18xOutEn))；

SOS1VCom

   SOS1    (.i1Clk               (i1Clk)，

            .i1Start             (w1FiltEn)，

            .i1DRegClear         (w1DRegClear)，

            .i17DataIn1          (r17SumUpsampled)，

            .or21DataOut1        (w21SumFixedPreemph)，

            .i17DataIn2          (r17SumFixedPreemphLim)，

            .or19DataOut2        (w19SumBandlimited)，

            .i17DataIn3          (r17DiffUpsampled)，

            .or25DataOut3        (w25DiffFixedPreemph)，

            .i20DataIn4          ({w18DiffBandlimited，2′b0})，

//            .i20DataIn4          (i21Feedback[19:0])，

            .or19DataOut4        (w19DiffGainCtrlBandpass)，

            .i22DataIn5          (r22DiffGainCtrlClip)，

            .or22DataOut5        (w22DiffGainCtrlIntegrator)，

            .i20DataIn6          ({w18DiffBandlimited，2′b0})，

//            .i20DataIn6          (i21Feedback[19:0])，

            .or20DataOut6        (w20DiffSpecCtrlBandpass)，

            .i23DataIn7          ({r20DiffSpecCtrlClip，3′b0})，

            .or23DataOut7        (w23DiffSpecCtrlIntegrator)，

            .i22DataIn8          ({w21DiffVariableGainLim，1′b0})，

            .or29DataOut8        (w29DiffSpecComp)，

            .i18B0_08            (w23DiffB0[22:5])，

            .i18B1_08            (w23DiffB1[22:5])，

            .i18A1_08            (w23DiffA1[18:1])，

            .i16DataIn9          (w16DiffSpecCompLim)，

            .or18DataOut9        (w18DiffBandlimited)，

            .i16DataIn10         (r16SAPUpsampled)，

            .or23DataOut10       (w23SAPFixedPreemph)，

            .i20DataIn11         ({w18SAPBandlimited，2′b0})，

            .or19DataOut11       (w19SAPGainCtrlBandpass)，

            .i22DataIn12         (r22SAPGainCtrlClip)，

            .or22DataOut12       (w22SAPGainCtrlIntegrator)，

            .i20DataIn13         ({w18SAPBandlimited，2′b0})，

            .or20DataOut13       (w20SAPSpecCtrlBandpass)，

            .i23DataIn14         ({r20SAPSpecCtrlClip，3′b0})，

            .or23DataOut14       (w23SAPSpecCtrlIntegrator)，

            .i22DataIn15         ({w21SAPVariableGainLim，1′b0})，

            .or29DataOut15       (w29SAPSpecComp)，

            .i18B0_15            (w23SAPB0[22:5])，

            .i18B1_15            (w23SAPB1[22:5])，

            .i18A1_15            (w23SAPA1[18:1])，

            .i16DataIn16         (w16SAPSpecCompLim)，

            .or18DataOut16       (w18SAPBandlimited))；

mult

   mult1      (.clk           (i1Clk)，

               .i1Reset       (w1DRegClear)，

               .en            (multen)，

               .inputsel      (multsel)，

               .in1a          (w24DiffCarrier)，

               .in1b          ({w18DiffBandlimited(16:0)，7′b0})，

               .out1          (w24DiffModulated)，              //Diff Channel Modulation

               .in2a          ({w20DiffSpecCtrlBandpass，4′b0})，

               .in2b          ({w20DiffSpecCtrlBandpass，4′b0})，

               .out2          (w24DiffSpecCtrlSquare)，               //Spectral Control Squaring

               .in3a          ({w19DiffGainCtrlBandpass，5′b0})，

               .in3b          ({w19DiffGainCtrlBandpass，5′b0})，

               .out3          (w24DiffGainCtrlSquare)，                //Gain Control Squaring

               .in4a          (r24pltphaselsbs)，

               .in4b          (r24plterr)，

               .out4          (pltintrp)，           //Pilot Carrier Interpolation

               .in5a          (r24pltcarrier)，

               .in5b          (pltmag)，

               .out5          (pilot)，              //Pilot Modulation

               .in6a          (w24DiffB)，

               .in6b          (c1)，

               .out6          (w24DiffBTimesC1)，          //B0 Coefficient Multiplication

               .in7a          (w24DiffB)，

               .in7b          (c2)，

               .out7          (w24DiffBTimeaC2)，          //B1 Coefficient Multiplication

               .in8a          (w24DiffB)，

               .in8b          (nc3)，

               .out8          (w24DiffBTimesNegC3)，        //A1 Coefficient Nultiplication

               .in9a          (w24DiffPhaseLSBs)，

               .in9b          (w24DiffError)，

               .out9          (w24DiffCarrierIntrp))；       //Diff Carrier Interpolation

muit

    mult2  (.clk        (i1Clk)，

            .ilReset    (w1DRegClear)，

            .en         (multen)，

            .inputse1   (multsel)，

//            .in1a       (w24DiffCarrier)，

//            .in1b       ({w18DiffBandlimited[16:0]，7′b0})，

//            .out1       (w24DiffModulated)，              //Diff Channel Modulation

            .in2a       ({w20SAPSpecCtrlBandpass，4′b0})，

            .in2b       ({w20SAPSpecCtrlBandpass，4′b0})，

            .out2       (w24SAPSpecCtrlSquare)，              //Spectral Control Squaring

            .in3a       ({w19SAPGainCtrlBandpass，5′b0})，

            .in3b       ({w195APGainCtrlBandpass，5′b0})，

            .out3       (w24SAPGainCtrlSquare)，                //Gain Control Squaring

//           .in4a       (pltphaselsbs)，

//            .in4b       (plterr)，

//            .out4       (pltintrp)，            //Pilot Carrier Interpolation

//            .in5a       (pltcarrier)，

//            .in5b       (pltmag)，

//            .out5       (pilot)，               //Pilot Modulation

            .in6a       (w24SAPB)，

            .in6b       (c1)，

            .out6       (w24SAPBTimesC1)，           //B0 Coefficient Multiplication

            .in7a       (w24SAPB)，

            .in7b       (c2)，

            .out7       (w24SAPBTimesC2)，           //B1 Coefficient Multiplication

            .in8a       (w24SAPB)，

            .in8b       (nc3)，

            .out8       (w24SAPBTimesNegC3))；         //A1 Coefficient Multiplication

//            .in9a       (w24DiffPhaseLSBs)，

//            .in9b       (w24DiffError)，

//            .out9       (w24DiffCarrierIntrp))；        //Diff Carrier Interpolation

sqrt

   sqrt1   (.clk        (i1Clk)，

            .ilReset    (w1DRegClear)，

            .en1        (sqrten1)，

            .din1       (w48DiffSpecCtrlIntegratorPos)，

            .dout1      (w24DiffSpecCtrlSqrt)，           //Spectral Control Square Root

            .en2        (sqrten2)，

            .din2       (w48DiffGainCtrlIntegratorPos)，

            .dout2      (w24DiffGainCtrlSqrt))；          //Gain Control Square Root

sqrt

   sqrt2   (.clk        (i1Clk)，

            .ilReset    (w1DRegClear)，

            .en1        (sqrten1)，

            .din1       (w48SAPSpecCtrlIntegratorPos)，

            .dout1      (w24SAPSpecCtrlSqrt)，          //Spcctral Control Square Root

            .en2        (sqrten2)，

            .din2       (w48SAPGainCtrlIntegratorPos)，

            .dout2      (w24SAPGainCtrlSqrt))；          //Gain Control Square Root

div

   div1    (.clk        (i1Clk)，

            .ilReset    (w1DRegClear)，

            .en         (diven)，

            .inputsel   (divsel)，

            .num1       (w25DiffFixedPreemph[24:1])，

            .denom1     (r21DiffA)，

            .dout1      (w23DiffVariableGain)，             //Gain Control Divide

            .num2       (w24DiffBTimesClPlus1)，

            .denom2     (w21DiffBPlusC1)，

            .dout2      (w23DiffB0)，                //B0 Coefficient Divide

            .num3       (w24DiffBTimesC2PlusC3)，

            .denom3     (w21DiffBPlusC1)，

            .dout3      (w23DiffB1)，                //B1 Coefficient Divide

            .num4       (w24DiffBTimesNegC3PlusNegC2)，

            .denom4     (w21DiffBPlusC1)，

            .dout4      (w23DiffA1))；               //A1 Coefficient Divide

div

   div2     (.clk        (i1Clk)，

             .ilReset    (w1DRegClear)，

             .en         (diven)，

             .inputsel   (divsel)，

             .num1       ({{2{w23SAPFixedPreemph[22]}}，w23SAPFixedPreemph[22:1]})，//Wasting two bit；

             .denom1     (r21SAPA)，

             .dout1      (w23SAPVariableGain)，             //Cain Control Divide

             .num2       (w24SAPBTimesClPlus1)，

             .denom2     (w21SAPBPlueC1)，

                .dout2           (w23SAPB0)，                  //B0 Coefficient Divide

                .num3            (w24SAPBTimesC2PlusC3)，

                .denom3          (w21SAPBPlusC1)，

                .dout3           (w23SAPB1)，                  //B1 Coefficient Divide

                .num4            (w24SAPBTimesNegC3PlusNegC2)，

                .denom4          (w21SAPBPlusC1)，

                .dout4           (w23SAPA1))；                 //A1 Coefficient Divide

coslut

   coslut1     (.inputsel         (coslutsel)，            //Cosine Lookup Table

                .phasein1        (pltphase [27:4])，

                .anglellsbs      (pltphaselsbs)，

                .err1            (plterr)，

                .intrp1          (pltintrp)，

                .cosout1         (pltcarrier)，

                .phasein2        (w24DiffPhase)，

                .angle21sbs      (w24DiffPhaseLSBs)，

                .err2            (w24DiffError)，

                .intrp2          (w24DiffCarrierIntrp)，

                .cosout2         (w24DiffCarrier))；

coslut

   coslut2     (.inputsel        (r1coslut2In)，           //Cosine Lookup Table

                .phasein1        (w28FMPhase [27:4])，

                .anglellsbs      (w24FMPhaseLSBs)，

                .err1            (w24FMPhaseErr)，

                .intrp1          (w24FMIntrp)，

                .cosout1         (w24FMCarrier)，

                .phasein2        ()，

                .angle2lsbs      ()，

                .err2            ()，

                .intrp2          ()，

                .cosout2         ())；

SAPFMMod

  SAPFMMod               (.iclk                      (i1Clk)，

                .iresetN         (i1nReset)，

                .ikhz384         (w12xOutEn)，

                .iSAPAudio       (w18Dout1)，

                .iphasein               (w28FMPhaseDelta)，

                .iLSBs           (w24FMPhaseLSBs)，

                .iErr             (w24FMPhaseErr)，

                .oIntrp           (w24FMIntrp)，

                .ophaseout       (w28FMPhase))；

pilot

   pilotl      (.clk             (i1Clk)，

                .resetN          (i1nReset)，

                .khz48           (i1RightLeftEn)，

                .khz192          (w1FiltEn)，

                .hsync           (i1HSync)，

                .phaseout        (pltphase)，

                .FMPhaseDelta    (w28FMPhaseDelta))；

Interpolate2

   Interpolate2(.iclk                                (i1Clk)，

                 .iReset            (i1nReset)，

                 .iNewData                   (outen)，

                 .iFIFORead                  (w12xOutEn)，

                 .oReadyForData              ()，

                 .iDIN1             ({composite，2′b00})，//{composite，2′b00}

                 .iDIN2             (w18SAPBandlimited)，  //{w18SAPBandlimited[15:0]，2′b00}

                 .oDOUT1            (w18Dout1)，

                 .oDOUT2            (w18Dout2)，

                 .oSEL_I            (w1SEL_I)；

InterpolateB

   InterpolateB1(.iCLK                               (i1Clk)，

                 .iRESET            (i1nReset)，

                 .iND               (w12xOutEn)，

                 .iDIN              (w18Dout2+w18FMCarrierFilt)，//w18Dout2+w18FMCarrierFilt

                 .oDOUT             (w18Interp8Out)，

                 .iFIFOREAD                  (w18xOutEn))；

SAPFilt

   SAPFilt      (.iCLK                               (i1Clk)，

                 .iRESET            (i1nReset).

                 .iND               (w12xOutEn).

               .iDIN           (w24FMCarrier[23:6])，

               .oDOUT          (w18FMCarrierFilt)，

               .w1RFD          ())；

highpass

   highpass   (.iCLK         (i1Clk)，

                .iKHZ48        (i1RightLeftEn)，

                .iRESET        (i1nReset)，

                .iLeft         (i16Left)，

                .iRight        (i16Right)，

                .oLeftHPF      (w16LeftHPF)，

                .oRightHPF     (w16RightHPF)，

                .oHPFOutEn     (w1HPFOutEn))；

/**********************************************************************************

The following limiters help to protect the composite output from overmodulatingthe aural carrier.The specification for the sum channel is a maximum of 25kHzdeviation of the aural carrier.Its magnitude is limited here to 1.05 of that max(26.25kHz).There is extra margin to prevent distortion in signals that may justexceed the max.This value can be adjusted to match the needs of the application.If it is notacceptable to exceed the 25kHz max at all then a value somewhat lessthan 1 must be used because the bandlimiting filter will potentially output asignal whose peaks exceed those of the clipped signal that it is filtering.But，the problem there is that you will be clipping some valid large signals that wouldnot  overmodulate the aural carrier.Separation and harmonic distortion measurementswould suffer.

The value of 1 for the difference channel corresponds to its maximum allowabledeviation of 50kHz.This value could potentially be adjusted with the sametradeoffs as listed for the sum channel.

**********************************************************************************/

//This limitsthe diff signal to 1(0dB)(0x7FFF)

always@(w29DiffSpecComp)

   if   (w29DiffSpecComp[28]&(w29DiffSpecComp[27:15]！＝13′h1FFF))

         w16DiffSpecCompLim    ＜＝16′h8000；

   else if(-w29DiffSpecComp[28]&(w29DiffSpecComp[27:15]1＝13′h0000})

        w16DiffSpecCompLim     ＜＝16′h7FFF；

   else w16DiffSpecCompLim     ＜＝w29DiffSpecComp[15:0]；

//This limits the SAP signal to 1(0dB)(0x7FFF)

always@(w29SAPSpecComp)

   if  (w29SAPSpecComp[28]&(w29SAPSpecComp[27:15]1＝13′h1FFF))

        w16SAPSpecCompLim    ＜＝16′h8000；

   else if(-w29SAPSpecComp[28]&(w29SAPSpecComp[27:15]！＝13′b0000))

        w16SAPSpecCompLim    ＜＝16′h7FFF；

   else w16SAPSpecCopLim     ＜＝w29SAPSpecComp[15:0]；

//Limit to 1.0625 going from Q15 to Q15(＜0x087FF)

always@[w21SumFixedPreemph)

   if  (w21SumFixedPreemph[20]&&(w21SumFixedPreemph[19:11]＜9′b1111_0111_1))

        r17SumFixedPreemphLim    ＜＝17′h1_7800；

   else if(-w21SumFixedPreemph[20]&&(w21SumFixedPreemph[19:11]＞9′b0000_1000_0))

        r17SumFixedPreemphLim    ＜＝17′b0_87FF)

   else r17SumFixedPreemphLim    ＜＝w21SumFixedPreemph[16:0]；

/**********************************************************************************

The following minimum doesn′t allow the spcsqr result to pass a 0 or -1 tothe integrator.That would cause ridiculously low(and wrong)values for b.Thisforces the minimum value to be a single Q23 bit，which is a very small magnitude.Unless the precision is increased here ，the b0，b1，and a1 coefficients will neverexceed a magnitude of 32，although their dynamic range potentially allows them to.Either reduce their dynamic range or increase the precision here to optimize this.

**********************************************************************************/

always@(w24DiffSpecCtrlSquare)

    if((w24DiffSpecCtrlSquare ＝＝24′h00_0000)||(w2DiffSpecCtrlSquare[23]))

        r20DiffSpecCtrlClip＜＝20′b0_0001；

    else if(w24DiffSpecCtrlSquare＞24′h07_1EB8)//Clip to 0.89

        r20DiffSpecCtrlClip＜＝20′h7_1EB8；

    else r20DiffSpecCtrlClip＜＝w24DiffSpecCtrlSquare[19:0]；

always@(w24SAPSpecCtrlSquare)

    if((w24SAPSpecCtrlSquare＝＝24′h00_0000)||(w24SAPSpecCtrlSquare[23]))

        r20SAPSpecCtrlClip ＜＝20′h0_0001；

    else if(w24SAPSpecCtrlSquare＞24′h07_1EB8)//Clip to 0.89

        r20SAPSpecCtrlClip ＜＝20′h7_1EB8；

    else r20SAPSpecCtrlClip ＜＝w24SAPSpecCtrlSquare[19:0]；

always@(w24DiffGainCtrlSquare)

    if((w24DiffGainCtrlSquare＝＝24′h00_0000)||[w24DiffGainCtrlSquare[23]))

        r22DiffGainCtrlClip＜＝22′h00_0001；

    else if(w24DiffGainCtrlSquare＞24′d1843200)//Clip to 225

        r22DiffGainCtrlClip＜＝22′d1843200；

    else r22DiffGainCtrlClip ＜＝w24DiffGainCtrlSquare[21:0]；

always@(w24SAPGainCtrlSquare)

    if((w24SAPGainCtrlSquare＝＝24′h00_0000)||(w24SAPGainCtrlSquare[23]))

        r22SAPGainCtrlClip ＜＝22′h00_0001；

    else if(w24SAPGainCtrlSquare＞24′d1843200)//Clip to 225

        r22SAPGainCtrlClip ＜＝22′d1843200；

    else r22SPGainCtrlClip  ＜＝w24SAPGainCtrlSquare[21:0]；

always@(w23DiffVariableGain)

    if[w23DiffVariableGain[22]&[w23DiffVariableGain[21:20]！＝2′b11))

       w21DiffVariableGainLim   ＜＝21′h100000；

    else if[-w23DiffVariableGain[22]&(w23DiffVariableGain[21:20]！＝2′b00))

       w21DiffVariableGainLim   ＜＝21′h0FFFFF；

    else w21DiffVariableGainLim ＜＝w23DiffVariableGain [20:0]；

always@(w23SAPVariableGain)

    if(w23SAPVariableGain[22]&(w23SAPVariableGain[21:20]！＝2′b11))

       w21SAPVariableGainLim   ＜＝21′h100000；

    else if(-w23SAPVariableGain[22]&(w23SAPVariableGain[21:20]！＝2′b00))

       w21SAPVariableGainLim   ＜＝21′h0FFFFF；

    else w21SAPVariableGainLim ＜＝w23SAPVariableGain [20:0]；

always@(w24DiffGainCtrlSqrt[23:4])

    if(w24DiffGainCtrlSqrt[23:15]＝＝0)

       r21DiffA           ＜＝21′h900；

    else r21DiffA         ＜＝{1′b0，w24DiffGainCtrlSqrt[23:4]}；

always@(w24SAPGainCtrlSqrt[23:4])

    if(w24SAPGainCtrlSqrt[23:15]＝＝0)

       r21SAPA           ＜＝21′h800；

    else r21SAPA         ＜＝{1′b0，w24SAPGainCtrlSqrt[23:4]}；

/**********************************************************************************

The composite signal is made up of three signals：the 15.734kHz pilot signal，the main channel (or sum channel)，and themodulated difference channel.Thosethree are summed in the following′always′block.The 16-bit composite registeris in Q14 format.Therefore，its dynamic range is+/-2(in Q14.)The magnitudes ofthe three signals that make up the composite signal are set such that a value of+/-1(in Q14)corresponds to an aural carrier deviation of 50kHz.The modulateddifference channel (w24DiffModulated )is setfor a maximum deviation of 50KHz or 1(in Qi4.)Thesum signal(sbl)isscaledfor a maximumvalue of 25KHz deviatim or 0.5(in Q14.)The pilot signal is scaled for a maximum deviation of 5kHz or 0.1(in Q14.)

Signal     Maximum         Composite       Eval Brd       Magnitude relative

           Deviation       Value(Q14)      Output         to L+R，L-R inputs

------------------------------------------------------------------------

w24DiffModulated   50kHz            +/-1            +/-3V               0dB

sbl        25kHz           +/-0.5          +/-1.5V            0dB

pilot      5kHz            +/-0.1          +/-0.3V            n/a

**For calibration of the SRD-1，a 100％EIM input signal will output a sum channelwith magnitude of+/-1.5V on the evaluation board.

   **********************************************************************************/

   always@(posedge i1Clk)

   begin

      r17DiffUpsampled ＜＝clesrlr？0：(i1RightLeftEn？w17DiffIn：r17DiffUpsampled)；  //Up5ampling

      r17SumUpsampled  ＜＝clearlr？0：(i1RightLeftEn？w17SumIn  ：r17SumUpsampled)； //Upsampling

      r16SAPUpsampled  ＜＝clearlr？0：(ilRightLeftEn？i16SAP：r16SAPUpsampled)；     //Upsampling

      r16SumBandlimitedDelay1 ＜＝encomposite？w19SumBandlimited[17:2]：r16SumBandlimitedDelay1；

      r16SumBandlimitedDelay2 ＜＝encomposite？r16SumBandlimitedDelay1：r16SumBandlimitedDelay2；

      r1coslut2In ＜＝1′b0；

      r24pltcarrier ＜＝pltcarrier；

      r24plterr ＜＝plterr；

      r24pltphaselsbs  ＜＝pltphaselsbs；

      composite   ＜＝encomposite？(pilot [23:8]+w24DiffModulated[23:8]+r16SumBandlimitedDelay2)：composite

      //composite   ＜＝encomposite ？(pilot[23:8])：composite；

      //Added SAP at baseband temporarily juat to make sure nothing gets optimized out in synthesis

//      composite   ＜-encompoaite 7(pilot[23:8]+w24DiffModulated[23:8]+r16SumEandlimitedDelay2+

w18SAPBandlimited[17:2])：composite；

       outen    ＜＝encomposite；

if  (w1HPFOutEn＝＝1)begin

     r16LeftHPFOut＜＝w16LeftHPF；

     r16RightHPFOut＜＝w16RightHPF；

end

end

endmodule

         .

Claims (37)

1.一种电视音频信号编码器，包括：

第一上采样器，配置为将若干个附加样本插入和信号中，以提高所述和信号的采样率，其中，所述和信号表示左通道数字音频信号和右通道数字音频信号之和。

2.根据权利要求1所述的电视音频信号编码器，进一步包括：

第二上采样器，配置为将若干个附加样本插入差信号中，以提高所述差信号的采样率，其中，所述差信号表示所述左和右通道数字音频信号中的一者与所述左和右通道数字音频信号中的另一者之差。

3.根据权利要求2所述的电视音频信号编码器，进一步包括：

矩阵，配置为将所述左通道数字音频信号和所述右通道数字音频信号相加以产生所述和信号，并且将所述左和右通道音频信号中的一者与所述左和右通道信号中的另一者相减以产生所述差信号。

4.根据权利要求1所述的电视音频信号编码器，进一步包括：

数字滤波器，配置为接收所述上采样和信号，其中，所述提高的采样率是基于所述数字滤波器的特性选择的。

5.根据权利要求2所述的电视音频信号编码器，进一步包括：

压缩器，配置为接收所述上采样差信号，其中，所述提高的采样率是基于所述压缩器的特性选择的。

6.根据权利要求1所述的电视音频信号编码器，其中，所述电视音频信号符合广播电视系统委员会(BTSC)标准。

7.根据权利要求1所述的电视音频信号编码器，其中，所述电视音频信号符合A2/Zweiton标准。

8.根据权利要求1所述的电视音频信号编码器，其中，所述电视音频信号符合EIA-J标准。

9.一种电视音频信号编码器，包括：

第一上采样器，配置为将若干个附加样本插入差信号中，以提高所述差信号的采样率，其中，所述差信号表示左通道数字音频信号和右通道数字音频信号中的一者与另一者之差。

10.根据权利要求9所述的电视音频信号编码器，进一步包括：

第二上采样器，配置为将若干个附加样本插入和信号中，以提高所述和信号的采样率，其中，所述和信号表示所述左通道数字音频信号和所述右通道数字音频信号之和。

11.根据权利要求9所述的电视音频信号编码器，进一步包括：

压缩器，配置为接收所述上采样差信号，其中，所述提高的采样率是基于所述压缩器的特性选择的。

12.一种电视音频信号编码器，包括：

第一上采样器，配置为将若干个附加样本插入辅助音频节目信号中，以提高所述辅助音频节目信号的采样率。

13.根据权利要求12所述的电视音频信号编码器，进一步包括：

第二上采样器，配置为将若干个附加样本插入所述辅助音频节目信号的压缩版本中，以提高所述压缩的辅助音频节目信号的采样率。

14.一种电视音频信号编码器，包括：

加法器，配置为对与左通道数字音频信号和右通道数字音频信号之和关联的信号和与所述左和右通道数字音频信号之差关联的信号求和；以及

第一上采样器，配置为将若干个附加样本插入所述加法器的输出信号中，以提高所述输出信号的采样率。

15.根据权利要求14所述的电视音频信号编码器，其中，与所述左和右通道数字音频信号之差关联的所述信号被进行调幅。

16.一种电视音频信号编码器，包括：

加法器，配置为对以下信号求和

与左通道数字音频信号和右通道数字音频信号之和关联、并且与所述左和右通道数字音频信号之差关联的信号，和

与辅助音频节目通道关联的信号；以及

第一上采样器，配置为将若干个附加样本插入所述加法器的输出信号中，以提高与所述输出信号关联的采样率。

17.根据权利要求16所述的电视音频信号编码器，其中，与所述辅助音频节目通道关联的所述信号被进行调频。

18.根据权利要求16所述的电视音频信号编码器，进一步包括：

调频器，配置为对与所述第一上采样器的输出关联的信号进行调制。

19.根据权利要求16所述的电视音频信号编码器，其中，所述加法器的上采样输出信号被提供给发射器。

20.根据权利要求16所述的电视音频信号编码器，进一步包括：

第二上采样器，配置为将若干个附加样本插入所述第一上采样器的输出信号中，以提高与所述加法器的输出信号关联的采样率。

21.根据权利要求20所述的电视音频信号编码器，进一步包括：

调频器，配置为对所述第二上采样器的输出信号进行调制。

22.一种存在于计算机可读介质上的计算机程序产品，其具有存储在其上的多个指令，所述指令在通过处理器执行时，令该处理器：

将若干个附加样本插入与辅助音频节目通道关联的信号中，以提高辅助音频节目信号的采样率。

23.根据权利要求22所述的计算机程序产品，进一步包括指令以：

将若干个附加样本插入和信号中，以提高所述和信号的采样率，其中，所述和信号表示电视左通道数字音频信号和电视右通道数字音频信号之和。

24.根据权利要求22所述的计算机程序产品，进一步包括指令以：

将若干个附加样本插入差信号中，以提高所述差信号的采样率，其中，所述差信号表示电视左通道数字音频信号和电视右通道数字音频信号中的一者与所述左和右通道数字音频信号中的另一者之差。

25.根据权利要求22所述的计算机程序产品，进一步包括指令以：

将若干个附加样本插入加法器的输出信号中，所述加法器被配置为对与电视左通道数字音频信号和电视右通道数字音频信号之和关联的信号以及与所述左和右通道数字音频信号之差关联的信号求和。

26.根据权利要求22所述的计算机程序产品，进一步包括指令以：

将若干个附加样本插入加法器的输出信号中，其中，所述加法器被配置为对以下信号求和

与电视左通道数字音频信号和电视右通道数字音频信号之

和关联、并且与所述左和右通道数字音频信号之差关联的信号，

和

与所述辅助音频节目通道关联的信号。

27.一种存在于计算机可读介质上的计算机程序产品，其具有存储在其上的多个指令，所述指令在通过处理器执行时，令该处理器：

将若干个附加样本插入和信号中，以提高所述和信号的采样率，其中，所述和信号表示电视左通道数字音频信号和电视右通道数字音频信号之和。

28.根据权利要求27所述的计算机程序产品，进一步包括指令以：

将若干个附加样本插入与辅助音频节目通道关联的信号中，以提高辅助音频节目信号的采样率。

29.根据权利要求27所述的计算机程序产品，进一步包括指令以：

将若干个附加样本插入差信号中，以提高所述差信号的采样率，其中，所述差信号表示所述电视左通道数字音频信号和所述电视右通道数字音频信号中的一者与所述左和右通道数字音频信号中的另一者之差。

30.一种对电视音频信号进行编码的方法，包括：

将若干个附加样本插入与辅助音频节目通道关联的信号中，以提高辅助音频节目信号的采样率。

31.根据权利要求30所述的方法，进一步包括：

将若干个附加样本插入和信号中，以提高所述和信号的采样率，其中，所述和信号表示左通道数字音频信号和右通道数字音频信号之和。

32.根据权利要求30所述的方法，进一步包括：

将若干个附加样本插入差信号中，以提高所述差信号的采样率，其中，所述差信号表示左通道数字音频信号和右通道数字音频信号中的一者与所述左和右通道数字音频信号中的另一者之差。

33.根据权利要求30所述的方法，进一步包括：

将若干个附加样本插入加法器的输出信号中，所述加法器被配置为对与左通道数字音频信号和右通道数字音频信号之和关联的信号和与所述左和右通道数字音频信号之差关联的信号求和。

34.根据权利要求30所述的方法，进一步包括：

将若干个附加样本插入加法器的输出信号中，其中，所述加法器被配置为对以下信号求和

与左通道数字音频信号和右通道数字音频信号之和关联、并且与所述左和右通道数字音频信号之差关联的信号，和

与所述辅助音频节目通道关联的信号。

35.一种对电视音频信号进行编码的方法，包括：

将若干个附加样本插入和信号中，以提高所述和信号的采样率，其中，所述和信号表示左通道数字音频信号和右通道数字音频信号之和。

36.根据权利要求35所述的方法，进一步包括：

将若干个附加样本插入与辅助音频节目通道关联的信号中，以提高辅助音频节目信号的采样率。

37.根据权利要求35所述的方法，进一步包括：将若干个附加样本插入差信号中，以提高所述差信号的采样率，其中，所述差信号表示所述左通道数字音频信号和所述右通道数字音频信号中的一者与所述左和右通道数字音频信号中的另一者之差。

Images