CN101005269B

CN101005269B - 嵌套互阻抗放大器

Info

Publication number: CN101005269B
Application number: CN2007100024129A
Authority: CN
Inventors: 塞哈特·苏塔迪嘉
Original assignee: Mawier International Trade Co Ltd
Current assignee: Kaiwei International Co; Marvell International Ltd; Marvell Asia Pte Ltd
Priority date: 2006-01-18
Filing date: 2007-01-17
Publication date: 2012-09-26
Anticipated expiration: 2027-01-17
Also published as: CN101005270B; CN101005269A; CN101005270A; CN101005271A; CN101005271B

Abstract

一种嵌套互阻抗放大器(TIA)电路包括：具有输入和输出的零阶TIA，以及第一运算放大器(opamp)。该opamp包括：与所述零阶TIA的所述输出通信的输入，被所述输入驱动的第一晶体管，被第一偏置电压驱动并且与所述第一晶体管通信的第二晶体管，与所述第二晶体管通信的第一电流源，以及处于第一晶体管和第二晶体管之间的节点处的输出。

Description

嵌套互阻抗放大器

技术领域

本发明涉及互阻抗放大器(transimpedance amplifier)，尤其涉及具有更大的增益带宽积的嵌套互阻抗放大器。

背景技术

互阻抗放大器(TIA)是公知的一类电子电路。现参考图1，TIA 100包括具有增益参数(-g_m)的运算放大器(opamp)105。opamp 105并联连接到电阻器(R_f)110。TIA 100的输入是电流(Δi)115。TIA 100的输出是电压(Δv_o)120。

现参考图2，TIA 100的opamp 105被电流源205和具有增益-g_m的晶体管210取代。图1和图2中的TIA 100常被称为互电导放大器(transconductance amplifier)，因为它将输入电流Δi转换为输出电压Δv_o。

现参考图3，TIA 300将输入电压(Δv_i)305转换为输出电压(Δv_o)310。TIA 300还包括连接到晶体管320的电阻器315。TIA 300通常用于要求相对较低的带宽的应用中。

现参考图4，TIA 400将输入电压(Δv_i)405转换为输出电压(Δv_o)410中。TIA 400包括第二opamp 415，其串联连接到电阻器(R_f)420和opamp 425的并联组合。TIA 400通常用于带宽要求比TIA 300高的应用中。

通常，TIA的带宽的极限是用于opamp中的晶体管的阈值频率f_T的某个分数。在诸如砷化镓(GaAs)晶体管这样的双极结晶体管(BJT)的情况下，TIA的带宽约等于f_T的10％-20％。对于金属氧化物半导体(MOS)晶体管，TIA的带宽通常是f_T的百分之几(即约为2％-6％)。

现参考图5，TIA 500可被配置为利用每个opamp 502和504的两个输入差动地工作。一个输入505以类似于标准配置TIA中的地或虚拟地的方式充当参考。输入电压Δv_i和输出电压Δv_o被测量为参考输入505和第二输入510之间的电压差。反馈电阻器514和516被跨接在opamp 504的输入和输出上。

现参考图6，具有相对较高的带宽要求的一种TIA应用是光传感器的TIA应用。光传感器电路600包括与光敏二极管605耦合的TIA 100的opamp 105和电阻器110。光敏二极管605的输出是电流I_photo610，它充当TIA 100的输入。

应用越来越同时要求高带宽和高增益。示例包括诸如光纤接收器这样的光传感器，以及用于高速硬盘驱动器的前置放大器写入器。

发明内容

在其他特征中，第二电流源与第一晶体管通信。opamp的增益大于零阶TIA的增益。opamp的带宽小于零阶TIA的带宽。

在其他特征中，零阶TIA包括：包括第一输入和第一输出的第一opamp，以及包括第二输入和第二输出的第二opamp。第二输入与第一输出通信。电阻包括与第二输出通信的一端和与第二输入通信的第二端。

一种嵌套差模互阻抗放大器(TIA)电路包括：具有第一和第二输入以及第一和第二输出的零阶差模TIA，以及第一差模运算放大器(opamp)。该opamp包括：与所述零阶差模TIA的所述输出中的相应输出通信的输入，被所述第一输入驱动的第一晶体管，被所述第二输入驱动的第二晶体管，被第一偏置电压驱动并且与所述第一晶体管通信的第三晶体管，被第一偏置电压驱动并且与所述第二晶体管通信的第四晶体管，与所述第三晶体管通信的第一电流源，与所述第四晶体管通信的第一电流源，以及处于第一晶体管和第三晶体管之间以及第二晶体管和第四晶体管之间的相应连接处的第一和第二输出。

在其他特征中，该嵌套差模TIA电路包括与第一晶体管和第二晶体管通信的第三电流源。第一差模opamp的增益大于零阶差模TIA的增益。第一差模opamp的带宽小于零阶差模TIA的带宽。

在其他特征中，该零阶差模TIA包括：包括输入和输出的第二差模opamp，以及包括输入和输出的第三差模opamp。第三差模opamp的输入与所述第二差模opamp的相应输出通信。电阻包括第一端和第二端。第一和第二端与第三差模opamp的相应输入和输出通信。

一种嵌套差模互阻抗放大器(TIA)电路包括：具有第一和第二输入以及第一和第二输出的零阶差模TIA，以及具有第一和第二输入以及第一和第二输出的差模推挽式opamp。第一和第二输入与所述零阶差模TIA的所述第一和第二输出中的相应输出通信。

在其他特征中，差模推挽式opamp的增益大于零阶差模TIA的增益，并且差模推挽式opamp的带宽小于零阶差模TIA的带宽。

在其他特征中，该零阶差模TIA包括：包括输入和输出的第二差模opamp，以及包括输入和输出的第三差模opamp。第三差模opamp的输入与第二差模opamp的相应输出通信。电阻包括第一端和第二端。第一和第二端与第三差模opamp的相应输入和输出通信。

一种嵌套互阻抗放大器(TIA)电路包括：具有输入和输出的零阶TIA，具有输出和与所述零阶TIA的所述输出通信的输入的第一运算放大器(opamp)，用于向零阶TIA施加第一电压的第一电源输入，以及用于接收第二电压的第二电源输入。电荷泵模块基于第一电压和第二电压形成第三电压。第三电压被施加到该opamp。

在其他特征中，该零阶TIA包括：包括第一输入和第一输出的第一opamp，以及包括第二输入和第二输出的第二opamp。第二输入与第一输出通信。电阻包括与第二输出通信的一端和与第二输入通信的第二端。

在其他特征中，电压调节器调节第二电压。发光二极管与opamp输出通信。第一电压大于第二电压。第三电压约等于第一电压和第二电压的和。第一电压否则被施加到模拟电路，并且第二电压否则被施加到数字电路。第一电压在约2.5V到3.3V之间。第二电压约为1.2V。

一种差动互阻抗放大器电路包括：具有第一反相输入、第一同相输入、第一反相输出和第一同相输出的第一运算放大器；具有第二反相输入、第二同相输入、第二反相输出和第二同相输出的第二运算放大器，其中第二反相输出与第一同相输入通信，并且第二同相输出与第一反相输入通信；与第一同相输入和第一反相输出通信的第一反馈元件；与第一反相输入和第一同相输出通信的第二反馈元件；与第二反相输入和第一反相输出通信的第三反馈元件；以及与第一同相输入和第一同相输出通信的第四反馈元件。

在其他特征中，第三和第四反馈元件分别包括第一和第二电阻。第三和第四反馈元件分别包括第一和第二电容。第一和第二反馈元件分别包括第一和第二电阻。第一和第二反馈元件分别包括第一和第二电容。第一和第二反馈元件各自包括与电感和第二电阻串联的第一电阻，所述电感和第二电阻与电容并联。该电容包括可变电容。第一和第二反馈元件各自包括与电容并联的电阻。该电容包括可变电容。

在其他特征中，第一和第二反馈元件各自包括与电感串联的第一电阻，所述第一电阻和电感与电容和第二电阻并联。该电容包括可变电容。第一和第二运算放大器是互电导放大器。

在其他特征中，积分器包括该差动互阻抗放大器。

一种单嵌套互阻抗放大器电路包括：具有第三反相输入、第三同相输入、第三反相输出和第三同相输出的第三运算放大器；以及该差动互阻抗放大器电路。第二反相输入与第三同相输出通信，并且第二同相输入与第三反相输出通信。

一种双嵌套互阻抗放大器电路包括：单嵌套互阻抗放大器电路；以及具有第四反相输入、第四同相输入、第四反相输出和第四同相输出的第四运算放大器。第四反相输出与第三同相输出通信，并且第四同相输出与第三反相输入通信。

在其他特征中，第五反馈元件与第四反相输出和第一反相输出通信。第六反馈元件与第四同相输出和第一同相输出通信。第五和第六反馈元件分别包括第一和第二电阻。第五和第六反馈元件包括第一和第二电容。

一种Sigma-Delta模数转换器包括该差动互阻抗放大器。该Sigma-Delta模数转换器包括：包括一个接收输入信号的输入的差分放大器模块；与差分放大器模块的输出通信的积分器模块；接收积分器模块的输出的比较器模块；以及与比较器模块的输出和差分放大器模块的另一输入通信的数模转换器模块。

在其他特征中，滤波器和抽选模块接收比较器模块的输出。差分放大器模块、积分器模块和比较器模块中的至少一个包括该差动互阻抗放大器。

一种差动互阻抗放大器电路包括：具有第一反相输入、第一同相输入、第一反相输出和第一同相输出的用于放大的第一放大装置；具有第二反相输入、第二同相输入、第二反相输出和第二同相输出的用于放大的第二放大装置，其中第二反相输出与第一同相输入通信，并且第二同相输出与第一反相输入通信；与第一同相输入和第一反相输出通信的用于提供反馈的第一反馈装置；与第一反相输入和第一同相输出通信的用于提供反馈的第二反馈装置；与第二反相输入和第一反相输出通信的用于提供反馈的第三反馈装置；以及与第一同相输入和第一同相输出通信的用于提供反馈的第四反馈装置。

在其他特征中，第三和第四反馈装置分别包括用于提供电阻的第一和第二电阻装置。第三和第四反馈装置分别包括用于提供电容的第一和第二电容装置。第一和第二反馈装置分别包括用于提供电阻的第一和第二电阻装置。第一和第二反馈装置分别包括用于提供电容的第一和第二电容装置。第一和第二反馈装置各自包括与用于提供电感的电感装置和用于提供电阻的第二电阻装置串联的用于提供电阻的第一电阻装置，所述电感装置和第二电阻装置与用于提供电容的电容装置并联。该电容装置提供可变电容。第一和第二反馈装置各自包括与用于提供电容的电容装置并联的用于提供电阻的电阻装置。该电容装置提供可变电容。第一和第二反馈装置各自包括与用于提供电感的电感装置串联的用于提供电阻的第一电阻装置，所述第一电阻装置和电感装置与用于提供电容的电容装置和用于提供电阻的第二电阻装置并联。该电容装置提供可变电容。第一和第二放大装置包括互电导放大器。

一种单嵌套互阻抗放大器电路包括：具有第三反相输入、第三同相输入、第三反相输出和第三同相输出的用于放大的第三放大装置；以及该差动互阻抗放大器电路。第二反相输入与第三同相输出通信，并且第二同相输入与第三反相输出通信。

一种双嵌套互阻抗放大器电路包括：单嵌套互阻抗放大器电路；以及具有第四反相输入、第四同相输入、第四反相输出和第四同相输出的用于放大的第四放大装置。第四反相输出与第三同相输出通信，并且第四同相输出与第三反相输入通信。

在其他特征中，用于提供反馈的第五反馈装置与第四反相输出和第一反相输出通信。用于提供反馈的第六反馈装置与第四同相输出和第一同相输出通信。第五和第六反馈装置分别包括用于提供电阻的第一和第二电阻装置。

一种Sigma-Delta模数转换器包括该差动互阻抗放大器。该Sigma-Delta模数转换器包括：包括一个接收输入信号的输入的用于放大的差分放大器装置；与差分放大器装置的输出通信的用于积分的积分器装置；接收积分器装置的输出的用于比较的比较器装置；以及与比较器装置的输出和差分放大器装置的另一输入通信的用于转换的数模转换器装置。

在其他特征中，用于滤波和抽选的滤波器和抽选装置接收比较器装置的输出。差分放大器装置、积分器装置和比较器装置中的至少一个包括该差动互阻抗放大器。

一种差动互阻抗放大器电路包括：具有第一反相输入、第一同相输入、第一反相输出和第一同相输出的第一运算放大器；具有第二反相输入、第二同相输入、第二反相输出和第二同相输出的第二运算放大器，其中第二反相输出与第一同相输入通信，并且第二同相输出与第一反相输入通信；具有第三反相输入、第三同相输入、第三反相输出和第三同相输出的第三运算放大器；其中第二反相输入与第三同相输出通信，并且第二同相输入与第三反相输出通信；具有第四反相输入、第四同相输入、第四反相输出和第四同相输出的第四运算放大器同，其中第四反相输出与第三同相输出通信，并且第四同相输出与第三反相输入通信；与第二同相输入和第二反相输出通信的第一反馈元件；与第二反相输入和第二同相输出通信的第二反馈元件；与第三同相输入和第一反相输出通信的第三反馈元件；与第三反相输入和第一同相输出通信的第四反馈元件；与第四反相输入和第一反相输出通信的第五反馈元件；以及与第四同相输出和第一同相输出通信的第六反馈元件。

在其他特征中，第一和第二反馈元件分别包括第一和第二电阻。第三和第四反馈元件分别包括第一和第二电阻。第五和第六反馈元件分别包括第一和第二电阻。

一种差动互阻抗放大器电路包括：具有第一反相输入、第一同相输入、第一反相输出和第一同相输出的用于放大的第一放大装置；具有第二反相输入、第二同相输入、第二反相输出和第二同相输出的用于放大的第二放大装置，其中第二反相输出与第一同相输入通信，并且第二同相输出与第一反相输入通信；具有第三反相输入、第三同相输入、第三反相输出和第三同相输出的用于放大的第三放大装置；其中第二反相输入与第三同相输出通信，并且第二同相输入与第三反相输出通信；具有第四反相输入、第四同相输入、第四反相输出和第四同相输出的用于放大的第四放大装置同，其中第四反相输出与第三同相输出通信，并且第四同相输出与第三反相输入通信；与第二同相输入和第二反相输出通信的用于提供反馈的第一反馈装置；与第二反相输入和第二同相输出通信的用于提供反馈的第二反馈装置；与第三同相输入和第一反相输出通信的用于提供反馈的第三反馈装置；与第三反相输入和第一同相输出通信的用于提供反馈的第四反馈装置；与第四反相输入和第一反相输出通信的用于提供反馈的第五反馈装置；以及与第四同相输出和第一同相输出通信的用于提供反馈的第六反馈装置。

在其他特征中，第一和第二反馈装置分别包括用于提供电阻的第一和第二电阻装置。第三和第四反馈装置分别包括用于提供电阻的第一和第二电阻装置。第五和第六反馈装置分别包括用于提供电阻的第一和第二电阻装置。

一种互阻抗放大器包括具有输入和输出的第一运算放大器。第二运算放大器具有输入和与第一运算放大器的输入通信的输出。第一反馈元件具有与第一运算放大器的输入通信的一端和与第一运算放大器的输出通信的另一端，其中第一反馈元件包括第一电容。第二反馈元件具有与第一运算放大器的输入通信的一端和与第一运算放大器的输出通信的另一端。

在其他特征中，第二反馈元件包括第一电阻。第一电容包括可变电容。第一反馈元件包括与第一电容并联的第一电阻。第二反馈元件包括与第一电感串联的第一电阻。第一电容包括可变电容。第一电阻具有与第一和第二反馈元件的另一端通信的一端和与第二运算放大器的输出通信的另一端。第一反馈元件还包括与第一电容串联的第一电阻，并且第二反馈元件包括与第二电阻并联的第一电感。一种差动互阻抗放大器包括该互阻抗放大器。

一种Sigma-Delta模数放大器包括该差动互阻抗放大器。该Sigma-Delta模数转换器包括：包括一个接收输入信号的输入的差分放大器模块；与差分放大器模块的输出通信的积分器模块；接收积分器模块的输出的比较器模块；以及与比较器模块的输出和差分放大器模块的另一输入通信的数模转换器模块。

一种互阻抗放大器包括具有输入和输出的用于放大的第一放大装置。用于放大的第二放大装置具有输入和与第一放大装置的输入通信的输出。用于提供反馈的第一反馈装置具有与第一放大装置的输入通信的一端和与第一放大装置的输出通信的另一端。第一反馈装置包括用于提供电容的第一电容装置。用于提供反馈的第二反馈装置具有与第一放大装置的输入通信的一端和与第一放大装置的输出通信的另一端。

在其他特征中，第二反馈装置包括用于提供电阻的第一电阻装置。第一电容装置包括用于提供可变电容的可变电容装置。第一反馈装置包括与第一电容装置并联的用于提供电阻的第一电阻装置。第二反馈装置包括与用于提供电感的第一电感装置串联的用于提供电阻的第一电阻装置。第一电容装置包括用于提供可变电容的可变电容装置。用于提供电阻的第一电阻装置具有与第一和第二反馈装置的另一端通信的一端和与第二放大装置的输出通信的另一端。第一反馈装置还包括与第一电容装置串联的用于提供电阻的第一电阻装置，并且第二反馈装置包括与用于提供电阻的第二电阻装置并联的用于提供电感的第一电感装置。一种差动互阻抗放大器包括该互阻抗放大器。

一种Sigma-Delta模数放大器包括该差动互阻抗放大器。该Sigma-Delta模数转换器包括：包括一个接收输入信号的输入的用于放大的差分放大器装置；与差分放大器装置的输出通信的用于积分的积分器装置；接收积分器装置的输出的用于比较的比较器装置；以及与比较器装置的输出和差分放大器装置的另一输入通信的用于转换的数模转换器装置。

在其他特征中，滤波器和抽选装置接收比较器装置的输出。差分放大器装置、积分器装置和比较器装置中的至少一个包括该差动互阻抗放大器。

本发明的其他应用领域将会从以下提供的详细描述中显现出来。应当理解，详细描述和特定示例虽然指示了本发明的优选实施例，但却只欲用于说明，而不欲限制本发明的范围。

附图说明

从详细描述和附图中可更全面地理解本发明，附图中：

图1和图2是根据现有技术的电流到电压TIA的基本电路体系结构；

图3和图4是根据现有技术的电压到电压TIA的基本电路体系结构；

图5是根据现有技术的TIA的差动配置的基本电路体系结构；

图6示出根据现有技术的包括耦合到TIA的光敏二极管的光传感器；

图7是根据本发明的一阶嵌套TIA；

图8是根据本发明的二阶嵌套TIA；

图9是根据本发明的n阶嵌套TIA；

图10是根据本发明的差动配置的一阶嵌套TIA；

图11是根据本发明的差动配置的n阶嵌套TIA；

图12是TIA的示例性增益带宽特性的图；

图13是一阶嵌套TIA的示例性增益带宽特性的图；

图14是二阶嵌套TIA的示例性增益带宽特性的图；

图15是根据本发明的具有输入寄生电容的容性消去的一阶嵌套TIA；

图16是根据本发明的具有输入寄生电容的容性消去的二阶嵌套TIA；

图17是根据本发明的具有输入寄生电容的容性消去的n阶嵌套TIA；

图18是根据本发明的具有输入寄生电容的容性消去的差动配置的一阶嵌套TIA；

图19是根据本发明的具有输入寄生电容的容性消去的差动配置的二阶嵌套TIA；

图20示出具有附加反馈电阻的图7的一阶嵌套TIA；

图21示出具有附加反馈电阻的图7的二阶嵌套TIA；

图22示出具有附加反馈电阻的图15的一阶嵌套TIA；

图23示出具有附加输入电容、反馈电容和反馈电阻的图7的一阶嵌套TIA；

图24示出具有附加输入电容、反馈电容和反馈电阻的图10的一阶差模TIA；

图25示出包括具有根据本发明的嵌套TIA的前置放大器的示例性盘驱动系统；

图26示出包括第一配置的opamp的图7的一阶嵌套TIA；

图27示出包括第一配置的差动opamp的图10的差动一阶嵌套TIA；

图28示出包括第二配置的opamp的图26的一阶嵌套TIA；

图29示出包括第二配置的差动opamp的图27的差动一阶嵌套TIA；

图30示出包括推挽配置的差动opamp的的图10的差动一阶嵌套TIA；

图31-33示出嵌套TIA的第一级和第二级的增益曲线族；

图34示出嵌套TIA的电源的功能框图；

图35示出使用图34的电源的示例性LED驱动电路；

图36是根据本发明的一个方面的差动单嵌套互阻抗放大器的简化示意图；

图37是根据本发明的第二实施例的差动双嵌套互阻抗放大器的简化示意图；

图38是根据本发明的第三实施例嵌套的差动放大器的简化示意图；

图39A和图39B是分别在反馈环中具有补偿电容器的差动和单端互阻抗放大器的示意图；

图40A和图40B是分别具有LC储能电路的差动和单端嵌套互阻抗放大器的示意图；

图41A和图41B是根据本发明分别在反馈环中具有LC储能电路和电阻器的差动和单端互阻抗放大器的示意图；

图42是具有LC储能电路的互阻抗放大器的替换实施例的示意图；

图43A是硬盘驱动器的功能框图；

图43B是数字多功能盘(DVD)的功能框图；

图43C是高清晰度电视的功能框图；

图43D是车辆控制系统的功能框图；

图43E是蜂窝电话的功能框图；

图43F是机顶盒的功能框图；

图43G是媒体播放器的功能框图；以及

图44是Delta-Sigma模数转换器(ADC)的功能框图。

具体实施方式

以下对优选实施例的描述只是示例性的，并不意欲限制本发明、其应用或使用。

本发明解决了增大TIA的增益带宽积的需求。增益带宽积的提高是通过使一个“TIA”与另一个TIA嵌套来实现的。换言之，诸如反馈电阻器、电容器和/或opamp之类的附加电路元件被添加在TIA的输入方和/或输出方。在图15-17中，提供了输入寄生电容的容性消去。在图20-24中，提供了附加反馈电阻。在图23和图24中，提供了输入和/或反馈电容。

现参考图7、图8和图9，通过向零阶TIA添加opamp、反馈电阻器和/或电容器而构造了“嵌套”TIA。在图10和图11中，还可以构造工作在差动模式的嵌套TIA。

现参考图7，其中示出了一阶嵌套TIA 700。来自图4的标号被用于图7中以标识类似的元件。TIA 700包括传统的TIA 705(以这里也称之为“零阶”TIA)、opamp 710和反馈电阻器715。反馈电阻器715可以是标准的固定值电阻器、非线性可变电阻器或MOS电阻器。电容器720也被连接在TIA 700的输入和地(或虚拟地)之间。

通过以这种方式嵌套TIA，可实现增益带宽积的提高。例如，使用MOS晶体管的一阶嵌套TIA 700可实现达到阈值频率f_T的10％-20％的带宽。这个范围代表了比相应的零阶TIA的带宽大五至十倍的带宽。

现参考图12和图13，其中示出了图示零阶TIA和一阶嵌套TIA的特性增益带宽曲线的图线。一般来说，较高值的增益与较低值的带宽相关联，较低值的增益与较高值的带宽相关联。定义为输出电压Δv_o除以输入电压Δv_i的增益A通常是几百或几千量级(即约等于10²-10³)。0.13μmCMOS工艺的阈值频率(f_T)的典型范围是30GHz-40GHz。

在图12中，示出了三个示例性特性曲线。高增益值产生约1GHz的带宽值。中等增益值产生约2GHz的带宽。其他值的增益和带宽也是可能的。例如，TIA可以具有高于图12所示的最大值的特性增益值和小于1GHz的带宽。TIA可具有低于图12所示的最小值的特性增益值和大于2GHz的带宽。可以意识到，带宽按增益的反函数的方式变化。该函数可被称为“扩展”。使用MOS晶体管的TIA的扩展比使用双极结晶体管的扩展要大。从而，MOS晶体管提高TIA带宽性能的需求比BJT晶体管要强烈。

图12所示的示例性带宽值没有限定带宽上限和下限。在许多实际应用中，1GHz或2GHK量级的带宽太低了。诸如OC 192光纤接收机这样的许多应用要求10GHz量级的带宽。高速硬盘驱动器的前置放大器通常也要求几GHz量级的带宽。现参考图13，处于典型增益值的一阶嵌套TIA可具有约10GHz的带宽。

现参考图8，二阶嵌套TIA 800构建在一阶嵌套TIA 700之上。来自图4和图7的标号被用于图8中以标识类似的元件。二阶嵌套TIA 800包括处于一阶嵌套TIA 700的输入处的opamp 805和处于一阶嵌套TIA 700的输出处的opamp 810。还添加了跨接在opamp 805的输入和opamp 810的输出上的附加的反馈电阻器815。使用二阶嵌套TIA 800产生的示例性的增益带宽曲线在图14中示出。对于典型增益值，可实现约20GHz的带宽。

现参考图9，通过添加附加的opamp和反馈电阻器，可构造更高阶的嵌套TIA。来自图4、图7和图8的标号被用于图9中以标识类似的元件。例如，三阶嵌套TIA 900包括opamp 905和910以及反馈电阻器915。通过重复本发明的技术可以实现更高值的增益或带宽(或两者)。但是，由于寄生噪声和增大的功率耗散，电路效率随着添加附加的嵌套级别而减小。一般来说，一阶嵌套TIA或二阶嵌套TIA通常将会提供充分的性能。

现参考图10，其中示出了差模一阶嵌套TIA 1000。来自图5的标号被用于图10中以标识类似的元件。opamp 1002被连接到opamp 504的输出。反馈电阻器1006和1008被连接到差模TIA 500的输入和opamp 1002的输出。TIA的增益带宽积增大了。

现参考图11，以类似于图9的n阶嵌套TIA的方式构造了差模n阶嵌套TIA 1100。来自图5和图10的标号被用于图11中以标识类似的元件。以类似地方式连接附加的opamp 1104和1108以及反馈电阻器1112和1114。差模TIA的增益带宽特性与图12-14所示的增益带宽特性基本类似。

注意，用于嵌套TIA中的opamp可采用双极结晶体管(BJT)(例如砷化镓(GaAs)晶体管)或金属氧化物半导体(MOS)晶体管(例如CMOS或BICMOS晶体管)。出于诸如容易制造和功耗特性更好之类的实际考虑，本发明的优选实施例使用MOS晶体管。

现参考图15，其中示出了具有附加的反馈电容C₁的一阶嵌套TIA700，该附加反馈电容C₁基本上抵消了opamp 415的输入处的输入电容C_P1的效果。反馈电容C₁具有与opamp 415的输入通信的第一端和与opamp425的输出通信的第二端。

现参考图16，其中示出了具有附加的反馈电容C₁和C₂的图8的二阶嵌套TIA 800，这两个附加反馈电容C₁和C₂分别基本上抵消了opamp 415和805的输入处的输入电容C_P1和C_P2的效果。反馈电容C₁具有与opamp415的输入通信的第一端和与opamp 425的输出通信的第二端。反馈电容C₂具有与opamp 805的输入通信的第一端和与opamp 710的输出通信的第二端。

现参考图17，其中示出了具有附加的反馈电容C₁、C₂、...和C_N的图9的n阶嵌套TIA，这些附加反馈电容C₁、C₂、...和C_N分别基本上抵消了opamp 415、805和905的输入处的输入电容C_P1、C_P2、...和C_PN的效果。反馈电容C₁具有与opamp 415的输入通信的第一端和与opamp 425的输出通信的第二端。反馈电容C₂具有与opamp 805的输入通信的第一端和与opamp 710的输出通信的第二端。反馈电容C_N具有与opamp 905的输入通信的第一端和与opamp 810的输出通信的第二端。

现参考图18，其中示出了具有附加的反馈电容器C_1A和C_1B的一阶嵌套差模TIA 1000，这两个附加反馈电容器C_1A和C_1B分别基本上抵消了差模opamp 502的输入处的输入寄生电容C_P1和C_P2的效果。反馈电容C_1A具有与差模opamp 502的输入通信的第一端和与差模opamp 504的输出通信的第二端。在图19中，以类似的方式，附加电容C_2A和C_2B被添加到二阶嵌套差模TIA以抵消寄生电容C_P2A和C_P2B。更高阶的电路使用类似的方法。

现参考图20，其中示出了具有附加的反馈电阻2010的图7的一阶嵌套TIA。反馈电阻2010具有与opamp 710的输入通信的第一端。电阻2010的第二端与opamp 710的输出通信。

现参考图21，其中示出了具有附加的反馈电阻2110的图8的二阶嵌套TIA。反馈电阻2110具有与opamp 810的输入通信的第一端。电阻2110的第二端与opamp 810的输出通信。

现参考图22，其中示出了具有附加的反馈电阻2210的图15的一阶嵌套TIA。反馈电阻2210具有与opamp 710的输入通信的第一端。电阻2210的第二端与opamp 710的输出通信。

现参考图23，其中示出了具有输入电容C_IN、反馈电容C_FB和反馈电阻2310的图7的一阶嵌套TIA。输入电容C_IN具有为嵌套TIA 700接收输入信号的第一端和与opamp 415的输入通信的第二端。反馈电容C_FB具有与opamp 415的输入通信的第一端和与电阻715的一端通信的第二端。

附加的反馈电阻、输入电容和/或反馈电容也可被添加到差模嵌套TIA。现参考图24，其中示出了具有第一和第二输入电容C_IN1和C_IN2、第一和第二反馈电容C_FB1和C_FB2以及反馈电阻2410和2412的图10的一阶差模嵌套TIA。输入电容C_IN1和G_IN2具有为嵌套差模TIA接收输入信号的第一端和与opamp 502的输入通信的第二端。反馈电容C_FB1和C_FB2具有与opamp 502的输入通信的第一端和分别与电阻1006和1008的第一端通信的第二端。第一和第二反馈电阻2410和2412具有连接到输入的第一端和连接到差模opamp 1002的输出的第二端。

可以意识到，反馈电容(图15-19)、反馈电阻(图20-24)以及输入和反馈电容(图23和图24)可以按任何组合用于一阶、二阶、...或n阶嵌套TIA和/或差模TIA上。

现参考图25，其中示出了示例性的盘驱动系统2500，该盘驱动系统2500包括写盘驱动器2514的盘驱动写电路2510。盘驱动读电路2516包括具有按上述方式实现的标识为2520的嵌套TIA或嵌套差模TIA的前置放大电路2518。

现参考图26，其中示出了包括opamp 710的第一实现的图7的一阶嵌套TIA 700。opamp 710包括与第二晶体管2602串联的第一晶体管2600。第一晶体管2600的栅极被零阶TIA 705的输出驱动。第二晶体管2602的栅极被偏置电压V_B驱动。在将第一晶体管2600的源极与第二晶体管2602的漏极相连的节点取得TIA 700的信号输出。第一电流源2604从第二晶体管2602的源极汲取电流。可利用漏极电压V_dd2为opamp 710供电。电源选项在下文更详细描述。

现参考图27，其中示出了包括opamp 1002的第一实现的图10的差模一阶嵌套TIA 1000。opamp 1002包括与第二晶体管2702通信的第一晶体管2700。第一晶体管2700的栅极被差动零阶TIA 500的输出驱动。第二晶体管2702的栅极被偏置电压V_B驱动。在将第一晶体管2700的源极与第二晶体管2702的漏极相连的节点取得TIA 1000的第一信号输出。第一电流源2704从第二晶体管2702的源极汲取电流。

第三晶体管2706与第四晶体管2708通信。第三晶体管2706的栅极被差动零阶TIA 500的另一输出驱动。第四晶体管2708的栅极被V_B驱动。在将第三晶体管2706的源极与第四晶体管2708的漏极相连的节点取得TIA 1000的第二信号输出。第二电流源2710从第二晶体管2702的源极汲取电流。可利用漏极电压V_dd2为opamp 1002供电。电源选项在下文更详细描述。跨第一和第三晶体管2700、2706各自源极处的第一和第二信号输出取得差动信号输出。

现参考图28，其中示出了包括opamp 710的第二实现的图26的一阶嵌套TIA 700。第二实现包括向第一晶体管2600的漏极提供电流的第二电流源2610。第二电流源2610从V_dd2汲取电流。

现参考图29，其中示出了包括opamp 1002的第二实现的图27的差模一阶嵌套TIA 1000。第二实现包括向第一晶体管2700和第三晶体管2706的漏极提供电流的第三电流源2712。第三电流源2712从V_dd2汲取电流。

现参考图30，其中示出了包括opamp 1002的第三实现的图10的差模一阶嵌套TIA 1000。opamp 1002包括如图所示的推挽配置。opamp 1002接收正偏置电压V_BP和负偏置电压V_BN。跨节点V_out+和V_out-取得差动输出信号。

现参考图31-33，其中示出了增益曲线族。增益曲线代表如上所述的各种一阶嵌套TIA的典型增益模式。每个图线的对数垂直轴代表增益A＝V_out/V_in。每个图线的对数水平轴代表信号频率。图31的图线代表各种opamp的增益曲线3100。比起零阶TIA来，opamp提供更低的增益和更高的带宽。opamp增益以20dB/十倍频程的速率滚降。

图32的图线代表了各种TIA的增益曲线族3200。具有最小带宽的增益曲线3200对应于零阶TIA。具有更高带宽的增益曲线3200对应于嵌套程度越来越高的TIA。与opamp相比，TIA一般提供较高的增益和中等带宽。零阶TIA增益以20dB/十倍频程的速率滚降。

图33的图线代表各种一阶嵌套TIA的增益曲线族3300。增益在最低频率处相对平坦。由于图31所示的opamp的增益效应，随着频率增大增益以20dB/十倍频程的速率滚降。由于opamp和所选零阶TIA的组合效应，随着频率继续增大增益以40dB/十倍频程的速率滚降。

现参考图34，其中示出了一阶嵌套TIA的电源布置的功能框图。电源布置为TIA芯片提供了三个唯一的电压级别，尽管它为两个电压和地提供了外部连接。虽然图34示出了连接到图7的一阶嵌套TIA 700的电源，但是本领域的技术人员可以理解，该电源也可与其他单端和差动一阶嵌套TIA一起使用。模拟电源V_dda与外部连接之一相关联并向零阶TIA提供电力。在一些实施例中，V_dda处于约2.5V到3.3V之间。

模拟电源V_dda还向电荷泵模块3400提供电力。电荷泵模块3400还接收来自数字电源V_ddd的电力。V_ddd与外部连接中的第二外部连接相关联。可将电荷泵模块3400与一阶嵌套TIA加工在同一芯片上。在一些实施例中，V_ddd约为1.2V。在一些实施例中，V_ddd在被施加到电荷泵模块3400之前可被电压调节器模块3402调节。电荷泵模块3400生成约等于V_dda+V_ddd的第二数字电压V_dd2。因此V_dd2＞V_dda。本领域的技术人员可以意识到，由于电荷泵模块3400固有的损耗和/或效率低下，V_dd2并不精确等于V_dda+V_ddd。

现参考图35，其中示出了图35的电源的应用。V_dda由电池3500提供。电池3500可以是电压在2.7V到4.2V之间的锂离子电池。发光二极管(LED)与opamp 710的输出通信。在一些实施例中，LED具有约3.5V的导通电压V_D。电荷泵模块3400将来自电池3500的V_dda添加到V_ddd，以生成用于驱动LED 3502的充足电压。由于V_ddd一般只提供约1.2V，因此它不能被单独用来为LED 3502供电。电荷泵模块3400提供来自V_dda的附加电压以便向LED提供约3.7V到4.2V，这高于了3.5V V_D。3.7V到4.2V的范围考虑到了电荷泵模块3400的损耗和/或效率低下，因此并不精确等于V_dda+V_ddd。

本发明还解决了增大TIA的增益带宽积的需求。增益带宽积的提高可通过使一个“TIA”与另一个TIA嵌套来实现。换言之，诸如反馈电阻、电容和/或opamp之类的附加电路元件被添加在TIA的输入方和/或输出方。

现参考图36，其中示出了具有内部TIA 3602的嵌套互阻抗放大器(TIA)电路3600。互阻抗放大器3602包括第一运算放大器3604和第二运算放大器3606。此图和接下来的图中示出的每个运算放大器具有以不存在“o”符号而标识的同相输入和同相输出，以及由“o”符号标识的反相输入和反相输出。互阻抗放大器3602还包括与同相输入和反相输出通信的第一反馈电阻3608，以及与反相输入和同相输出通信的第二电阻3610。

嵌套互阻抗放大器3600还包括第三运算放大器3612，该第三运算放大器3612也具有反相输入和输出以及同相输入和输出。运算放大器3612具有与放大器3606的同相输入通信的反相输出，以及与放大器3606的反相输入通信的同相输出。

反馈电阻3614与放大器3612的同相输出和放大器3604的反相输出通信。放大器3612的反相输出与放大器3604的同相输出通信。即，电阻3614与放大器3606的反相输入通信，而电阻3616与放大器3606的同相输入通信。

现参考图37，其中示出了双嵌套互阻抗放大器3700。双嵌套互阻抗放大器包括图36的互阻抗放大器3602和嵌套互阻抗放大器结构3600。因此将不再描述这些公共的电路组件。在该实施例中，示出了也具有反相和同相输入和输出的另一个放大器3702。在该实施例中，放大器3702的反相输出与放大器3612的同相输入通信。放大器3702的同相输出与放大器3612的反相输入通信。反馈电阻3704与放大器3702的反相输出和放大器3612的同相输入的公共节点通信。电阻3704还与放大器3604的反相输出通信。第二反馈电阻3705与放大器3702的同相输出和放大器3612的反相输入之间的公共节点以及放大器3604的同相输出通信。

通过提供图36和图37中示出的差动和反馈结构，提出了给定嵌套级别的更少的反相。结果是如图7所示的器件可能进行更高频率的操作。在这些示例中，嵌套发生在输出节点处，从而导致随着嵌套级别增加，输出失真增强。

现参考图38，图36所示的互阻抗结构3602被用于嵌套TIA 3800中。在该实施例中，运算放大器3802的反相输入与放大器3604的同相输出通信。放大器3802的同相输入与放大器3604的反相输出通信。

另一个放大器3804具有与放大器3606的同相输入通信的反相输出。放大器3804的同相输出与放大器3606的反相输入通信。另一个运算放大器3806具有与放大器3804的同相输入通信的反相输出和与放大器3804的反相输入通信的同相输出。第一反馈电阻3808与放大器3804的反相输出和放大器3606的同相输入之间的公共节点以及放大器3802的反相输出通信。另一个反馈电阻3810与放大器3804的同相输出和放大器3606的反相输入之间的公共节点以及放大器3802的同相输出通信。

反馈电阻3812与放大器3806的同相输出和放大器3804的反相输入之间的公共节点以及放大器3802的反相输出通信。另一个电阻3814与放大器3806的反相输出和放大器3804的同相输入之间的公共节点以及放大器3802的同相输出通信。

可执行不同类型的嵌套以构建更高阶的嵌套互阻抗放大器。放大器3802对于嵌套来说是不重要的。如果电路的输入是电流而不是电压，则可能不需要放大器3806。

现参考图39A和图39B，其中分别示出了具有容性反馈的差动和单端互阻抗放大器。在图39A中，示出了与图36的互阻抗放大器3602类似的差动互阻抗放大器3900，其具有与电阻3608并联的第一电容3902和与电阻3610并联的第二电容3904。在该实施例中，可通过包括电容3902和3904来改善互阻抗网络的频率响应或稳定性。可以意识到，如果需要的话可以用电感来取代电容。

在图39B中，示出了与图39A所示的差动配置类似的单端互阻抗放大器3900’。在图39B中，以撇号“’”来标记类似的元件。放大器3604’和/或3606’的互电导g_m可为负，并且/或者信号可耦合到放大器3604’和/或3606’的反相输入。

现参考图40A和图40B，在差动和单端互阻抗放大器的反馈中分别包括了LC储能电路。在图40A中，示出了差动互阻抗放大器4000。在该实施例中，第一运算放大器4002具有与放大器4004的反相输出通信的同相输入。放大器4002的反相输入与放大器4004的同相输出通信。反馈元件4006与放大器4002的同相输入和放大器4004的反相输出的公共节点以及放大器4002的反相输出通信。类似地，第二反馈元件4008与放大器4002的反相输入和放大器4004的同相输出的公共节点以及放大器4002的同相输出通信。

反馈元件4006包括电阻4010以及电阻4012和电感4014的串联组合。在一些实现方式中，电感4014可以是可变电感。可变电容4016与电感4012和电感4014的串联组合并联耦合。该并联组合与电阻4010串联耦合。类似地，反馈元件4008以类似的方式配置为具有电阻4020、与电感4024串联的第二电阻4022以及可变电容4026。

可变电容4016和4026被用于说明LC储能电路的各种谐振频率可通过改变电容值来调整。在实际实施例中，可使用设置到所需驻留频率的固定电容。电路4000可适于用作希望包括超宽频带操作(例如50MHz-1GHz)的TV调谐器中的RF放大器。电路通过结合宽带操作的互阻抗放大器属性利用LC储能，从而使得需要的信号被放大的程度大于不需要的信号。并联LC储能电路使得反馈网络在LC储能电路的谐振频率下具有高阻抗。

图40所示的结构也可被嵌套在如上所示的放大器结构中。利用每个后续的嵌套，只有感兴趣的信号频率被放大，从而使得嵌套行为在LC储能元件的驻留频率下有效。因此，嵌套LC储能电路互阻抗放大器的选择性显著改善，而带外信号却没有被放大。这通过不放大不需要的信号而改善了放大器的失真性能。同时，由于嵌套互阻抗放大器的性质，带内信号以极低的失真被放大。

在图40B中，示出了与图40A所示的差动配置类似的单端互阻抗放大器4000’。在图40B中，以撇号“’”来标记类似的元件。放大器4002’和/或4004’的互电导g_m可为负，并且/或者信号可耦合到放大器4002’和/或4004’的反相输入。

现参考图41A和图41B，其中分别示出了差动和单端互阻抗放大器的另一实施例的示意图。在图41A中，示出了使用LC电路的差动互阻抗放大器4100中。在该实施例中，第一运算放大器4102与第二放大器4104通信。放大器4104的反相输出与放大器4102的同相输入通信。放大器4104的同相输出与放大器4102的反相输入通信。第一LC电路4106与放大器4102的同相输入和放大器4102的反相输出通信。第二LC电路4108与放大器4102的反相输入和同相输出通信。

LC电路4106包括与电阻4112串联的电感4110。LC电路4106还包括与电阻4116串联的电容4114。电容4114和电阻4116的串联组合与电感4110和电阻4112的串联组合并联。

LC电路4108是以类似于LC电路4106的方式配置的。LC电路4108包括与电阻4122串联的电感4120。电容4124与电阻4126串联。电感4120和电阻4122的串联结合与电容4124和电阻4126的串联结合并联。

通过如图40所示提供与LC储能电路并联的电阻，或者向电感和电容都添加电阻，可避免电路的振荡。与图40相比，额外的电阻防止了在高频率下放大器的极性变化。这被用来防止嵌套互阻抗结构内的反馈操作。

在图41B中，示出了与图41A所示的差动配置类似的单端互阻抗放大器4100’。在图41B中，以撇号“’”来标记类似的元件。放大器4102’和/或4104’的互电导g_m可为负，并且/或者信号可耦合到放大器4102’和/或4104’的反相输入。

现参考图42，其中示出了利用嵌套互阻抗放大器形成的积分器4200。该实施例与图37所示的双嵌套互阻抗放大器相同，只不过电阻3704和3705已被电容4202和4204所取代。

由于互阻抗配置，积分器4200具有高带宽。即使在高频率下，阻抗输出也很低。由于低输出阻抗，积分器4200可用于驱动大容性负载。积分器4200的一个应用可为以千兆赫的采样频率工作的Sigma-Delta模数转换器。

现参考图43A-43G，其中示出了本发明的各种典型实现方式。现参考图43A，本发明可实现在硬盘驱动器4300的放大器和/或积分器中。本发明可实现和/或被实现在信号处理和/或控制电路中的任何一个或两者(在图43A中将其统一标识为4302)以及/或者电源4303之中。在一些实现方式中，HDD 4300中的信号处理和/或控制电路4302和/或其他电路(未示出)可处理数据、执行编码和/或加密、执行计算、对输出到和/或接收自磁存储介质4306的数据进行格式化。

HDD 4300可以经由一条或多条有线或无线通信链路4308与诸如计算机这样的主机设备(未示出)、诸如个人数字助理、蜂窝电话、媒体或MP3播放器之类的移动计算设备和/或其他设备通信。HDD 4300可连接到存储器4309，例如随机访问存储器(RAM)、诸如闪存这样的低等待时间非易失性存储器、只读存储器(ROM)和/或其他合适的电子数据存储装置。

现参考图43B，本发明可实现在数字多功能盘(DVD)驱动器4310的放大器和/或积分器中。本发明可实现和/或被实现在信号处理和/或控制电路中的任何一个或两者(在图43B中将其统一标识为4312)、DVD驱动器4310的大容量数据存储装置以及/或者电源4313中。DVD 4310中的信号处理和/或控制电路4312和/或其他电路(未示出)可处理数据、执行编码和/或加密、执行计算、对读取自和/或写入到光存储介质4316的数据进行格式化。在一些实施例中，DVD 4310中的信号处理和/或控制电路4312和/或其他电路(未示出)还可执行诸如编码和/或解码之类的其他功能以及/或者与DVD驱动器相关联的任何其他信号处理功能。

DVD驱动器4310可以经由一条或多条有线或无线通信链路4317与诸如计算机、电视或其他设备之类的输出设备(未示出)通信。DVD 4310可与以非易失方式存储数据的大容量数据存储装置4318通信。大容量数据存储装置4318可包括硬盘驱动器(HDD)。HDD可具有图43A所示的配置。HDD可以是包括一个或多个直径小于约1.8”的盘片的袖珍HDD。DVD 4310可连接到存储器4319，例如RAM、ROM、诸如闪存这样的低等待时间易失性存储器和/或其他合适的电子数据存储装置。

现参考图43C，本发明可实现在高清晰度电视(HDTV)4320的放大器和/或积分器中。本发明可实现和/或被实现在信号处理和/或控制电路中的任何一个或两者(在图43C中将其统一标识为4322)、WLAN接口、HDTV 4320的大容量数据存储装置以及/或者电源4323中。HDTV 4320接收有线或无线格式的HDTV输入信号，并生成用于显示器4326的HDTV输出信号。在一些实现方式中，HDTV 4320中的信号处理和/或控制电路4322和/或其他电路(未示出)可处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行可能需要的任何其他类型的HDTV处理。

HDTV 4320可与诸如光和/或磁存储设备这类的以非易失方式存储数据的大容量数据存储装置4327通信。至少一个HDD可具有图43A所示的配置，并且/或者至少一个DVD可具有图43B所示的配置。HDD可以是包括一个或多个直径小于约1.8”的盘片的袖珍HDD。HDTV 4320可连接到存储器4328，例如RAM、ROM、诸如闪存这样的低等待时间易失性存储器和/或其他合适的电子数据存储装置。HDTV 4320还可支持经由WLAN网络接口4329与WLAN的连接。

现参考图43D，本发明可实现和/或被实现在车辆4330的控制系统的放大器和/或积分器、WLAN接口、车辆控制系统的大容量存储装置和/或电源4333中。在一些实现方式中，本发明实现了动力传动系控制系统4332，该系统接收来自一个或多个传感器的输入并且/或者生成一个或多个输出控制信号，所述传感器例如是温度传感器，压力传感器、转动传感器、气流传感器和/或任何其他合适的传感器，所述输出控制信号例如是引擎操作参数、传动装置操作参数和/或其他控制信号。

本发明也可实现在车辆4330的其他控制系统4340中。控制系统4340可类似地接收来自输入传感器4342的信号和/或将控制信号输出到一个或多个输出设备4344。在一些实现方式中，控制系统4340可以是防抱死制动系统(ABS)、导航系统、远程信息处理系统、车辆远程信息处理系统、车道偏离系统、自适应性巡航控制系统、诸如立体声音响、DVD、CD机之类的车辆娱乐系统的一部分。还构思了其他实现方式。

动力传动系控制系统4332可与以非易失方式存储数据的大容量数据存储装置4346通信。大容量数据存储装置4346可包括光和/或磁存储设备，例如硬盘驱动器HDD和/或DVD。至少一个HDD可具有图43A所示的配置，并且/或者至少一个DVD可具有图43B所示的配置。HDD可以是包括一个或多个直径小于约1.8”的盘片的袖珍HDD。动力传动系控制系统4332可以连接到存储器4347，例如RAM、ROM、诸如闪存这样的低等待时间非易失性存储器和/或其他合适的电子数据存储装置。动力传动系控制系统4332还可支持经由WLAN网络接口4348与WLAN的连接。控制系统4340还可包括大容量数据存储装置、存储器和/或WLAN接口(均未示出)。

现参考图43E，本发明可实现在可包括蜂窝天线4351的蜂窝电话4350的放大器和/或放大器中。本发明可实现和/或被实现在信号处理和/或控制电路中的任何一个或两者(在图43E中将其统一标识为4352)、WLAN接口、蜂窝电话4350的大容量数据存储装置和/或电源4353中。在一些实现方式中，蜂窝电话4350包括麦克风4356、音频输出4358、显示器4360和/或输入设备4362，所述音频输出例如是扬声器和/或音频输出塞孔，所述输入设备例如是键台、指示设备、语音激励和/或其他输入设备。蜂窝电话4350中的信号处理和/或控制电路4352和/或其他电路(未示出)可处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行其他蜂窝电话功能。

蜂窝电话4350可与大容量数据存储装置4364通信，该大容量数据存储装置4364例如是光和/或磁存储设备(例如硬盘驱动器HDD和/或DVD)，其以非易失方式存储数据。至少一个HDD可具有图43A所示的配置，并且/或者至少一个DVD可具有图43B所示的配置。HDD可以是包括一个或多个直径小于约1.8”的盘片的袖珍HDD。蜂窝电话4350可以连接到存储器4366，例如RAM、ROM、诸如闪存这样的低等待时间非易失性存储器和/或其他合适的电子数据存储装置。蜂窝电话4350还可支持经由WLAN网络接口4368与WLAN的连接。

现参考图43F，本发明可实现在机顶盒4380的放大器和/或积分器中。本发明可实现和/或被实现在信号处理和/或控制电路中的任何一个或两者(在图43F中将其统一标识为4384)、WLAN接口、机顶盒4380的大容量数据存储装置和/或电源4383中。机顶盒4380接收来自诸如宽带源这样的源的信号并输出适用于显示器4388的标准和/或高清晰度音频/视频信号，所述显示器例如是电视机和/或监视器和/或其他视频和/或音频输出设备。机顶盒4380的信号处理和/或控制电路4384和/或其他电路(未示出)可处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行其他机顶盒功能。

机顶盒4380可与以非易失方式存储数据的大容量数据存储装置4390通信。大容量数据存储装置4390可包括光和/或磁存储设备，例如硬盘驱动器HDD和/或DVD。至少一个HDD可具有图43A所示的配置，并且/或者至少一个DVD可具有图43B所示的配置。HDD可以是包括一个或多个直径小于约1.8”的盘片的袖珍HDD。机顶盒4380可以连接到存储器4394，例如RAM、ROM、诸如闪存这样的低等待时间非易失性存储器和/或其他合适的电子数据存储装置。机顶盒4380还可支持经由WLAN网络接口4396与WLAN的连接。

现参考图43G，本发明可实现在媒体播放器4400的放大器和/或积分器中。本发明可实现和/或被实现在信号处理和/或控制电路中的任何一个或两者(在图43G中将其统一标识为4404)、WLAN接口、媒体播放器4400的大容量数据存储装置和/或电源4403中。在一些实现方式中，媒体播放器4400包括显示器4407和/或诸如键台、触摸板之类的用户输入4408。在一些实现方式中，媒体播放器4400可采用图形用户界面(GUI)，该图形用户界面通常采用经由显示器4407和/或用户输入4408的菜单、下拉菜单、图标和/或指向点击接口。媒体播放器4400还包括音频输出4409，例如扬声器和/或音频输出塞孔。媒体播放器4400的信号处理和/或控制电路4404和/或其他电路(未示出)可处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行其他媒体播放器功能。

媒体播放器4400可与以非易失方式存储压缩音频和/或视频内容的大容量数据存储装置4410通信。在一些实现方式中，压缩音频文件包括遵循MP3格式或其他合适的压缩音频和/或视频格式的文件。大容量数据存储装置可包括光和/或磁存储设备，例如硬盘驱动器HDD和/或DVD。至少一个HDD可具有图43A所示的配置，并且/或者至少一个DVD可具有图43B所示的配置。HDD可以是包括一个或多个直径小于约1.8”的盘片的袖珍HDD。媒体播放器4400可以连接到存储器4414，例如RAM、ROM、诸如闪存这样的低等待时间非易失性存储器和/或其他合适的电子数据存储装置。媒体播放器4400还可支持经由WLAN网络接口4416与WLAN的连接。除上述实现方式外，还构思了其他实现方式。

现参考图44，其中示出了Sigma Delta模数转换器(ADC)模块4510。Sigma Delta ADC模块4510包括接收模拟输入信号的差分放大器模块4514。差分放大器模块4514的输出被输入到积分器模块4518。积分器模块4518的输出是比较器模块4520的一个输入。比较器模块4520的另一输入可连接到参考电势，比如地。比较器模块4520的输出被输入到滤波器和抽选器模块4524，该滤波器和抽选器模块4524输出数字信号。比较器模块4520的输出被输入到数模转换器(DAC)模块4528。DAC模块4528可以是一比特DAC。DAC模块4528的输出被输入到差分放大器模块4514的反相输入。

在使用时，DAC模块4528的输出被从输入信号中减去。所得到的信号被积分器模块4518积分。积分器输出电压被比较器模块4520转换成单比特数字输出(1或0)。所得到的比特变成了DAC模块4528的输入。此闭环过程可以以非常高的过采样率进行。比较器模块输出的数字数据是1和0的流，并且信号的值与比较器模块输出的1的密度成比例。对于增大的值，1的密度增大。对于减小的值，1的密度减小。通过对误差电压求和，积分器对输入信号充当低通滤波器，而对量化噪声充当高通滤波器。比特流被滤波器和抽选器模块数字滤波，以提供二进制格式的输出。

可以意识到，上述实施例中描述的TIA放大器可用于实现Sigma DeltaDAC模块中的差分放大器模块、积分器模块和比较模块中的一个或多个。

本领域的技术人员现在可从前述描述中意识到本发明的宽泛教导可以以多种形式来实现。因此，虽然结合本发明的具体示例描述了本发明，但是本发明的真实范围不应当限于此，这是因为本领域的技术人员在研究附图、说明书和所附权利要求书之后将明白其他修改。

本申请要求2006年6月29日递交的美国临时专利申请No.60/817,268、2006年5月8日递交的美国临时专利申请No.60/798,480、2006年5月8日递交的美国临时专利申请No.60/798,567和2006年1月18日递交的美国临时专利申请No.60/759,899的优先权，并且是2003年6月11日递交的美国专利申请No.10/459,731的部分延续案，而该美国专利申请No.10/459,731是2004年7月13日授权的美国专利No.6,762,644的部分延续案，该美国专利No.6,762,644要求2001年3月13日递交的美国临时申请No.60/275,109的优先权。这里通过引用将上述申请全部结合进来。

Claims

1.一种嵌套互阻抗放大器电路，包括：

具有输入和输出的零阶互阻抗放大器；

第一运算放大器，包括：

与所述零阶互阻抗放大器的所述输出通信的输入；

被所述第一运算放大器的所述输入驱动的第一晶体管；

被第一偏置电压驱动并且与所述第一晶体管通信的第二晶体管；

与所述第二晶体管通信的第一电流源；以及

处于所述第一晶体管和所述第二晶体管之间的节点处的输出；

被配置为向所述零阶互阻抗放大器施加第一电压的第一电源输入；

被配置为接收第二电压的第二电源输入；以及

电荷泵模块，被配置为：(i)基于所述第一电压和所述第二电压形成第三电压，以及(ii)将所述第三电压施加到所述第一运算放大器的电源输入。

2.如权利要求1所述的嵌套互阻抗放大器电路，还包括与所述第一晶体管通信的第二电流源。

3.如权利要求1所述的嵌套互阻抗放大器电路，其中所述第一运算放大器的增益大于所述零阶互阻抗放大器的增益，并且所述第一运算放大器的带宽小于所述零阶互阻抗放大器的带宽。

4.如权利要求1所述的嵌套互阻抗放大器电路，其中所述零阶互阻抗放大器包括：

包括第一输入和第一输出的第二运算放大器；

包括第二输入和第二输出的第三运算放大器，其中所述第二输入与所述第一输出通信；以及

包括与所述第二输出通信的一端和与所述第二输入通信的第二端的电阻。

5.如权利要求1所述的嵌套互阻抗放大器电路，还包括第一电阻，该第一电阻具有与所述第一运算放大器的所述输出通信的一端和与所述零阶互阻抗放大器的所述输入通信的另一端。

6.如权利要求1所述的嵌套互阻抗放大器电路，还包括调节所述第二电压的电压调节器。

7.如权利要求1所述的嵌套互阻抗放大器电路，还包括与所述运算放大器输出通信的发光二极管。

8.如权利要求1所述的嵌套互阻抗放大器电路，其中所述第一电压大于所述第二电压。

9.如权利要求1所述的嵌套互阻抗放大器电路，其中所述第三电压等于所述第一电压和所述第二电压的和。

10.如权利要求6所述的嵌套互阻抗放大器电路，其中所述第一电压被施加到模拟电路，并且所述第二电压被施加到数字电路。

11.如权利要求1所述的嵌套互阻抗放大器电路，其中所述第一电压在2.5V到3.3V之间。

12.如权利要求11所述的嵌套互阻抗放大器电路，其中所述第二电压为1.2V。

13.如权利要求1所述的嵌套互阻抗放大器电路，其中所述第一晶体管接收所述第三电压。

14.一种嵌套差模互阻抗放大器电路，包括：

具有第一和第二输入以及第一和第二输出的零阶差模互阻抗放大器；

第一差模运算放大器，包括：

与所述零阶差模互阻抗放大器的所述第一和第二输出中的相应输出通信的输入；

被所述第一差模运算放大器的所述输入中的第一输入驱动的第一晶体管；

被所述第一差模运算放大器的所述输入中的第二输入驱动的第二晶体管；

被第一偏置电压驱动并且与所述第一晶体管通信的第三晶体管；

被所述第一偏置电压驱动并且与所述第二晶体管通信的第四晶体管；

与所述第三晶体管通信的第一电流源；

与所述第四晶体管通信的第二电流源；以及

处于所述第一晶体管和所述第三晶体管之间以及所述第二晶体管和所述第四晶体管之间的相应连接处的第一和第二输出；

被配置为向所述零阶差模互阻抗放大器施加第一电压的第一电源输入；

被配置为接收第二电压的第二电源输入；以及

电荷泵模块，被配置为：(i)基于所述第一电压和所述第二电压形成第三电压，以及(ii)将所述第三电压施加到所述第一差模运算放大器的电源输入。

15.如权利要求14所述的嵌套差模互阻抗放大器电路，还包括与所述第一晶体管和所述第二晶体管通信的第三电流源。

16.如权利要求14所述的嵌套差模互阻抗放大器电路，其中所述第一差模运算放大器的增益大于所述零阶差模互阻抗放大器的增益，并且所述第一差模运算放大器的带宽小于所述零阶差模互阻抗放大器的带宽。

17.如权利要求14所述的嵌套差模互阻抗放大器电路，其中所述零阶差模互阻抗放大器包括：

包括输入和输出的第二差模运算放大器；

包括输入和输出的第三差模运算放大器，其中所述第三差模运算放大器的输入与所述第二差模运算放大器的相应输出通信；以及

包括第一端和第二端的电阻，其中所述第一端和第二端与所述第三差模运算放大器的相应输入和输出通信。

18.如权利要求14所述的嵌套差模互阻抗放大器电路，还包括：

第一电阻，其具有与所述第一差模运算放大器的所述第一输出通信的一端和与所述零阶差模互阻抗放大器的所述第一输入通信的另一端；以及

第二电阻，其具有与所述第一差模运算放大器的所述第二输出通信的一端和与所述零阶差模互阻抗放大器的所述第二输入通信的另一端。

19.一种嵌套差模互阻抗放大器电路，包括：

具有第一和第二输入以及第一和第二输出的零阶差模互阻抗放大器；以及

具有第一和第二输入以及第一和第二输出的差模推挽式运算放大器，其中所述差模推挽式运算放大器的所述第一和第二输入与所述零阶差模互阻抗放大器的所述第一和第二输出中的相应输出通信；

被配置为接收第二电压的第二电源输入；以及

电荷泵模块，被配置为：(i)基于所述第一电压和所述第二电压形成第三电压，以及(ii)将所述第三电压施加到所述差模推挽式运算放大器的电源输入。

20.如权利要求19所述的嵌套差模互阻抗放大器电路，其中所述差模推挽式运算放大器的增益大于所述零阶差模互阻抗放大器的增益，并且所述差模推挽式运算放大器的带宽小于所述零阶差模互阻抗放大器的带宽。

21.如权利要求19所述的嵌套差模互阻抗放大器电路，其中所述零阶差模互阻抗放大器包括：

包括输入和输出的第二差模运算放大器；