CN101004709A - 信息存储装置及其控制方法 - Google Patents

信息存储装置及其控制方法 Download PDF

Info

Publication number
CN101004709A
CN101004709A CNA2006101427527A CN200610142752A CN101004709A CN 101004709 A CN101004709 A CN 101004709A CN A2006101427527 A CNA2006101427527 A CN A2006101427527A CN 200610142752 A CN200610142752 A CN 200610142752A CN 101004709 A CN101004709 A CN 101004709A
Authority
CN
China
Prior art keywords
information
recorded
nonvolatile memory
storage medium
disk storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101427527A
Other languages
English (en)
Inventor
鹰居赖治
吉田贤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101004709A publication Critical patent/CN101004709A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

装置包括输入部件(21)，盘状存储介质(14)，作为所述盘状存储介质(14)的缓存存储器的非易失性存储器(15)，以及控制部件(16)，其根据输入到所述输入部件(21)的写回指令将记录在非易失性存储器(15)中的信息存储在所述盘状存储介质(14)上。

Description

信息存储装置及其控制方法
技术领域
本发明涉及一种信息存储装置及其控制方法，其中信息写在大容量存储介质中，例如使用非易失性半导体存储器作为缓存器的硬盘。
背景技术
众所周知，近年来硬盘已用作具有高容量和高可靠性的信息存储介质，并且扩大到许多领域用于记录例如计算机数据、图像数据，声音数据等。硬盘的尺寸也已缩小到可被安装在便携电子装置内。
这样，目前，在趋向于使用硬盘的小尺寸的信息存储装置介质中，认为通过使用能够快速记录和快速读取的非易失性存储器作为硬盘的缓存存储器，可以提高记录和读取信息的速度；并且通过减少访问硬盘的次数，即写入和读取硬盘上信息的次数，从而节省电池电量。
换言之，这种信息存储装置使得非易失性存储器向外记录和读取信息，并且使得硬盘执行非易失性存储器之间的信息转换，从而提高了对外记录和读取的速度，并且减少硬盘驱动的次数，从而被称作支持硬盘驱动(HDD)的非易失性(NV)缓存器(NV-cache supporting hard disc drive)且被标准化。
这里，在上述实现高速记录和读取信息以及实现硬盘驱动次数减少的信息存储装置中，被认为用作非易失性存储器的闪存工作的为缓存器。
然而，闪存在重写的次数上存在限制(例如100,000次)，并且如果超过该限制，极易发生错误并且可靠性降低。
这样，考虑到非易失性存储器的可重写的次数的限制和用户友善性，在使用非易失性存储器作为缓存器将信息存储到硬盘的信息存储装置中，不仅强烈要求通过减少硬盘驱动的次数以节约电量，并且在有效控制信息的记录和读取操作方面也需要改进。
日本专利申请公开号2004-55102公开了一种安装有存储卡和HDD的大容量存储介质。该大容量存储介质能够将例如从外部获取的存储卡的数据备份到为磁存储介质的硬盘，并且能够将硬盘的数据提取并传送到该存储卡。
并且日本专利3407317披露了一种使用闪存的便携式存储装置。该日本专利3407317提供一种数据控制方法从而通过仅抑制例如特定区域内的重写次数的增加，来解决闪存的重写频率增加(例如100,000)导致容易发生错误的问题。
发明内容
本发明是基于对上述情形的考虑而做出的，其目的在于提供一种信息存储装置及其控制方法，其能够实现省电并且能够实现快速和高可靠性记录和读取操作，并且对在利用非易失性存储器作为缓存器的盘状存储介质上记录信息是用户友好的。
根据本发明的一个方面，提供的信息存储装置包括：用于输入指令的输入的部件；盘状存储介质；非易失性存储器，其被配置为作为盘状存储介质的缓存存储器；控制部件，其被配置为根据输入到所述输入部件的写入指令来在非易失性存储器上写入信息，以预定定时将存储在非易失性存储器中的信息存储在盘状存储介质中，以及根据输入到输入部件中的写回指令将存储在非易失性存储器中的信息存储到盘状存储介质中。
根据本发明的另一方面，提供信息存储装置的控制方法，其包括：第一步骤，指令被输入；第二步骤，根据在第一步骤中输入的写入指令，将信息写在作为盘状存储介质的缓存存储器的非易失性存储器上；第三步骤，将第二步骤中记录在非易失性存储器上的信息以预定定时存储在盘状存储介质上；以及第四步骤，根据在第一步骤中输入的写回指令将记录在非易失性存储器中的信息存储在盘状存储介质，同时该信息保留在非易失性存储器中。
本发明的其他目的和优点将在下面的说明书中阐述，并且部分目的和优点从说明书中是显而易见的，或者通过本发明的实施可以得知。通过在下面特别指出的实施方式和结合将实现和获得本发明的目的和优点。
融入并且构成说明书一部分的附图，和上面给出的一般性描述以及下面的的具体实施例的详细描述一起，用于解释本发明的原理。
附图说明
图1示出了本发明的一个实施例，并且为表示信息存储装置简略的方框图；
图2为一示例图，其说明使用在该实施例中的信息存储装置中的记录区域；
图3为一示例图，其说明使用在该实施例中的信息存储装置中的闪存接口的计数器；
图4为使用在信息存储装置中控制器的一个示例的方框图；
图5为在实施例中连接到信息存储装置的主机的一个示例的方框图；
图6为用于说明实施例中主机装置处理过程一个示例的流程图；
图7为用于说明实施例中控制器处理过程的一个示例的流程图。
具体实施方式
这里，参照附图说明本发明的一个实施例。图1表示在该实施例中描述的信息存储装置11的简图。这里描述的信息存储装置11涉及用于ATA8-ACS修订版5(ATA8-ACS Revision 5)等的非易失性缓存器指令建议(Non Volatile Cache Command Proposal)所标准化的支持HDD的NV-缓存器。
这就是说，该信息存储装置11包括用作缓存器的SDRAM 12、集成了各种电路块的单片LSI 13、作为大容量盘状存储介质的硬盘14以及作为硬盘14的缓存器的非易失性存储器的闪存15等。
除此之外，LSI 13安装有控制器16，当信息存储装置执行各种处理过程时，控制器16成为执行通用控制的控制部件。并且LSI 13安装有SDRAM接口17以连接控制器16和上述能够传输信息的SDRAM 12，安装有盘接口18以连接控制器16和上述硬盘14使他们能进行信息传送，安装有盘状闪存接口19以连接控制器16和上述闪存15使他们能进行信息传送，还安装有主机接口21以连接控制器16和外部主机装置20使他们能进行信息传送。
这里，上述主机装置20可以是例如个人计算机等。主机装置20例如当执行预定应用软件时，通过使用信息存储装置11写入和读取信息，并且能够使用信息存储装置11作为最终获取信息的存储地。
在这种情况下，主机20生成指令请求将信息写入信息存储装置11或者生成指令请求将信息从信息存储装置11中读出。这些指令通过主机接口21提供给控制器16并被分析。
从而，控制器16控制SDRAM 12、闪存15、硬盘14等选择性地执行提供给主机20的写入信息，以及读取信息到主机装置20等。此外，控制器16具有在SDRAM 12，闪存15以及硬盘14之间相互传输信息的功能。
基本上，当控制器16从主机装置20收到写入信息的请求，其使得闪存15累积所述写入信息。并且控制器16在比如闪存15的存储区域使用到一定程度或者更多时，将传输闪存15中累积的信息传送到硬盘14并且以预定定时存储。
当控制器16从主机装置20收到读取信息的请求时，其从硬盘14读出所请求的信息，并且将其输出到主机装置20。在这种情况下，如果所请求的信息存于闪存15，其从闪存15读取该信息并输出到主机装置20。
在这时，错误校正码被添加到写入上述闪存15中的信息(数据)中，并且根据错误校正码将错误校正处理应用到从闪存15读取的数据上。
错误校正码还被添加到记录在硬盘14的数据上。并且根据错误校正码将错误校正处理应用到从硬盘14读取的数据上。
在该实施例中，应用于硬盘14记录的数据上的用于错误校正处理的方法比应用于闪存15中记录的数据上的用于错误校正处理的方法具有更高的错误校正能力。也就是说，记录在硬盘14的数据比记录在闪存15的数据具有更高的可靠性。
同样在该实施例中，作为示例，上述闪存15被定义为具有2K字节信息的写入和读取单元。此外，定义闪存15具有128K字节的擦除单元。并且当写入和读取次数变大时，闪存15的元件恶化，并且错误发生率变高。从而，作为保证元件执行的信息，重写次数被限定为约100,000次。
下面将描述以上述标准建立的，可用在信息存储装置11中并且需要说明本实施例所需的各种指令。首先，第一指令从硬盘14上指定逻辑块地址(LBA)以将信息写在闪存15上。
并且与第一指令一样，第二指令指定LBA以将信息写在闪存15上，但是同时请求以从硬盘14读取记录在LBA中的信息并将读取的信息写在闪存15上。
上述第一和第二指令对应于上述标准中的“添加LBA到NV缓存锁定设置(Add LBA(s)to NV Cache Pinned Set)”的PI＝0和PI＝1，并且根据主机装置20指示将信息存储到闪存15上的LBA被给予“锁定的(pinned)”属性信息。
第三指令在硬盘14上指定LBA，并且请求写入信息。当主机20生成第三指令时，控制器16检测锁定的属性信息是否与请求写入的LBA对应。如果对应，控制器16在对应于LBA被请求写入的闪存15内的区域写入。
另一方面，当锁定的属性信息与请求写入的LBA不对应，控制器16自行判断确定是否在对应于在闪存15中所指定的LBA的区域中写入信息或者是否在硬盘14中指定的LBA中写入，然后写入。
第四指令在硬盘14中指定LBA并且请求读取信息。当主机装置20生成第四指令时，如果判断出已经在闪存15中分配了对应于LBA的区域并且该区域中存有比硬盘14内更新的信息时，控制器16被要求从闪存15读出相应的信息。
另一方面，当在硬盘14和闪存15中存在相同的信息时，控制器16可从闪存15中对应于被要求读取的LBA的区域读取信息，或者从硬盘14中被指定的LBA读取信息。
并且当闪存15中已经分配了对应于指定的LBA的区域，但硬盘14中存有更新的数据时，控制器16被要求从硬盘14被指定的LBA读取信息。并且当其从硬盘14读取信息时，控制器16判断是否缓存该信息到闪存15。
类似于上述第三和第四指令，在被要求写入和读取信息的LBA中，对于被在闪存15上分配了区域且信息被写入该分配区域的LBA，若未被赋予“锁定的”属性信息，则被给予“未锁定”的属性信息。
这样，给予了锁定属性信息的LBA被称作锁定LBA，且闪存15上对应于该锁定LBA的区域被称作锁定区域。给予了未锁定属性信息的LBA被称作未锁定LBA，且闪存15上对应于未锁定LBA的区域被称作未锁定区域。从而，如图2所示，锁定区域15a，未锁定区域15b，其他区域15c形成于闪存15中。
第五指令请求在闪存15中形成用于指定大小部分的空白区域。当主机装置20生成第五指令时，如果在闪存15中的当前空白区域小于所请求的空白区域，控制器16从闪存15的未锁定区域15b移动指定大小或者更多的信息到硬盘14并且锁定闪存15中指定大小部分的空白区域。在这种情况下，通过控制器16的判断，确定闪存15中未锁定区域15b中的哪些区域的信息被移动到硬盘，即在闪存15的哪些区域形成空白区域。
接着解释闪存接口19。闪存接口19不仅具有连接控制器16和闪存15从而进行信息传送的功能，还具有如图3所示的各种计数器19a-19e。计数器19a-19e的每个计数值存储在例如非易失性存储器中，非易失性存储器在图中未显示但提供在闪存接口19中。并且有可能使用闪存15存储计数值。
首先，计数器19a对从制造时开始写入的次数进行累积计数。计数器19b对从制造时开始擦除的次数进行累积计数。计数器19c对从制造时开始(或者于每次电源输入时的复位)写入错误的次数进行累积计数。计数器19d对从制造时开始(或者于每次电源输入时的复位)读取错误的次数进行累积计数。计数器19e对由错误检测和校正(ECC)程序检测出的错误次数或者由ECC程序校正的错误次数进行累积计数。基于这些计数器19a-19e的计数值，可以判断闪存15的恶化状态。
图4为控制器16的一个示例。控制器16具有指令分析部件16a，其对由主机装置20提供的指令进行译码处理和分析。通过该指令分析部件16a的分析结果，识别出体系结构存储器(achitecture memory)16b中的软件，并且在顺序控制器16c中建立动作过程。顺序控制器16c通过接口和总线控制器16d控制信息流。例如，当写入和读取信息时，介质选取部件16e识别闪存15或者硬盘14，并且地址控制部件16f识别写入地址和读取地址。
在写入信息时，写处理部件16g对写入信息进行传送处理等，并且在读信息时，读取处理部件16h对读取的信息进行传送处理等。
此外，控制器16具有擦除处理部件16i。该擦除处理部件16i对记录在闪存15中的信息进行擦除处理，并且擦除处理部件16i还可对硬盘14中的信息进行擦除处理。
此外，控制器16还具有地址控制部件16j。地址控制部件16j对闪存15以及硬盘14的记录区域以及非记录区域等的地址一起控制。此外，控制器16上设有用于监视硬盘14驱动状态的状态判断部件16k。
图5为主机装置20的一个示例。主机装置20具有用于用户操作的操作部件20b、用于从外部网络获取信息的输入部件20b以及基于对操作部件20a的操作的指定信息存储介质。
此外，主机装置20具有处理部件20c和显示部件20d，处理部件20c将指定的信号处理应用到由输入部件20b获取的信息并且生成对信息存储装置11的指令，显示部件20d显示该处理部件20b处理的结果。
此外，主机装置20具有接口20f，该接口20f通过连接器20e输出作为处理部件20c的处理结果的信息和指令到外部(信息存储装置11)，并且通过连接器20e从外部(信息存储装置11)提供信息到处理部件20c。
现在，闪存15较硬盘14更易被损坏，并且与硬盘14相比记录在闪存15的信息的可靠性更低。也就是说，存储在硬盘14中的信息比存储在闪存15中的信息具有更高的可靠性。
然而，在上述标准中，没有定义将记录在闪存15(无论是在锁定区域15a还是非锁定区域15b中)的信息明确地地传送(写回)到硬盘14的方式，从而，如果记录在闪存15中的信息在其被存储到硬盘14之前就已损坏，信息存储装置11不能由主机装置20的读取指令输出正确的信息。
这样，在该实施例中，重新建立用于将记录在闪存15中信息，不论是在锁定区域15a还是非锁定区域15b传送到硬盘14的写回指令。
在这种情况下，主机装置20根据其自己的判断，能够以预定定时生成写回指令。收到写回指令，控制器16控制将记录在闪存15中的信息传送并记录到硬盘14。即使被传送到硬盘14后，记录在闪存15中的信息依旧原样保留在闪存15中。
图6为以预定定时生成写回指令的主机装置20的动作过程的一个示例。即，当处理开始时(步骤1)，主机装置20的处理部件20c对步骤S2中的预定应用程序进行处理。
当处于进行应用软件的处理状态时，主机装置20的处理部件20c生成写入指令或者读指令到信息存储装置11，但是控制器16控制闪存15写入和读取信息。
从而，主机装置20的处理部件20c在步骤S3判断是否已经完成应用软件的处理，并且如果判断已经完成(YES)，在步骤S4生成写回指令到信息存储装置11，并且完成处理(步骤S5)。
图7为当控制器16接收写回指令时其动作过程的一个示例。当处理开始时(步骤S6)，控制器在步骤S7判断是否输入了写回指令。并且当其判断输入了写回指令时(YES)，控制器16将记录在闪存15中的信息传送到硬盘14并且在步骤S8记录该信息，并且同时将该信息保留在闪存15中并完成处理(步骤S9)。
根据上述实施例，重新建立写回指令，将记录在闪存15的信息，无论是在锁定区域15a还是非锁定区域15b保留在其中，同时将该信息传送到硬盘14。这样，无需等待控制器16的判断并且通过主机装置20以预定定时生成写回指令，就可将闪存15的信息记录到硬盘14，从而即使闪存15的信息被破坏，将正确的信息记录在硬盘14上的可能性也会显著增加。
从而，可以由主机装置20发出的读取指令从硬盘14输出并且读出正确的信息。
另外，在主机装置20执行预定应用软件处理的状态时，也就是说，在经常性地将信息写入和从信息存储介质11中读取时，其控制使得闪存15执行对信息的写入和读取，并且在主机装置20完成预定应用软件处理的状态时，即，在不向信息存储装置11写入和从中读取信息时，生成写回指令并且使闪存15的信息被记录在硬盘14中。从而，硬盘14的驱动次数被抑制到最小并且可实现省电。
在这种情况下，对于写回指令，考虑一种配置为所有记录在闪存15中的信息都被传送到硬盘14中并被记录。考虑另外一种配置为闪存15的记录区域由LBA指定，并且只有这些记录在闪存15的指定记录区域的信息被传送到硬盘14并被记录。
此外，可能考虑的另外一种配置为，将记录在闪存15中数据更新的日期及时间与记录在硬盘14中的进行比较，闪存15中只有那些更新的日期和时间比记录在硬盘14中的要新的信息才被传送到硬盘14并被记录。
本发明不限于实施阶段的上述实施方式。可在不脱离本发明精神的范围内对构成元件进行修改或者具体化。此外通过适当合并在上述实施例中披露的多个构成元件，可以形成不同的发明。例如，可从上述实施例所示的所有构成元件中删除一些构成元件，并且进一步地，与不同实施例相关的构成元件可适当地合并。

Claims (12)

1.  一种信息存储装置，其特征在于包含：
输入部件(21)，被配置以输入指令；
盘状存储介质(14)；
非易失性存储器(15)，被配置为用于所述盘状存储介质(14)的缓存存储器；
以及控制部件(16)，被配置为根据输入到所述输入部件(21)的写入指令将信息写入所述非易失性存储器(15)，以预定定时将记录在所述非易失性存储器(15)中的信息记录到所述的盘状存储介质(14)，以及根据输入到所述输入部件(21)中的写回指令将记录在所述非易失性存储器(15)上的信息记录在所述盘状存储介质(14)上。
2.根据权利要求1所述的信息存储装置，其特征在于：所述控制部件(16)根据输入到所述输入部件(21)的写回指令，控制以便当将记录在所述非易失性存储器(15)中的信息记录在所述盘状存储介质(14)上时，将记录在所述非易失性存储器(15)中的信息保留在所述非易失性存储器(15)中。
3.根据权利要求1所述的信息存储装置，其特征在于：当输入到所述输入部件(21)中的写回指令指定所述非易失性存储器(15)的所有记录区域时，所述控制部件(16)控制以便将所有记录在所述非易失性存储器(15)上的信息记录在所述盘状存储介质(14)上。
4.根据权利要求1所述的信息存储装置，其特征在于：当输入到所述输入部件(21)中的写回指令指定所述非易失性存储器(15)的特定记录区域时，所述控制部件(16)控制以便将记录在所述非易失性存储器(15)上的指定的特定记录区域上的信息记录在所述盘状存储介质(14)上。
5.根据权利要求1所述的信息存储装置，其特征在于：根据输入到所述输入部件(21)的写回指令，所述控制部件(16)控制以便将记录在所述非易失性存储器(15)上的信息中，比记录在所述盘状存储介质(14)上的更新日和时间更新的信息记录在所述盘状存储介质(14)上。
6.根据权利要求1所述的信息存储装置，其特征在于：所述盘状存储介质(14)是硬盘并且所述所述非易失性存储器(15)是闪存。
7.一种主机装置，其特征在于包含：
处理部件(20c)，其被配置为生成用于使控制部件(16)将记录在非易失性存储器(15)的信息记录在盘状存储介质(14)上的写回指令；
与之相关联的信息存储装置(11)，其包括：
输入部件(21)，其被配置以输入指令；
盘状存储介质(14)；
非易失性存储器(15)，被配置为用于所述盘状存储介质(14)的缓存存储器；以及
控制部件(16)，根据输入到所述输入部件(21)的写入指令将信息写入所述非易失性存储器(15)上，并且以预定定时将记录在所述非易失性存储器(15)中的信息记录到所述盘状存储介质(14)上。
8.根据权利要求7所述的主机装置，其特征在于：当预定应用软件的处理完成时，所述处理部件(20c)生成所述写回指令。
9.一种信息存储装置的控制方法，其特征在于包含：
第一步骤(21)，其中指令被输入；
第二步骤，其中根据所述第一步骤(21)中输入的写入指令，将信息写在作为盘状存储介质(14)的缓存存储器的非易失性存储器(15)上；
第三步骤，其中以预定定时，将在上述第二步骤中记录在所述非易失性存储器(15)上的信息记录在所述盘状存储介质(14)上；
第四步骤(S8)，其中根据第一步骤(21)中输入的写回指令，将记录在所述非易失性存储器(15)上的信息记录在所述盘状存储介质(14)上，同时其保留在非易失性存储器(15)上。
10.根据权利要求9所述的信息存储装置的控制方法，其特征在于：
在所述第四步骤(S8)中，当在所述第一步骤(21)中输入的写回指令指定非易失性存储器(15)的所有记录区域时，使记录在非易失性存储器(15)上的所有信息记录在所述盘状存储介质(14)上。
11.根据权利要求9所述的信息存储装置的控制方法，其特征在于：
在所述第四步骤(S8)中，当在所述第一步骤(21)中输入的写回指令指定非易失性存储器(15)的特定记录区域时，使记录在非易失性存储器(15)上的指定的特定记录区域的信息记录在所述盘状存储介质(14)上。
12.根据权利要求9所述的信息存储装置的控制方法，其特征在于：
在所述第四步骤(S8)中，根据所述第一步骤(21)中输入的写回指令，将记录在所述非易失性存储器(15)中的信息中，比记录在所述盘状存储介质(14)上的更新日和时间更新的信息记录在所述盘状存储介质(14)上。
CNA2006101427527A 2006-01-17 2006-10-30 信息存储装置及其控制方法 Pending CN101004709A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006009168A JP2007193448A (ja) 2006-01-17 2006-01-17 情報記録装置及びその制御方法
JP009168/2006 2006-01-17

Publications (1)

Publication Number Publication Date
CN101004709A true CN101004709A (zh) 2007-07-25

Family

ID=38264600

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101427527A Pending CN101004709A (zh) 2006-01-17 2006-10-30 信息存储装置及其控制方法

Country Status (3)

Country Link
US (1) US20070168602A1 (zh)
JP (1) JP2007193448A (zh)
CN (1) CN101004709A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160038A (zh) * 2008-09-15 2011-08-17 惠普开发有限公司 管理非易失性磁盘高速缓存的方法和设备
CN102981783A (zh) * 2012-11-29 2013-03-20 浪潮电子信息产业股份有限公司 一种基于Nand Flash的Cache加速方法
CN103678154A (zh) * 2012-09-10 2014-03-26 联想(北京)有限公司 固态硬盘

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158011A (ja) * 2007-12-26 2009-07-16 Toshiba Corp 情報記録装置および情報記録方法
JP4919983B2 (ja) * 2008-02-21 2012-04-18 ヒタチグローバルストレージテクノロジーズネザーランドビーブイ データ記憶装置及びデータ記憶装置におけるデータ管理方法
US8108605B2 (en) 2009-04-13 2012-01-31 Kabushiki Kaisha Toshiba Data storage system and cache data—consistency assurance method
US8850151B2 (en) * 2010-03-24 2014-09-30 Apple Inc. Hybrid-device storage based on environmental state
US9417794B2 (en) 2011-07-26 2016-08-16 Apple Inc. Including performance-related hints in requests to composite memory
CN102592085B (zh) 2011-12-27 2015-09-16 中兴通讯股份有限公司 一种无线通信终端及行业软件安全运行方法
US9275096B2 (en) 2012-01-17 2016-03-01 Apple Inc. Optimized b-tree

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141731A (en) * 1998-08-19 2000-10-31 International Business Machines Corporation Method and system for managing data in cache using multiple data structures
JP2001312373A (ja) * 2000-04-21 2001-11-09 Internatl Business Mach Corp <Ibm> データの書き込み方法およびディスクドライブ装置
US6725342B1 (en) * 2000-09-26 2004-04-20 Intel Corporation Non-volatile mass storage cache coherency apparatus
US7441081B2 (en) * 2004-12-29 2008-10-21 Lsi Corporation Write-back caching for disk drives

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160038A (zh) * 2008-09-15 2011-08-17 惠普开发有限公司 管理非易失性磁盘高速缓存的方法和设备
CN103678154A (zh) * 2012-09-10 2014-03-26 联想(北京)有限公司 固态硬盘
CN102981783A (zh) * 2012-11-29 2013-03-20 浪潮电子信息产业股份有限公司 一种基于Nand Flash的Cache加速方法

Also Published As

Publication number Publication date
US20070168602A1 (en) 2007-07-19
JP2007193448A (ja) 2007-08-02

Similar Documents

Publication Publication Date Title
CN101004709A (zh) 信息存储装置及其控制方法
JP4688584B2 (ja) ストレージ装置
US20170220274A1 (en) Data storage device and operating method thereof
US20090193182A1 (en) Information storage device and control method thereof
US20080025706A1 (en) Information recording apparatus and control method thereof
US20070168605A1 (en) Information storage device and its control method
CN101174473A (zh) 在包括闪存的半导体存储装置中提供块状态信息的方法
CN101004935A (zh) 信息记录装置及其控制方法
CN102317924A (zh) 固态硬盘系统中缓冲器高缓的编程方法和装置
CN103631528B (zh) 用固态硬盘作为缓存器的读写方法、系统及读写控制器
US20130339644A1 (en) Methods of operating memory devices within a communication protocol standard timeout requirement
TW201011767A (en) NAND error management
CN101127229A (zh) 信息记录设备及其控制方法
US7913029B2 (en) Information recording apparatus and control method thereof
JP2008541283A (ja) メモリーの使用寿命を向上できる回路と方法
TWI506438B (zh) 資料儲存裝置及其管理方法
CN101004708A (zh) 信息记录装置及用于控制该装置的方法
US20090027796A1 (en) Information recording device and control method therefor
CN101276257A (zh) 采用非易失性高速缓冲存储器的存储设备及其控制方法
TW201007740A (en) Method for managing data and storage apparatus thereof and controller thereof
JP2010086009A (ja) 記憶装置およびメモリ制御方法
TW202242664A (zh) 以局部清理操作來進行垃圾回收的方法與相關控制器和儲存系統
JP2010237907A (ja) ストレージ装置および記録方法
CN103389943A (zh) 控制装置、存储装置及存储控制方法
US20110296119A1 (en) Stored Data Reading Apparatus, Method and Computer Apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication