CN100590863C - 浅沟槽隔离工艺的监测版图及监测方法 - Google Patents

浅沟槽隔离工艺的监测版图及监测方法 Download PDF

Info

Publication number
CN100590863C
CN100590863C CN200610118816A CN200610118816A CN100590863C CN 100590863 C CN100590863 C CN 100590863C CN 200610118816 A CN200610118816 A CN 200610118816A CN 200610118816 A CN200610118816 A CN 200610118816A CN 100590863 C CN100590863 C CN 100590863C
Authority
CN
China
Prior art keywords
monitoring
trench isolation
shallow trench
domain
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610118816A
Other languages
English (en)
Other versions
CN101192594A (zh
Inventor
刘明源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200610118816A priority Critical patent/CN100590863C/zh
Publication of CN101192594A publication Critical patent/CN101192594A/zh
Application granted granted Critical
Publication of CN100590863C publication Critical patent/CN100590863C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种浅沟槽隔离工艺的监测版图,用于监测浅沟槽隔离的工艺窗口,包括:复数组图案用于监测刻蚀工艺窗口,每一组图案包括复数个间隔分布的线条图形和开口图形,线条图形用于形成有源区,开口图形用于形成浅沟槽隔离;一种应用所述监测版图监测浅沟槽隔离工艺窗口的方法,包括:将所述监测版图通过光刻刻蚀转移半导体基底中形成沟槽,在所述沟槽中沉积介质层并进行平坦化,对刻蚀、沉积、平坦化后的半导体基底分别切割,形成断面,可监测浅沟槽隔离工艺刻蚀、沉积、化学机械研磨的工艺窗口。

Description

浅沟槽隔离工艺的监测版图及监测方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种浅沟槽隔离工艺的监测版图及监测方法。
背景技术
随着半导体器件尺寸的日益减小,特别是进入到65nm甚至更小的技术节点,器件的结构对制造工艺的影响越来越大,使得对制造工艺的监测变得更加重要。由于器件尺寸减小,工艺窗口变小,工艺稳定性难以控制,从而使得工艺维护的难度增大。以浅沟槽隔离(STI)为例,当工艺尺寸从90nm的技术节点缩小到65nm的技术节点时,依据设计规则(design rule),其深宽比(aspect ratio)从90nm时的3.5增加到了65nm时的5,也就是说,沟槽的深度是宽度的5倍左右,这无论对刻蚀形成沟槽的工艺还是对沟槽进行沉积填充的工艺都是一个挑战,如何监测刻蚀工艺和沉积填充工艺甚至是后序的平坦化工艺的工艺窗口,如何监测所述工艺的稳定性也将变得更加的复杂和困难。由于浅沟槽隔离作为器件之间的隔离区域,刻蚀工艺形成的沟槽深度,应力,轮廓,沉积填充工艺的填充质量等对器件之间的漏电流、稳定性都有很关键的影响,因而需要在制造过程中进行监测。例如,由于隔离沟槽工艺需要在硅基底上刻蚀沟槽,在硅基底中没有刻蚀停止层可以监测刻蚀的沟槽的深度,现有一般通过刻蚀时间来控制沟槽的深度,然而这需要做大量的试验测试在不同条件下的刻蚀速度并调整工艺参数,浪费时间,增加费用。专利号为US 6919259的美国专利公开了一种浅沟槽隔离的刻蚀方法,在其公开的方法中,在硅基底上引入多层氧化层和氮化层作为牺牲层,通过光刻、刻蚀在在牺牲层上形成开口,以露出硅基底,然后去除光刻时的光刻胶并同时刻蚀所述牺牲层和开口中的硅基底,所述牺牲层的刻蚀速率是可知的,其与所述硅基底的刻蚀比也是预知的,通过牺牲层可监测沟槽的刻蚀深度,以此可以监测沟槽的刻蚀终点,从而可控制刻蚀深度。该方法通过引入牺牲层作为参考层监测沟槽的刻蚀,然而,由于刻蚀工艺对沟槽的疏密具有较大的依赖性,当待刻蚀的沟槽的疏密程度不同,其刻蚀速率是有所差异的,若沟槽隔离的工艺窗口无法得知,则所述方法具有较大的局限性。
发明内容
因此,本发明的目的在于提供一种浅沟槽隔离工艺的监测版图及监测方法,通过所述监测版图可监测浅沟槽隔离工艺的工艺窗口。
为达到上述目的,本发明提供的一种浅沟槽隔离工艺的监测版图,用于监测浅沟槽隔离的工艺窗口,包括:
复数组图案,每一组图案包括复数个间隔分布的线条图形和开口图形,所述线条图形用于形成有源区,所述开口图形用于形成浅沟槽隔离。
所述复数组图案间,各组图案开口图形的线宽在与待监测技术节点相邻两技术节点的浅沟槽隔离线宽之间的范围内,按小于待监测技术节点浅沟槽隔离线宽三分之一的步长变化;
所述复数组图案间线条图形的线宽相同,范围为待监测技术节点浅沟槽隔离线宽的10至40倍,或线条图形的线宽在与待监测技术节点相邻两技术节点的浅沟槽隔离线宽之间的范围内,按小于待监测技术节点浅沟槽隔离线宽三分之一的步长变化,或部分组图案间线条图形的线宽相同,部分组图案间线条图形的线宽在与待监测技术节点相邻两技术节点的浅沟槽隔离线宽之间的范围内按小于待监测技术节点浅沟槽隔离线宽三分之一的步长变化;
所述复数组图案间,开口图形的线宽和线条图形的线宽的变化趋势相同或相反。
所述复数组图案中至少有一组中开口图形线宽大于线条图形线宽的30至70倍。
所述线条图形和开口图形长度为1至3mm。
相应的,本发明还提供一种监测浅沟槽隔离工艺窗口的方法,包括:
将监测版图转移到掩膜板上,所述监测版图包含复数组图案,每一组图案包括复数个间隔分布的线条图形和开口图形,所述线条图形用于形成有源区,开口图形用于形成浅沟槽隔离;
将所述掩模板上的监测版图转移到半导体基底中,在所述半导体基底中形成有源区和沟槽;
切割所述半导体基底,形成有源区和沟槽的断面,以监测刻蚀工艺窗口。
所述掩膜板的材质为石英,线条为铬材质。
将所述掩模板上的监测版图转移到半导体基底中的步骤为:
在所述半导体基底表面形成一氧化层;
在所述氧化层上形成一氮化硅层;
在所述氮化硅层上旋涂光刻胶层;
通过曝光显影将所述掩膜板上的监测版图转移到所述光刻胶层中,形成复数组开口图形,所述开口图形底部露出所述氮化硅层;
刻蚀所述未被光刻胶层覆盖的氮化硅层和半导体基底,在所述半导体基底中形成复数组沟槽。
相应的,本发明还提供一种监测浅沟槽隔离工艺窗口的方法,包括:
将监测版图转移到掩膜板上,所述监测版图包含复数组图案,每一组图案包括复数个间隔分布的线条图形和开口图形,线条图形用于形成有源区,开口图形用于形成浅沟槽隔离;
将所述掩模板上的监测版图转移到半导体基底中,在所述半导体基底中形成有源区和沟槽;
在所述半导体基底中的沟槽中沉积介质层;
切割所述半导体基底,形成源区和沟槽中介质层的断面,以监测沉积工艺窗口。
相应的,本发明还提供一种监测浅沟槽隔离工艺窗口的方法,包括:
将监测版图转移到掩膜板上,所述监测版图包含复数组图案,每一组图案包括复数个间隔分布的线条图形和开口图形,线条图形用于形成有源区,开口图形用于形成浅沟槽隔离;
将所述掩模板上的监测版图转移到半导体基底中,在所述半导体基底中形成有源区和沟槽;
在所述半导体基底中的沟槽中沉积介质层;
平坦化所述半导体基底表面;
切割所述半导体基底,形成有源区和沟槽中介质层的断面,以监测平坦化工艺窗口。
与现有技术相比,本发明具有以下优点:
本发明中监测版图图形的长度仅为2mm,整个监测版图的宽度为10mm。监测图案占用的面积也仅为2×10mm2,占用半导体基底面积的较小,能够节省空间。
另外,本监测版图的图形线宽尺寸涵盖了至少两个工艺节点浅沟槽隔离的线宽,监测范围大。本监测版图的图案设计有疏密不同的开口图形,能够较大范围的涵盖形成器件的图案尺寸分布,密集线条和稀疏线条能够同时得到监测。
还有,本监测版图可以同时监测刻蚀、沉积及平坦化的工艺窗口,相对于现有刻蚀、沉积及平坦化工艺的监测需要不同的监测图案及需要摆放在半导体基底的不同位置,本发明图案既节省了空间,又有利于切片时监测图案的定位寻找,能够使工艺人员很方便的找到监测图案的位置。
附图说明
图1至图3为本发明浅沟槽隔离监测版图的图案示意图;
图4为本发明监测版图应用于浅沟槽隔离刻蚀工艺的监测方法流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
当工艺尺寸从90nm的技术节点缩小到65nm的技术节点时,依据设计规则(design rule),浅沟槽隔离(STI)的深宽比(aspect ratio)从90nm时的3.5增加到了65nm时的5,加之对于不同的产品其浅沟槽隔离的疏密程度设计不同,这对沟槽的刻蚀工艺及后续的沉积和平坦化工艺都带来了很大的困难。如何监测浅沟槽工艺的工艺窗口及工艺的稳定性也将变得很重要。
本发明给出了一种浅沟槽隔离工艺的监测版图,用于监测浅沟槽隔离的工艺窗口,包括:复数组图案用于监测刻蚀工艺窗口,每一组图案包括复数个间隔分布的线条图形和开口图形,其中,所述线条图形用于形成有源区,所述开口图形用于形成浅沟槽隔离。
所述复数组图案间,各组图案开口图形的线宽在与待监测技术节点相邻两技术节点的浅沟槽隔离线宽之间的范围内,按小于待监测技术节点浅沟槽隔离线宽三分之一的步长变化;
所述复数组图案间线条图形的线宽可以相同、也可以和所述开口图形线宽具有一样的范围并在该范围按小于待监测技术节点浅沟槽隔离线宽三分之一的步长变化,或者二者兼而有之。
不同图案中的线条图形和开口图形的线宽和疏密程度不同,以监测在不同STI布局(layout)中,形成浅沟槽隔离的工艺窗口。
下面根据实施例来说明本发明的监测版图。
本实施例中复数组图案间,各组图案开口图形的线宽和部分图案线条图形的线宽在与待监测技术节点相邻两技术节点的浅沟槽隔离线宽之间的范围内,按小于待监测技术节点浅沟槽隔离线宽三分之一的步长变化,另外还有部分图案的线条图形的线宽相同,其线宽范围为待监测技术节点浅沟槽隔离线宽的10至40倍。例如,待监测技术节点为65nm,此时,浅沟槽隔离的线宽应做到90nm,与所述65nm技术节点相邻的两技术节点为45nm和90nm,其对应的浅沟槽隔离线宽分别为60nm和120nm,那么,监测版图中开口图形的线宽范围至少应为60nm至120um,在该范围内,各组图案开口图形的线宽按小于30nm的步长变化;部分组图案线条图形线宽的范围也为60nm至120nm,并按小于30的步长变化,部分组图案间线条图形线宽相同。
本实施例中,所述监测版图包括20组图案,每一组图案包含有5至10个间隔分布的线条图形和开口图形,其中所述线条图形用于形成有源区,开口图形用于形成浅沟槽隔离。
在所述监测版图的20组图案中,其中有9组图案间线条图形的线宽相同,开口图形线宽按一定的步长变化。图1给出了所述9组图案中的一组图案的示意图。如图1所示,所述线条图形102和开口图形104间隔排布,各为10个,所述线条图形102的线宽为0.6至2.4um,本实施例中取2um,开口图形104的线宽为0.06um,其它8组图案中,其线条图形的线宽均为2um,开口图形的线宽分别为0.07um,0.08um,0.085um,0.09um,0.095um,0.1um,0.11um,0.12um,可以看出,上述9组图案中开口图形的线宽最小为0.06um,不同组图案中开口图形的线宽以0.005或0.1递增。上述9组图案中开口图形的最小线宽为0.06um,其尺寸为45um技术节点时STI的线宽,可见应用上述9组图案可监测到在45nm时的工艺窗口。另外,上述9组图案中线条图形线宽不变,开口图形线宽以较小的步长变化,可以更加准确的监测在同一线条图形线宽的条件下的工艺窗口,该开口图形线宽涵盖了45nm至90nm技术节点的浅沟槽隔离的尺寸,因而可以很方便的监测到45nm至90nm技术节点时浅沟槽隔离的工艺窗口,可为工艺研发提供更精确的数据,节省时间降低成本。
在所述监测版图的20组图案中,至少有一组中开口图形宽度大于线条图形宽度的30至70倍。此时形成的沟槽尺寸较大,有源区为孤立的线条(isoline)。如图2所示,线条图形202和开口图形204间隔排布,所述线条图形202和开口图形204各位5个。其中,所述线条图形202线宽为0.08um,开口图形5um。该组图案可用于监测浅沟槽隔离填充后平坦化工艺的工艺窗口。通过光刻刻蚀工艺将上述图案转移到半导体基底中形成有源区和浅沟槽隔离,然后通过高密度等离子体化学气相沉积填充所述浅沟槽隔离,通过化学机械研磨平坦化所述半导体基底表面。由于图形密度对化学机械研磨后的平整度具有较大的影响,例如,小而孤立凸出的图形在研磨过程中承受的压力较大,因而具有较大的研磨速度。线条图形202形成的有源区线宽较小,在研磨过程可以用来监测研磨的效果。
在所述监测版图的20组图案中,其中另有9组图案间线条图形的线宽和开口图形线宽均按特定的步长变化。图3给出了其中一组版图图案的示意图。如图3所示,所述线条图形302和开口图形304间隔排布,各为10个,所述线条图形302的线宽302为0.13um,开口图形线宽304为0.05um。其它8组图案的线条图形和开口图形宽度分别为:0.12um,0.06um;0.11um,0.07um;0.105um,0.075um;0.1,0.08um;0.095,0.085um;0.09um,0.09um;0.085um,0.095um;0.08um,0.1um。可见,所述线条图形线宽由0.13um开始递减,步长为0.01um或0.005um,所述开口图形线宽由0.05um开始递增,步长为0.01um或0.005um。上述9组图案中线条图形和开口图形的线宽有所不同而又相差较小,以用于监测在不同开口图形及开口图形间隔(即线条图形尺寸)时的工艺窗口。当然所述开口图形和线条图形线宽变化的趋势也可以相同,及同时增加或减少。
另外,上述9组图案中开口图形的线宽最小为0.05um,不同组图案中开口图形的线宽以0.005或0.1递增。开口图形最小线宽为0.05um,其尺寸小于45um技术节点时STI的线宽,可用于监测在45nm时的工艺窗口,另外由于线条图形尺寸以一定的步长变化,不同线宽的开口图形之间的间隔又不同,能够监测到不同线宽开口图形及不同线宽开口图形间隔时刻蚀的工艺窗口。更进一步的,应用上述布局的监测图案形成的沟槽可以监测沟槽沉积的工艺窗口及平坦化的工艺窗口。
所述监测版图还包括一组线条图形宽度为2um,开口图形宽度为5um的图案,线条图形和开口图形间隔排布,各为5个。
上述监测版图中图形的长度仅为1至3mm,整个监测版图的宽度为10mm。20组版图占用的面积也仅为1或2×10mm2,占用半导体基底面积较小,节省空间。另外,本监测版图图形的线宽尺寸涵盖了从45nm至90nm的工艺节点的线宽,监测范围大。本监测版图的图案设计有疏密不同的开口图形,能够较大范围的涵盖形成器件的图案尺寸分布,密集线条和稀疏线条能够同时得到监测。还有,本监测版图可以同时监测刻蚀、沉积及平坦化的工艺窗口,相对于现有刻蚀、沉积及平坦化工艺的监测需要不同的监测图案及需要摆放在半导体基底的不同位置,本发明图案既节省了空间,又有利于切片时监测图案的定位寻找,能够使工艺人员很方便的找到监测图案的位置。
应用上述本发明的监测版图可监测形成浅沟槽隔离的工艺。
图4为本发明监测版图应用于监测浅沟槽隔离刻蚀工艺的工艺窗口的流程图。
如图4所示,首先将本发明的监测版图形成于掩膜板上(S400)。所述监测版图包含复数组图案,每一组图案包括复数个间隔分布的线条图形和开口图形,线条图形用于形成有源区,开口图形用于形成浅沟槽隔离;所述掩模板的材质可以是石英,形成线条图形的材质可以是铬。
通过光刻刻蚀工艺将所述掩膜板上的监测版图转移到半导体基底中(S410)。所述线条图形形成有源区,开口图形形成沟槽。
将所述形成有有源区和沟槽的半导体基底进行切片(cross section),并辅助于扫描电子显微镜观测形成的沟槽的断面,以监测刻蚀的工艺窗口(S420)。
下面结合具体的实施例对本发明监测版图应用于监测刻蚀工艺窗口的方法进行详细描述。
将本发明监测版图通过电子束直写或电子束光刻的方法形成于掩模板上。所述监测版图包含复数组图案,每一组图案包括复数个间隔分布的线条图形和开口图形,线条图形用于形成有源区,开口图形用于形成浅沟槽隔离;所述掩模板的材质可以是石英,形成线条图形的材质可以是铬。
在一半导体基底表面形成一氧化层,所述氧化层的厚度一般为10至20nm,用于防止直接在硅表面沉积氮化硅(后续工艺)而产生应力。然后在所述氧化层上形成一氮化硅层,所述氮化硅层一方面可以作为形成沟槽的硬掩膜层,另一方面作为沟槽中填充的介质材料平坦化工艺的终点监测层。所述氮化硅层的厚度可以是100至200nm,其形成的方式可以是化学气相沉积。
在所述氮化硅层上形成一光刻胶层,通过曝光显影等工艺将所述掩模板上本发明的监测版图图案转移到所述光刻胶层上,形成多个开口图形,所述开口图形的底部露出所述氮化硅层。
刻蚀所述未被所述光刻胶层覆盖的氮化硅层,将所述开口图形转移到所述氮化硅层中;然后去除所述光刻胶层,以所述氮化硅层作为硬掩膜,刻蚀所述氮化硅层中开口底部的半导体基底,在所述半导体基底中形成沟槽,沟槽之间的半导体基底形成有源区。形成沟槽过程中需要控制沟槽的深度,沟槽侧壁轮廓角度及沟槽边角的圆化程度,由于沟槽的深度及沟槽侧壁轮廓影响在沟槽中填充沉积介质层的填充质量,沟槽边角的圆化程度影响应力的分布,因而应合理进行控制。一般的,沟槽侧壁轮廓在70度至85度之间,沟槽边角尽量做的平滑,以减小应力,增加器件的可靠性能。刻蚀可以是干法刻蚀或湿法刻蚀。刻蚀气体可以用溴化氢、氯气或其它气体。
在所述半导体基底中形成沟槽和有源区后,用聚焦离子束切割制作所述半导体基底中有源区和沟槽的断面,用扫描式电子显微镜对所述断面进行监测。由于本发明监测版图图案中的开口图形线宽及线条图形线宽(及开口图形之间的间隔)不同,因而通过光刻刻蚀后在所述半导体基底中形成的一系列的沟槽也具有不同的线宽及间隔,刻蚀工艺受开口图形线宽及线条图形线宽的影响,形成的沟槽深度及侧壁轮廓以及边角圆化程度也不同。通过扫描式电子显微镜监测各个沟槽的深度侧壁倾斜角度及边角圆化程度,可判定该刻蚀工艺对开口图形线宽和线条图形线宽的工艺窗口,及开口图形线宽及间隔在什么范围之内能够刻蚀出满足要求的沟槽。从而为工艺研发提供最直接的数据。由于本发明的监测版图具有覆盖45nm和90nm线宽的不同疏密的开口图形,因而可以很方便的应用于45nm和90nm工艺刻蚀窗口的监测,且由于本发明监测版图中不同疏密的开口图形之间的步长较小,因而可以较为细致的反应不同开口图形线宽及间隔时刻蚀的沟槽的轮廓,能够精确的监测出工艺窗口。
本发明监测版图可应用于浅沟槽隔离形成过程中沉积工艺的监测。在上述半导体基底中形成沟槽之后,在所述沟槽中沉积介质层,所述沉积为低压等离子体化学气相沉积、高密的等离子体化学气相沉积中的一种,所述介质层可以是氧化硅、氮化硅中的一种或其组合。然后进行切片制作断面以监测沉积工艺的工艺窗口。由于沉积工艺受沟槽线宽、深度、间隔、侧壁轮廓的影响,而本发明监测版图形成的沟槽具有不同的线宽、间隔及轮廓,因而通过切片及扫描电子显微镜观测可确定沉积工艺的工艺窗口。
同样的,应用本发明的监测版图还可以对沉积介质层后的平坦化工艺的工艺窗口进行监测,完成沉积后需要通过化学机械研磨工艺平坦化所述半导体基底的表面,由于平坦化工艺受沟槽密度的影响较大,例如,沟槽间隔较小即高密度区域研磨速度较快,小而孤立的凸出图形在抛光过程中承受的压力较大,研磨速度较快。例如图2中所示的图案,线条图形尺寸为0.08nm,开口图形线宽为5nm。在所述半导体基底上形成沟槽后有源区线宽较小,为孤立的凸出图形。对研磨后的半导体基底进行切片观测可用于监测化学机械研磨的工艺窗口。
应用本发明的监测版图可监测不同浅沟槽隔离形成过程中不同阶段工艺窗口,例如刻蚀、沉积、化学机械研磨,对于不同阶段的工艺不必在不同位置单独设计监测版图,节省了半导体基底表面的空间,也方便了在切片时对监测图形的定位。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (12)

1、一种浅沟槽隔离工艺的监测版图,用于监测浅沟槽隔离的工艺窗口,包括:
复数组图案,每一组图案包括复数个间隔分布的线条图形和开口图形,所述线条图形用于形成有源区,所述开口图形用于形成浅沟槽隔离,其特征在于:
所述复数组图案间,各组图案开口图形的线宽在与待监测技术节点相邻两技术节点的浅沟槽隔离线宽之间的范围内,按小于待监测技术节点浅沟槽隔离线宽三分之一的步长变化。
2、如权利要求1所述的浅沟槽隔离工艺的监测版图,其特征在于:所述复数组图案间,各组图案线条图形的线宽在与待监测技术节点相邻两技术节点的浅沟槽隔离线宽之间的范围内,按小于待监测技术节点浅沟槽隔离线宽三分之一的步长变化。
3、如权利要求1所述的浅沟槽隔离工艺的监测版图,其特征在于:所述复数组图案间线条图形的线宽相同,范围为待监测技术节点浅沟槽隔离线宽的10至40倍。
4、如权利要求1所述的浅沟槽隔离工艺的监测版图,其特征在于:所述复数组图案间部分图案线条图形的线宽在与待监测技术节点相邻两技术节点的浅沟槽隔离线宽之间的范围内,按小于待监测技术节点浅沟槽隔离线宽三分之一的步长变化;
所述复数组图案间部分图案线条图形的线宽相同,范围为待监测技术节点浅沟槽隔离线宽的10至40倍。
5、如权利要求2或4所述的浅沟槽隔离工艺的监测版图,其特征在于:所述复数组图案间,开口图形的线宽和线条图形的线宽的变化趋势相同或相反。
6、如权利要求1所述的浅沟槽隔离工艺的监测版图,其特征在于:所述复数组图案中至少有一组中开口图形线宽大于线条图形线宽的30至70倍。
7、如权利要求1所述的浅沟槽隔离工艺的监测版图,其特征在于:所述线条图形和开口图形长度为1至3mm。
8、一种应用权利要求1所述的浅沟槽隔离工艺监测版图监测浅沟槽隔离工艺窗口的方法,包括:
将监测版图转移到掩膜板上;
将所述掩模板上的监测版图转移到半导体基底中,在所述半导体基底中形成有源区和沟槽;
切割所述半导体基底,形成有源区和沟槽的断面,以监测刻蚀工艺窗口。
9、如权利要求8所述的方法,其特征在于:所述掩膜板的材质为石英,线条为铬材质。
10、如权利要求8所述的方法,其特征在于:将所述掩模板上的监测版图转移到半导体基底中的步骤为:
在所述半导体基底表面形成一氧化层;
在所述氧化层上形成一氮化硅层;
在所述氮化硅层上旋涂光刻胶层;
通过曝光显影将所述掩膜板上的监测版图转移到所述光刻胶层中,形成复数组开口图形,所述开口图形底部露出所述氮化硅层;
刻蚀所述未被光刻胶层覆盖的氮化硅层和半导体基底,在所述半导体基底中形成复数组沟槽。
11、一种应用权利要求1所述的浅沟槽隔离工艺监测版图监测浅沟槽隔离工艺窗口的方法,包括:
将监测版图转移到掩膜板上;
将所述掩模板上的监测版图转移到半导体基底中,在所述半导体基底中形成有源区和沟槽;
在所述半导体基底中的沟槽中沉积介质层;
切割所述半导体基底,形成源区和沟槽中介质层的断面,以监测沉积工艺窗口。
12、一种应用权利要求1所述的浅沟槽隔离工艺监测版图监测浅沟槽隔离工艺窗口的方法,包括:
将监测版图转移到掩膜板上;
将所述掩模板上的监测版图转移到半导体基底中,在所述半导体基底中形成有源区和沟槽;
在所述半导体基底中的沟槽中沉积介质层;
平坦化所述半导体基底表面;
切割所述半导体基底,形成有源区和沟槽中介质层的断面,以监测平坦化工艺窗口。
CN200610118816A 2006-11-28 2006-11-28 浅沟槽隔离工艺的监测版图及监测方法 Expired - Fee Related CN100590863C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200610118816A CN100590863C (zh) 2006-11-28 2006-11-28 浅沟槽隔离工艺的监测版图及监测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610118816A CN100590863C (zh) 2006-11-28 2006-11-28 浅沟槽隔离工艺的监测版图及监测方法

Publications (2)

Publication Number Publication Date
CN101192594A CN101192594A (zh) 2008-06-04
CN100590863C true CN100590863C (zh) 2010-02-17

Family

ID=39487471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610118816A Expired - Fee Related CN100590863C (zh) 2006-11-28 2006-11-28 浅沟槽隔离工艺的监测版图及监测方法

Country Status (1)

Country Link
CN (1) CN100590863C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102794699A (zh) * 2012-09-11 2012-11-28 上海华力微电子有限公司 浅沟槽隔离技术研磨工艺的监测方法
WO2014108035A1 (zh) * 2013-01-13 2014-07-17 无锡华润上华科技有限公司 划片槽条宽测试结构及方法
CN104241157B (zh) * 2014-09-01 2017-02-22 上海华力微电子有限公司 一种对图形结构刻蚀能力的检测方法
EP3291008A1 (en) * 2016-09-06 2018-03-07 ASML Netherlands B.V. Method and apparatus to monitor a process apparatus
CN107180751A (zh) * 2017-04-14 2017-09-19 天津华海清科机电科技有限公司 处理晶圆表面的控制方法
CN110705203B (zh) * 2019-09-24 2023-03-31 上海华力微电子有限公司 版图图形密度的分析方法
TWI736317B (zh) * 2020-06-12 2021-08-11 華邦電子股份有限公司 用於黃光製程的辨識方法與半導體元件
CN111817135B (zh) * 2020-09-04 2020-12-04 江西铭德半导体科技有限公司 一种垂直腔面发射激光器芯片的刻蚀方法

Also Published As

Publication number Publication date
CN101192594A (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
CN100590863C (zh) 浅沟槽隔离工艺的监测版图及监测方法
US7473647B2 (en) Method of forming pattern using fine pitch hard mask
US8343871B2 (en) Method for fabricating fine patterns of semiconductor device utilizing self-aligned double patterning
JP2681377B2 (ja) 基板上に異なる幅のスペーサを形成する方法
JP5105824B2 (ja) マスク構造物の形成方法及びこれを利用した微細パターン形成方法
US20080188083A1 (en) Method of forming fine patterns of semiconductor device using double patterning
KR100734464B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US20110312184A1 (en) Method for forming pattern of semiconductor device
US10181401B1 (en) Method for manufacturing a semiconductor device
US20160203983A1 (en) Methods of manufacturing semiconductor devices
TWI397974B (zh) 分離式字元線之製程
US20090117742A1 (en) Method for fabricating fine pattern in semiconductor device
CN102446703A (zh) 双重图形化方法
KR20080034234A (ko) 반도체 장치의 미세 패턴 형성 방법
KR20200067214A (ko) 반도체 디바이스 및 그 제조 방법
CN102446704A (zh) 双重图形化方法
CN108573864A (zh) 基本无缺陷的多晶硅栅极阵列
US8053370B2 (en) Semiconductor device and fabrications thereof
CN102346368A (zh) 双重图形曝光掩模制造方法及双重图形曝光方法
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
US20220302253A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
US7569477B2 (en) Method for fabricating fine pattern in semiconductor device
US10651081B2 (en) Semiconductor structure and manufacturing method thereof
JP2008004881A (ja) 素子分離構造部の製造方法
US20080113515A1 (en) Methods of Forming Semiconductor Devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111108

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100217

Termination date: 20181128